KR20000004247A - 비트라인 프리챠지 회로 - Google Patents
비트라인 프리챠지 회로 Download PDFInfo
- Publication number
- KR20000004247A KR20000004247A KR1019980025677A KR19980025677A KR20000004247A KR 20000004247 A KR20000004247 A KR 20000004247A KR 1019980025677 A KR1019980025677 A KR 1019980025677A KR 19980025677 A KR19980025677 A KR 19980025677A KR 20000004247 A KR20000004247 A KR 20000004247A
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- circuit
- test
- line precharge
- precharge voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
1.청구범위에 기재된 발명이 속한 기술분야
본 발명은 메모리셀 어레이에서 누설 전류에 의한 리프레쉬 결함 셀 테스트를 위한 비트라인 프리챠지 회로에 관한 것이다.
2.발명이 해결하려고 하는 기술적 과제
로우 디코더의 출력 데이터에 의해 선택되는 워드라인의 선택시간을 단축시키고자 함.
3.발명의 해결방법의 요지
본 발명은 비트라인에 비트라인 프리챠지 전압 이외의 전원전압 또는 접지전압을 인가할 수 있는 테스트 회로를 구성하여 테스트 모드 콘트롤 회로의 동작에 따라 워드라인 및 센스앰프를 구동하지 않은 상태에서도 메모리셀에 누설 전류를 유발시킬 수 있도록 함.
4.발명의 중요한 용도
본 발명은 디램 셀을 사용하는 반도체 소자의 리프레쉬 테스트 회로.
Description
본 발명은 비트라인 프리챠지 회로에 관한 것으로, 특히 비트라인(Bit line)에 비트라인 프리챠지 전압(VBLP; 1/2Vcc) 이외의 전원전압 또는 접지전압을 인가할 수 있는 테스트 회로(Test circuit)를 구성하여 테스트 모드 콘트롤 회로의 동작에 따라 워드라인(WL) 및 센스앰프(S/A)를 구동하지 않은 상태에서도 메모리셀에 누설 전류를 유발시킬 수 있도록 함으로써, 메모리셀의 누설 전류에 의해 발생되는 리프레쉬 불량 테스트(Refresh fail test) 시간을 단축시킬 수 있는 비트라인 프리챠지 회로에 관한 것이다.
일반적으로, 메모리셀에서 발생하는 누설전류로 인해 불량 셀이 발생하게 된다. 이는 센싱 동작시 오동작 발생의 원인이 된다. 또한, 센싱 마진이 부족한 셀을 찾기 위해서는 충분한 시간이 필요하고, 결과적으로 테스트시 많은 시간이 걸리게 된다.
도 1은 종래의 비트라인 프리챠지 회로도로서, 워드라인(WL) 및 비트라인(BL)간에 메트리스 형태로 메모리셀이 구성되는 메모리셀 어레이(1)와, 각각의 비트라인(BL) 및 비트라인바(BLb)에 접속되어 메모리셀을 센싱하기 위한 센스 앰프(2)와, 상기 메모리셀 어레이(1)의 워드라인(WL1 내지 WLn)중 입력되는 어드레스(A)에 의해 어느 한 워드라인을 선택하기 위한 로우 디코더(3)와, 상기 메모리셀 어레이(1)의 비트라인(BL1 내지 BLn)중 입력되는 제어신호(S)에 따라 어느 한 비트라인을 선택하기 위한 칼럼 디코더(4)와, 상기 칼럼 디코더(4)에 의해 선택된 비트라인에 비트라인 프리챠지 전압(1/2Vcc)을 공급하기 위한 비트라인 프리챠지 전압 발생회로(5)로 구성된다.
상술한 바와 같은 종래의 비트라인 프리챠지 회로는 어드레스(A)의 입력에 따라 구동되는 로우 디코더(3)의 출력에 따라 구별 가능한 워드라인(WL)의 수가 N개이고, 선택된 하나의 워드라인을 테스트하는데 걸리는 시간이 T시간 이라 하면, 메모리셀 전체를 테스트하는데 걸리는 시간은 N×T 시간만큼 걸리게 된다.
이러한 테스트 동작은 워드라인을 하나씩 테스트하게 되어 테스트 동작시간이 많이 걸리게 된다.
또한, 64M DRAM 에서는 구별 가능한 로우 디코더의 수가 16K이고, 셀에서 보장되어야 하는 센싱시간이 64M 인 경우는 16K×64M이므로 1024초의 많은 시간이 소요되게 된다. 이와 같이 메모리셀의 테스트시간이 오래 걸리므로 인해 테스트 비용이 많이 들고, 제품의 가격을 상승시키게 되는 단점이 있다.
따라서, 본 발명은 비트라인에 비트라인 프리챠지 전압 이외의 전원전압 또는 접지전압을 인가할 수 있는 테스트 회로를 구성하여 테스트 모드 콘트롤 회로의 동작에 따라 워드라인 및 센스앰프를 구동하지 않은 상태에서도 메모리셀에 누설 전류를 유발시킬 수 있도록 함으로써, 상기한 단점을 해소할 수 있는 비트라인 프리챠지 회로를 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 워드라인 및 비트라인간에 메모리셀이 메트리스 형태로 구성되는 메모리셀 어레이에서 누설 전류에 의한 리프레쉬 결함 셀 테스트를 위한 비트라인 프리챠지 회로에 있어서, 비트라인 프리챠지 전압 공급라인을 통해 상기 비트라인으로 비트라인 프리챠지 전압을 공급하기 위한 비트라인 프리챠지 전압 발생회로와, 전원전압 및 접지전압을 선택적으로 출력하는 테스트 회로와, 특정 테스트 모드를 설정하기 위한 테스트 모드 콘트롤 회로와, 상기 테스트 모드 콘트롤 회로의 출력에 따라 상기 비트라인 프리챠지 전압 발생 회로 및 상기 테스트 회로의 출력 전압을 선택적으로 상기 비트라인으로 공급하기 위한 스위칭 회로를 포함하여 구성된 것을 특징으로 한다.
본 발명은 메모리셀에서 긴 라스(Long RAS) 동작시 발생하는 채널 누설 전류( Channel leakage)가 불량인 셀의 검출 시간을 단축시킬 수 있다.
또한, 본 발명은 특정 테스트 동작에서 비트라인에 비트라인 프리챠지 전압(VBLP) 이외의 전원전압 또는 접지전압을 인가할 수 있는 테스트 회로를 구성함으로써, 워드라인 선택 및 센싱동작을 수행하지 않고도 비트라인의 전위를 0V 또는 Vcc 전압으로 프리챠지 할 수 있게 된다.
도 1은 종래의 비트라인 프리챠지 회로도.
도 2는 본 발명에 따른 비트라인 프리챠지 회로도.
<도면의 주요 부분에 대한 부호의 설명>
1, 11: 메모리셀 어레이 2, 12: 센스앰프
3, 13: 로우 디코더 4, 14: 칼럼 디코더
5, 15: 비트라인 프리챠지 전압 발생 회로
16: 테스트 회로 17: 테스트 모드 콘트롤 회로
18: 스위칭 회로
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 비트라인 프리챠지 회로도로서, 워드라인(WL) 및 비트라인(BL)간에 메트리스 형태로 메모리셀이 구성되는 메모리셀 어레이(11)와, 각각의 비트라인(BL) 및 비트라인바(BLb)에 접속되어 메모리셀을 센싱하기 위한 센스 앰프(12)와, 상기 메모리셀 어레이(11)의 워드라인(WL1 내지 WLn)중 입력되는 어드레스(A)에 의해 어느 한 워드라인을 선택하기 위한 로우 디코더(13)와, 상기 메모리셀 어레이(11)의 비트라인(BL1 내지 BLn)중 입력되는 제어신호(S)에 따라 어느 한 비트라인을 선택하기 위한 칼럼 디코더(14)와, 상기 칼럼 디코더(14)에 의해 선택된 비트라인에 비트라인 프리챠지 전압(1/2Vcc)을 공급하기 위한 비트라인 프리챠지 전압 발생회로(15)와, 전원전압 및 접지전압을 출력하는 테스트 회로(16)와, 특정 테스트 모드를 설정하는 테스트 모드 콘트롤 회로(17)와, 상기 테스트 모드 콘트롤 회로(17)의 출력에 따라 상기 비트라인 프리챠지 전압 발생회로(15) 및 제어전압 발생 회로(16)의 출력 전압을 선택적으로 상기 비트라인으로 공급하기 위한 스위칭 회로(18)로 구성된다.
상술한 바와 같이 구성된 본 발명에 따른 비트라인 프리챠지 회로의 동작을 상세히 설명하면 다음과 같다.
정상적인 테스트 동작시에는 테스트 모드 콘트롤 회로(17)의 출력 전압이 로우(Low) 상태로 출력된다. 이때, 상기 스위칭 회로(18)의 인버터(I1)의 출력은 하이(High) 상태로 된다. 그러므로, 상기 스위칭 회로(18)의 제 1 스위칭 수단(N1)은 턴온되고, 제 2 스위칭 수단(N2)은 턴오프 된다. 따라서, 비트라인 프리챠지 전압 공급라인(VBLP)에는 상기 비트라인 프리챠지 전압 발생회로(15)로부터 1/2Vcc전압이 공급되여 정상적인 테스트 동작을 수행하게 된다.
그러나, 외부 제어신호가 입력되면 상기 테스트 모드 콘트롤 회로(17)의 출력 전압이 하이 상태로 출력된다. 이때, 상기 스위칭 회로(18)의 인버터(I1)의 출력은 하이(High) 상태로 된다. 그러므로, 상기 스위칭 회로(18)의 제 1 스위칭 수단(N1)은 턴오프 되고, 제 2 스위칭 수단(N2)은 턴온 된다. 따라서, 비트라인 프리챠지 전압 공급라인(VBLP)에는 상기 테스트 회로(16)로부터 접지전압이 공급되어 누설전류가 많은 테스트 모드 상태로 하여 테스트시간을 단축시키게 된다. 이러한 경우의 테스트 시퀀스(Test sequence)는 모든 셀에 쓰기(Write) 동작을 수행하게 되고, 테스트 모드로 진입하여 비트라인 프리챠지 전압 공급라인(VBLP)과 비트라인 프리챠지 전압 발생 회로(15)간의 연결을 차단하게 된다. 그리고, 비트라인 프리챠지 전압 공급라인(VBLP)과 테스트 회로(17)를 통해 접지 전위간의 스위치를 턴온 시켜 비트라인(BL) 전압을 접지 전위 상태로 유지하게 된다. 즉, 상기 비트라인(BL) 전압을 접지 전위 상태로 일정시간 동안 유지하여 누설 전류가 발생 되도록 한다. 이후, 테스트 모드를 해제한 후 정상적인 읽기(Read) 동작을 수행하여 메모리셀 데이터를 읽어 리프레쉬 테스트를 수행하게 된다.
상술한 바와 같이 본 발명은 특정한 테스트 모드로 들어가는 경우 외부에서 비트라인 프리챠지 전압 공급라인(VBLP)에 외부전압을 인가할 수 있도록 한다. 즉, 특정 테스트 모드로 들어가는 경우 비트라인 프리챠지 전압 공급라인(VBLP)을 통해 비트라인의 전위를 정상 상태보다 낮게 유지하는 일정한 지연시간을 갖고, 이후 메모리셀 데이터를 읽어 리프레쉬 시간을 테스트하게 된다.
상술한 바와 같이 본 발명에 의하면 비트라인에 비트라인 프리챠지 전압 이외의 전원전압 또는 접지전압을 인가할 수 있는 테스트 회로를 구성하여 테스트 모드 콘트롤 회로의 동작에 따라 워드라인 및 센스앰프를 구동하지 않은 상태에서도 메모리셀에 누설 전류를 유발시킬 수 있도록 함으로써, 메모리셀의 누설 전류에 의해 발생되는 리프레쉬 불량 테스트시간을 단축시킬 수 있는 탁월한 효과가 있다.
Claims (2)
- 워드라인 및 비트라인간에 메모리셀이 메트리스 형태로 구성되는 메모리셀 어레이에서 누설 전류에 의한 리프레쉬 결함 셀 테스트를 위한 비트라인 프리챠지 회로에 있어서,비트라인 프리챠지 전압 공급라인을 통해 상기 비트라인으로 비트라인 프리챠지 전압을 공급하기 위한 비트라인 프리챠지 전압 발생회로와,전원전압 및 접지전압을 선택적으로 출력하는 테스트 회로와,특정 테스트 모드를 설정하기 위한 테스트 모드 콘트롤 회로와,상기 테스트 모드 콘트롤 회로의 출력에 따라 상기 비트라인 프리챠지 전압 발생 회로 및 상기 테스트 회로의 출력 전압을 선택적으로 상기 비트라인으로 공급하기 위한 스위칭 회로를 포함하여 구성된 것을 특징으로 하는 비트라인 프리챠지 회로.
- 제 1 항에 있어서,상기 스위칭 회로는 상기 비트라인 프리챠지 전압 발생 회로 및 상기 비트라인 프리챠지 전압 공급라인간에 접속되며, 상기 테스트 모드 콘트롤 회로의 반전된 출력에 따라 구동되는 제 1 스위칭 수단과,상기 테스트 회로 및 상기 비트라인 프리챠지 전압 공급라인간에 접속되며, 상기 테스트 모드 콘트롤 회로의 출력에 따라 구동되는 제 2 스위칭 수단을 포함하여 구성된 것을 특징으로 하는 비트라인 프리챠지 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025677A KR20000004247A (ko) | 1998-06-30 | 1998-06-30 | 비트라인 프리챠지 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025677A KR20000004247A (ko) | 1998-06-30 | 1998-06-30 | 비트라인 프리챠지 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000004247A true KR20000004247A (ko) | 2000-01-25 |
Family
ID=19542064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025677A KR20000004247A (ko) | 1998-06-30 | 1998-06-30 | 비트라인 프리챠지 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000004247A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100646978B1 (ko) * | 2005-12-05 | 2006-11-23 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 비트라인 프리차지 전압 제어 회로 |
| KR100716663B1 (ko) * | 2005-09-28 | 2007-05-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 프리차지(Ｐｒｅ-Ｃｈａｒgｅ)를제어하는 회로. |
| KR100890043B1 (ko) * | 2006-12-29 | 2009-03-25 | 주식회사 하이닉스반도체 | 센스앰프 스크린 회로 및 스크린 방법 |
| US7835198B2 (en) | 2007-03-05 | 2010-11-16 | Hynix Semiconductor Inc. | Apparatus and method for detecting leakage current of semiconductor memory device, and internal voltage generating circuit using the same |
-
1998
- 1998-06-30 KR KR1019980025677A patent/KR20000004247A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100716663B1 (ko) * | 2005-09-28 | 2007-05-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 프리차지(Ｐｒｅ-Ｃｈａｒgｅ)를제어하는 회로. |
| KR100646978B1 (ko) * | 2005-12-05 | 2006-11-23 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 비트라인 프리차지 전압 제어 회로 |
| KR100890043B1 (ko) * | 2006-12-29 | 2009-03-25 | 주식회사 하이닉스반도체 | 센스앰프 스크린 회로 및 스크린 방법 |
| US7835198B2 (en) | 2007-03-05 | 2010-11-16 | Hynix Semiconductor Inc. | Apparatus and method for detecting leakage current of semiconductor memory device, and internal voltage generating circuit using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5032004B2 (ja) | 半導体装置、半導体メモリ及びその読み出し方法 | |
| US5625597A (en) | DRAM having test circuit capable of performing function test of refresh counter and measurement of refresh cycle simultaneously | |
| US6535439B2 (en) | Full stress open digit line memory device | |
| KR100290697B1 (ko) | 디스터브 리프레시 테스트 회로를 포함하는 반도체 기억 장치 | |
| KR100735570B1 (ko) | 오픈 비트 라인 구조의 메모리 코어를 구비한 반도체메모리 장치, 및 반도체 메모리 장치의 테스트 방법 | |
| US6041002A (en) | Semiconductor memory device and method of testing the same | |
| KR0141432B1 (ko) | 반도체 기억장치 | |
| JP5651292B2 (ja) | 半導体記憶装置及びそのテスト方法 | |
| JP2000268571A (ja) | 半導体記憶装置 | |
| KR100567994B1 (ko) | 스트레스 시험을 실행하는 다이나믹 메모리 디바이스 | |
| KR100234714B1 (ko) | 페이지 카피 모드를 갖는 디램 | |
| KR100521376B1 (ko) | 불량 워드라인을 스크린하고 불량 워드라인에 브릿지가존재하더라도 리프레쉬 전류나 스탠바이 전류를증가시키지 않는 반도체 메모리 장치 및 그 워드라인 구동방법 | |
| US6504744B2 (en) | Semiconductor memory device with memory test circuit | |
| KR100220949B1 (ko) | 웨이퍼 번-인 회로 | |
| KR20000004247A (ko) | 비트라인 프리챠지 회로 | |
| KR100568253B1 (ko) | 반도체 메모리 장치 및 그의 기입 제어 방법 | |
| US5848008A (en) | Floating bitline test mode with digitally controllable bitline equalizers | |
| KR19980034258A (ko) | 웨이퍼 번-인 회로 | |
| KR19990086671A (ko) | 센스앰프를 이용하여 테스트를 수행하는 메모리 소자 | |
| KR0172439B1 (ko) | 반도체 메모리장치의 결함 워드라인 검출회로 및 그 방법 | |
| US6415399B1 (en) | Semiconductor memory device requiring performance of plurality of tests for each of plurality of memory circuits and method for testing the same | |
| JP2000090694A (ja) | 半導体メモリ装置 | |
| KR100253396B1 (ko) | 반도체 메모리의 셀프번-인 회로 | |
| KR100695287B1 (ko) | 반도체 메모리 장치의 센스앰프 제어 회로 | |
| KR100358151B1 (ko) | 테스트 모드시 다수 셀에 대한 쓰기 동작 수행 방법 및 그를위한 반도체메모리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |