KR100890043B1 - 센스앰프 스크린 회로 및 스크린 방법 - Google Patents

센스앰프 스크린 회로 및 스크린 방법 Download PDF

Info

Publication number
KR100890043B1
KR100890043B1 KR1020060138800A KR20060138800A KR100890043B1 KR 100890043 B1 KR100890043 B1 KR 100890043B1 KR 1020060138800 A KR1020060138800 A KR 1020060138800A KR 20060138800 A KR20060138800 A KR 20060138800A KR 100890043 B1 KR100890043 B1 KR 100890043B1
Authority
KR
South Korea
Prior art keywords
test mode
voltage
bit line
pull
sense amplifier
Prior art date
Application number
KR1020060138800A
Other languages
English (en)
Other versions
KR20080062719A (ko
Inventor
최원준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060138800A priority Critical patent/KR100890043B1/ko
Priority to US11/823,302 priority patent/US7656728B2/en
Publication of KR20080062719A publication Critical patent/KR20080062719A/ko
Application granted granted Critical
Publication of KR100890043B1 publication Critical patent/KR100890043B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Abstract

본 발명은 제1 및 제2 테스트모드신호를 생성하는 테스트모드신호 생성부와; 상기 제1 및 제2 테스트모드 신호의 조합에 따라 내부전원전압, 외부전원전압, 접지전원전압 및 가변전압 중 어느 하나를 상기 비트라인 프리차지전압으로 인가하는 전압조절부; 및 상기 테스트모드신호에 따라 센스앰프의 구동 및 비트라인 균등화를 제어하는 구동제어부를 포함하는 센스앰프 스크린 회로를 제공한다.
테스트모드 신호, 센스앰프 , 비트라인 균등화신호

Description

센스앰프 스크린 회로 및 스크린 방법 {Sense Amplifier Screen Circuit and Screen Method thereof}
도1은 본 발명의 일실시예에 의한 테스트모드 생성부의 구성을 도시한 것이다.
도2는 본 발명의 일실시예에 의한 전압조절부의 구성을 도시한 것이다.
도3은 본 발명의 실시예에 의한 구동제어부의 구성을 도시한 것이다.
본 발명은 센스앰프 스크린 회로 및 스크린 방법에 관한 것으로서, 보다 상세하게는 센스앰프의 특성 및 센싱마진을 용이하게 스크린할 수 있도록 하는 센스앰프 스크린 회로 및 스크린 방법에 관한 것이다.
일반적으로 센스앰프에는 비트라인 센스앰프(Bit line sense amplifier)와 데이터버스 센스앰프(Data bus sense amplifier)가 있는데, 여기서 비트라인 센스 앰프는 비트라인에 실린 데이터를 감지 및 증폭하여 데이터 버스에 출력하는 기능을 하고, 데이터버스 센스앰프는 비트라인 센스앰프에 의해 증폭된 데이터를 다시 감지 및 증폭하여 데이터 출력 버퍼에 출력하는 기능을 한다.
이와 같은 센스앰프 중 크로스 커플드 래치형 엠프(cross coupled latch type amplier)의 동작을 설명하면 다음과 같다.
우선, 비트라인이 프리차지전압(예를 들어, 내부 전원전압 Vcore의 절반)으로 프리차지 되었을 때, 선택된 메모리 셀에 연결된 비트라인과 그렇지 않은 비트라인 사이의 전압차를 없애기 위해 비트라인쌍(BL, /BL)의 전위를 균등화시킨다.
이후, 로우디코더(row decoder)에 입력된 어드레스(address)가 분석되어 선택된 워드라인이 턴온(turn on)되면 셀 커패시턴스와 비트라인 커패시턴스 사이에 전하 분배(chrge sharing)가 일어나면서 선택된 메모리 셀에 연결된 비트라인과 연결되지 않은 비트라인 사이에 전위 차이가 발생한다. 이때, 비트라인쌍(BL, /BL) 간의 전위차는 크로스 커플드 래치형 엠프에 의해 증폭된다.
그런데, 공정 변수등의 이유로 셀(Cell) 내에 포함된 센스앰프가 모두 균등하게 동작하지 않으므로, 셀 내에는 비트라인쌍(BL, /BL) 간의 전위차를 양호하게 증폭하는 센스앰프가 존재하는 반면, 비트라인쌍간의 전위차를 제대로 증폭하지 못하는 불량한 센스앰프가 존재한다. 그러나, 셀 내에 존재하는 불량한 센스앰프를 스크린(Screen)할 수 있는 방법이 현재로서는 존재하지 않는 문제가 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 테스트모드 신호를 통해 비트라인 프리차지전압을 하이레벨 또는 로우레벨로 컨트롤 함으로써, 센스앰프의 동작 특성을 용이하게 스크린 할 수 있도록 한 센스앰프 스크린 회로 및 스크린 방법을 제공하는 데에 있다.
또한, 테스트모드 신호를 이용하여 비트라인 프리차지전압을 패드를 통해 외부에서 인가되는 전압으로 대체할 수 있도록 함으로써, 센스앰프의 센싱마진을 스크린 할 수 있는 센스앰프 스크린 회로 및 스크린 방법을 제공하는 데 본발명의 또 다른 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은 제1 및 제2 테스트모드신호를 생성하는 테스트모드신호 생성부와; 상기 제1 및 제2 테스트모드 신호의 조합에 따라 내부전원전압, 외부전원전압, 접지전원전압 및 가변전압 중 어느 하나를 상기 비트라인 프리차지전압으로 인가하는 전압조절부; 및 상기 테스트모드신호에 따라 센스앰프의 구동 및 비트라인 균등화를 제어하는 구동제어부를 포함하는 센스앰프 스크린 회로를 제공한다.
본 발명에서, 상기 테스트모드신호 생성부는 제1 및 제2 테스트모드신호를 생성하는 테스트모드신호 발생부; 및 상기 제1 및 제2 테스트모드신호를 논리연산하여 제3 테스트모드신호를 생성하는 논리부를 포함한다.
본 발명에서, 상기 논리부는 논리합 연산을 수행하는 것이 바람직하다.
본 발명에서, 상기 전압조절부는 상기 제1 및 제2 테스트모드 신호의 조합에 따라 내부전원전압, 외부전원전압, 접지전원전압 및 가변전압 중 어느 하나를 상기 비트라인 프리차지전압으로 인가하는 것이 바람직하다.
본 발명에서, 상기 가변전압은 패드를 통해 원하는 레벨로 인가되는 것이 바람직하다.
본 발명에서, 상기 전압조절부는 상기 제1 및 제2 테스트모드신호를 입력받아, 풀업신호를 생성하는 제1 논리부와; 상기 제1 및 제2 테스트모드신호를 입력받아, 상기 비트라인 프리차지전압을 풀다운구동하는 풀다운신호를 생성하는 제2 논리부; 및 상기 제1 및 제2 테스트모드신호를 입력받아, 상기 비트라인 프리차지전압을 생성하는 전압생성부의 구동을 조절하기 위한 구동전압을 생성하는 제3 논리부를 포함한다.
본 발명에서, 상기 제1 및 제2 논리부는 논리곱 연산을 수행하고, 상기 제3 논리부는 논리합 연산을 수행하는 것이 바람직하다.
본 발명에서, 상기 전압조절부는 상기 풀업신호에 응답하여 상기 비트라인 프리차지전압을 풀업구동하는 풀업소자; 및 상기 풀다운신호에 응답하여 상기 비트라인 프리차지전압을 풀다운구동하는 풀다운소자를 더 포함한다.
본 발명에서, 상기 풀업소자는 PMOS 트랜지스터이고, 상기 풀다운소자는 NMOS 트랜지스터인 것이 바람직하다.
본 발명에서, 상기 전압조절부는 상기 센스앰프 프리차지 전압에 기설정된 레벨의 전압을 인가할 수 있는 패드를 더 포함한다.
본 발명에서, 상기 구동제어부는 상기 제3 테스트모드신호를 입력받아 센스앰프를 구동시키기 위한 제1 및 제2 구동전압을 생성하는 구동전압생성부; 및 상기 제3 테스트모드신호에 응답하여 비트라인 균등화신호의 인에이블을 조절하는 인에이블조절부를 포함한다.
또한, 본 발명은 제1 내지 제3 테스트모드신호를 생성하는 제1 단계와; 제1 및 제2 테스트모드신호에 따라 비트라인 프리차지전압을 조절하는 제2 단계; 및 상기 제3 테스트모드신호에 따라 상기 비트라인 프리차지전압으로 비트라인의 전압을 균등화하는 제3 단계를 포함하는 센스앰프 스크린 방법을 제공한다.
본 발명에서, 상기 제2 단계는 제1 및 제2 테스트모드신호에 응답하여 상기 비트라인 프리차지전압을 풀업구동하거나 풀다운 구동하는 것이 바람직하다.
본 발명에서, 상기 제2 단계는 제1 및 제2 테스트모드신호에 응답하여 패드를 통해 인가된 전압을 상기 비트라인 프리차지전압으로 생성하는 것이 바람직하다.
본 발명에서, 상기 제2 단계는 제1 및 제2 테스트모드신호에 응답하여 비트라인 프리차지전압 생성부의 구동을 중단하는 단계를 더 포함하는 것이 바람직하다.
본 발명에서, 상기 제3 단계는 센스앰프의 구동을 중단하는 단계를 더 포함하는 것이 바람직하다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
본 발명의 일실시예에 따른 센스앰프 스크린 회로는 테스트모드신호 생성부와, 전압조절부, 및 구동제어부로 구성된다. 이하, 도1 내지 도3을 참고하여 테스트모드신호 생성부와, 전압조절부, 및 구동제어부의 구성을 구체적으로 살펴본다.
테스트모드신호 생성부는, 도1에서 도시된 바와 같이, 제1 테스트모드신호(tm_rcp_high) 및 제2 테스트모드신호(tm_rcp_low)를 생성하는 테스트모드신호 발생부(10), 및 제1 테스트모드신호(tm_rcp_high) 및 제2 테스트모드신호(tm_rcp_low)를 입력받아 논리합 연산을 수행하여 제3 테스트모드신호(tm_rcpflagb)를 생성하는 논리부(12)로 구성된다. 테스트모드신호 발생부(10)는 일반적인 테스트모드신호 발생회로로 구현할 수 있다.
전압조절부는, 도2에서 도시된 바와 같이, 제1 테스트모드신호(tm_rcp_high) 및 제2 테스트모드신호(tm_rcp_low)를 입력받아, 논리곱 연산을 수행하여 풀업신호(vblp_high)를 생성하는 논리부(20)와, 제1 테스트모드신호(tm_rcp_high) 및 제2 테스트모드신호(tm_rcp_low)를 입력받아, 논리곱 연산을 수행하여 풀다운신호(vblp_low)를 생성하는 논리부(22) 및, 제1 테스트모드신호(tm_rcp_high) 및 제2 테스트모드신호(tm_rcp_low)를 입력받아, 논리합 연산을 수행하여 구동전압(vblp_drv_off)를 생성하는 논리부(24)를 포함한다.
또한, 전압조절부는 코어전압 공급단(Vcore)과 비트라인 프리차지전압 생성부(26)의 출력노드(A) 사이에 연결되어, 풀업신호(vblp_high)에 응답하여 출력노드(A)를 풀업구동하는 NMOS 트랜지스터(N20)와, 출력노드(A)와 접지단(VSS) 사이에 연결되어, 풀다운신호(vblp_low)에 응답하여 출력노드(A)를 풀다운구동하는 NMOS 트랜지스터(N22)를 포함한다.
또한, 전압조절부는 출력노드(A)에 연결되어 기설정된 소정 레벨의 전압을 인가할 수 있는 패드(PAD)를 더 포함한다.
구동제어부는, 도3에 도시된 바와 같이, 제3 테스트모드신호(tm_rcpflagb)를 입력받아 센스앰프(32)를 구동시키기 위한 제1 및 제2 구동전압(RTO, SB)을 생성하는 구동전압생성부(300), 및 제3 테스트모드신호(tm_rcpflagb)에 응답하여 비트라인 균등화신호(bleq)의 인에이블을 조절하는 인에이블조절부(302)를 포함한다. 인에이블조절부(302)는 제3 테스트모드신호(tm_rcpflagb)의 인에이블에 따라 비트라인 균등화신호(bleqb)가 노드(B)로 전달될지 여부를 결정한다.
이와 같이 구성된 본 실시예에 따른 센스앰프 스크린 회로는 제1 테스트모드신호(tm_rcp_high) 및 제2 테스트모드신호(tm_rcp_low)에 따라 비트라인 프리차지전압 생성부(26)의 구동을 중단시키고, 비트라인 프리차지전압(VBLP)을 코어전압 레벨(Vcore)이나 접지레벨(VSS)로 풀업/풀다운 구동한다. 또한, 패드(PAD)를 통해 외부에서 강제적으로 소정 레벨의 전압을 비트라인 프리차지전압(VBLP)으로 인가할 수도 있다. 이때, 제3 테스트모드신호(tm_rcpflagb)에 의해 센스앰프의 중단은 정지되고, 비트라인 균등화신호(bleq)는 인에이블된다. 이와 같은 동작을 통해 센스앰프의 동작 특성 및 센싱마진을 용이하게 스크린할 수 있게 된다.
이하, 도1 내지 도3을 참고하여, 본 실시예에 따른 센스앰프 스크린 회로의 동작을 보다 구체적으로 살펴본다.
우선, 도1에 도시된 테스트모드신호 발생부(10)는 제1 테스트모드신호(tm_rcp_high) 및 제2 테스트모드신호(tm_rcp_low)를 생성하고, 논리부(12)는 제3 테스트모드신호(tm_rcpflagb)를 생성한다. 여기서, 제1 테스트모드신호(tm_rcp_high) 및 제2 테스트모드신호(tm_rcp_low)는 하이레벨로 인에이블되는 신호이고, 제3 테스트모드신호(tm_rcpflagb)는 제1 테스트모드신호(tm_rcp_high) 또는 제2 테스트모드신호(tm_rcp_low)가 인에이블되는 경우 하이레벨로 인에이블되는 신호이다.
다음으로, 제1 테스트모드신호(tm_rcp_high) 및 제2 테스트모드신호(tm_rcp_low)는 도2에 도시된 논리부(20, 22, 24)에 입력된다. 논리부(20)는 풀업신호(vblp_high)를 생성하고, 논리부(22)는 풀다운신호(vblp_low)를 생성하며, 논리부(24)는 구동전압(vblp_drv_off)을 생성한다. 여기서, 풀업신호(vblp_high)는 제1 테스트모드신호(tm_rcp_high)가 인에이블되고, 제2 테스트모드신호(tm_rcp_low)가 디스에이블 될때 하이레벨로 인에이블되는 신호이고, 풀다운신호(vblp_low)는 제1 테스트모드신호(tm_rcp_high)가 디스에이블되고, 제2 테스트모드신호(tm_rcp_low)가 인에이블되는 경우 하이레벨로 인에이블되는 신호이다. 또한, 구동전압(vblp_drv_off)은 제1 테스트모드신호(tm_rcp_high) 또는 제2 테스트모드신호(tm_rcp_low) 중 적어도 하나가 인에이블되는 경우 하이레벨로 인에이블되는 신호이다.
제1 테스트모드신호(tm_rcp_high) 및 제2 테스트모드신호(tm_rcp_low)가 모두 로우레벨인 경우 풀업신호(vblp_high), 풀다운신호(vblp_low) 및 구동전 압(vblp_drv_off) 모두 로우레벨로 디스에이블된다. 그 결과, NMOS 트랜지스터(N20) 및 NMOS 트랜지스터(N22)는 턴오프되고, 비트라인 프리차지전압생성부(26)는 비트라인 프리차지전압(VBLP)을 생성하여 노드(A)로 출력한다.
제1 테스트모드신호(tm_rcp_high)가 하이레벨이고, 제2 테스트모드신호(tm_rcp_low)는 로우레벨인 경우, 풀업신호(vblp_high) 및 구동전압(vblp_drv_off)는 하이레벨로 인에이블되고, 풀다운신호(vblp_low)는 로우레벨로 디스에이블된다. 하이레벨의 구동전압(vblp_drv_off)에 의해 비트라인 프리차지전압생성부(26)의 구동은 중단된다. 또한, 하이레벨의 풀업신호(vblp_high)에 의해 NMOS 트랜지스터(N20)는 턴온되며, 로우레벨의 풀다운신호(vblp_low)에 의해 NMOS 트랜지스터(N22)는 턴오프된다. 따라서, 노드(A)로 출력되는 비트라인 프리차지전압(VBLP)은 코어전압(Vcore) 레벨이 된다.
제1 테스트모드신호(tm_rcp_high)이 로우레벨이고, 제2 테스트모드신호(tm_rcp_low)는 하이레벨인 경우, 풀다운신호(vblp_low) 및 구동전압(vblp_drv_off)은 하이레벨로 인에이블되고, 풀업신호(vblp_high)는 로우레벨로 디스에이블된다. 하이레벨의 구동전압(vblp_drv_off)에 의해 비트라인 프리차지전압생성부(26)의 구동은 중단된다. 또한, 하이레벨의 풀다운신호(vblp_low)에 의해 NMOS 트랜지스터(N22)는 턴온되고, 로우레벨의 풀업신호(vblp_high)에 의해 NMOS 트랜지스터(N20)는 턴오프된다. 따라서, 노드(A)로 출력되는 비트라인 프리차지전압(VBLP)은 접지전압(VSS) 레벨이 된다.
제1 테스트모드신호(tm_rcp_high) 및 제2 테스트모드신호(tm_rcp_low)가 모 두 하이레벨인 경우 풀업신호(vblp_high), 풀다운신호(vblp_low) 및 구동전압(vblp_drv_off) 모두 하이레벨로 인에이블된다. 따라서, NMOS 트랜지스터(N20) 및 NMOS 트랜지스터(N22)는 모두 턴온되고, 비트라인 프리차지전압생성부(26)의 구동은 중단된다. 그 결과, 노드(A)는 플로팅(flating) 상태가 되어 패드(PAD)를 통해 외부에서 인가된 전압을 비트라인 프리차지전압(VBLP)으로 대체할 수 있다.
이상 설명한 바와 같이, 본 실시예는 비트라인 프리차지전압(VBLP)을 제1 테스트모드신호(tm_rcp_high) 및 제2 테스트모드신호(tm_rcp_low)에 의해 코어전압(Vcore) 레벨 또는 접지전압(VSS) 레벨로 설정할 수 있고, 패드(PAD)를 통해 외부에서 인가된 소정의 레벨로도 설정할 수 있다. 패드(PAD)를 통해 소정레벨을 비트라인 프리차지전압(VBLP)으로 인가하는 경우, 접지전압 레벨이 아닌 0.3~0.4V 수준까지 올려서 센스앰프의 특성에 대한 테스트를 수행할 수 있다. 이처럼 다양한 레벨의 전압을 비트라인 프리차지전압(VBLP)으로 인가할 수 있으므로 센스앰프의 센싱 마진의 스크린이 가능하다.
마지막으로, 하이레벨로 인에이블된 제3 테스트모드신호(tm_rcpflagb)에 의해 구동제어부(30)는 제1 및 제2 구동전압(RTO, SB)을 생성하는 구동전압생성부(300)의 구동을 차단한다. 또한, 하이레벨로 인에이블된 제3 테스트모드신호(tm_rcpflagb)에 의해 낸드게이트(ND30)는 인버터로 동작하여 로우레벨의 비트라인 균등화신호(bleqb)를 노드(B)로 전달하고, 하이레벨의 비트라인 균등화신호(bleq)를 인가받은 NMOS 트랜지스터(N30, 32, 34)는 모두 턴온되어 비트라인쌍(BL, /BL)에 비트라인 프리차지전압(VBLP)이 인가되도록 한다.
이상 설명한 바와 같이, 제1 내지 제3 테스트모드신호(tm_rcp_high, tm_rcp_low, tm_rcpflagb)에 따라 비트라인쌍(BL, /BL)에 코어전압(Vcore) 레벨 또는 접지전압(VSS) 레벨을 비트라인 프리차지전압(VBLP)으로 인가할 수 있고, 패드(PAD)를 통해 외부에서 인가된 소정의 레벨을 비트라인 프리차지전압(VBLP)으로 인가할 수도 있다.
본 발명은 비트라인 프리차지전압(VBLP)을 통해 셀 전체에 하이레벨 또는 로우레벨의 데이터를 라이트(write)하기 때문에, 로우 어드레스를 통한 셀의 액티브 동작만 하게되면 셀 전체에 하이레벨 또는 로우레벨의 데이터를 라이트(write)하여 센스앰프의 특성을 스크린할 수 있다. 이와 같은 점은 특히 저주파 장비(tCK)에서 유리하게 작용한다.
상술한 바와 같이, 본 발명은 상기한 문제점을 해결하기 위한 것으로, 본 발명에 의하면 테스트모드 신호를 통해 비트라인 프리차지전압을 하이레벨 또는 로우레벨로 컨트롤 함으로써, 센스앰프의 동작 특성을 용이하게 스크린 할 수 있는 효과가 있다.
또한, 본 발명은 테스트모드 신호를 이용하여 비트라인 프리차지전압을 패드를 통해 외부에서 인가되는 전압으로 대체할 수 있도록 함으로써, 센스앰프의 센싱마진을 스크린 할 수 있는 효과도 있다.
또한, 비트라인 프리차지전압(VBLP)을 통해 셀 전체에 하이레벨 또는 로우레 벨의 데이터를 라이트할 수 있어, 테스트 시간을 절감할 수 있는 효과도 있다.

Claims (15)

  1. 제1 및 제2 테스트모드신호를 생성하는 테스트모드신호 생성부와;
    상기 제1 및 제2 테스트모드 신호의 조합에 따라 내부전원전압, 외부전원전압, 접지전원전압 및 가변전압 중 어느 하나를 상기 비트라인 프리차지전압으로 인가하는 전압조절부; 및
    상기 테스트모드신호에 따라 센스앰프의 구동 및 비트라인 균등화를 제어하는 구동제어부를 포함하는 센스앰프 스크린 회로.
  2. 제 1 항에 있어서, 상기 테스트모드신호 생성부는
    상기 제1 및 제2 테스트모드신호를 생성하는 테스트모드신호 발생부; 및
    상기 제1 및 제2 테스트모드신호를 논리연산하여 제3 테스트모드신호를 생성하는 논리부를 포함하는 센스앰프 스크린 회로.
  3. 제2항에 있어서, 상기 논리부는 논리합 연산을 수행하는 것을 특징으로 하는 센스앰프 스크린 회로.
  4. 삭제
  5. 제1항에 있어서, 상기 가변전압은 패드를 통해 원하는 레벨로 인가되는 것을 특징으로 하는 센스앰프 스크린 회로.
  6. 제2항에 있어서, 상기 전압조절부는
    상기 제1 및 제2 테스트모드신호를 입력받아, 풀업신호를 생성하는 제1 논리부와;
    상기 제1 및 제2 테스트모드신호를 입력받아, 상기 비트라인 프리차지전압을 풀다운구동하는 풀다운신호를 생성하는 제2 논리부; 및
    상기 제1 및 제2 테스트모드신호를 입력받아, 상기 비트라인 프리차지전압을 생성하는 전압생성부의 구동을 조절하기 위한 구동전압을 생성하는 제3 논리부를 포함하는 센스앰프 스크린 회로.
  7. 제6항에 있어서, 상기 제1 및 제2 논리부는 논리곱 연산을 수행하고, 상기 제3 논리부는 논리합 연산을 수행하는 것을 특징으로 하는 센스앰프 스크린 회로.
  8. 제6항에 있어서, 상기 전압조절부는
    상기 풀업신호에 응답하여 상기 비트라인 프리차지전압을 풀업구동하는 풀업소자; 및
    상기 풀다운신호에 응답하여 상기 비트라인 프리차지전압을 풀다운구동하는 풀다운소자를 더 포함하는 센스앰프 스크린 회로.
  9. 제8항에 있어서, 상기 풀업소자는 PMOS 트랜지스터이고, 상기 풀다운소자는 NMOS 트랜지스터인 것을 특징으로 하는 센스앰프 스크린 회로.
  10. 제2에 있어서, 상기 구동제어부는
    상기 제3 테스트모드신호를 입력받아 센스앰프를 구동시키기 위한 제1 및 제2 구동전압을 생성하는 구동전압생성부; 및
    상기 제3 테스트모드신호에 응답하여 비트라인 균등화신호의 인에이블을 조절하는 인에이블조절부를 포함하는 센스앰프 스크린 회로.
  11. 제1 내지 제3 테스트모드신호를 생성하는 제1 단계와;
    제1 및 제2 테스트모드신호에 따라 비트라인 프리차지전압을 조절하는 제2 단계; 및
    상기 제3 테스트모드신호에 따라 상기 비트라인 프리차지전압으로 비트라인의 전압을 균등화하는 제3 단계를 포함하는 센스앰프 스크린 방법.
  12. 제11항에 있어서, 상기 제2 단계는 제1 및 제2 테스트모드신호에 응답하여 상기 비트라인 프리차지전압을 풀업구동하거나 풀다운 구동하는 것을 특징으로 하는 센스앰프 스크린 방법.
  13. 제11항에 있어서, 상기 제2 단계는 제1 및 제2 테스트모드신호에 응답하여 패드를 통해 인가된 전압을 상기 비트라인 프리차지전압으로 생성하는 것을 특징으로 하는 센스앰프 스크린 방법.
  14. 제11항에 있어서, 상기 제2 단계는 제1 및 제2 테스트모드신호에 응답하여 비트라인 프리차지전압 생성부의 구동을 중단하는 단계를 더 포함하는 것을 특징으 로 하는 센스앰프 스크린 방법.
  15. 제11항에 있어서, 상기 제3 단계는 센스앰프의 구동을 중단하는 단계를 더 포함하는 것을 특징으로 하는 센스앰프 스크린 방법.
KR1020060138800A 2006-12-29 2006-12-29 센스앰프 스크린 회로 및 스크린 방법 KR100890043B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060138800A KR100890043B1 (ko) 2006-12-29 2006-12-29 센스앰프 스크린 회로 및 스크린 방법
US11/823,302 US7656728B2 (en) 2006-12-29 2007-06-26 Sense amplifier screen circuit and screen method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138800A KR100890043B1 (ko) 2006-12-29 2006-12-29 센스앰프 스크린 회로 및 스크린 방법

Publications (2)

Publication Number Publication Date
KR20080062719A KR20080062719A (ko) 2008-07-03
KR100890043B1 true KR100890043B1 (ko) 2009-03-25

Family

ID=39583736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138800A KR100890043B1 (ko) 2006-12-29 2006-12-29 센스앰프 스크린 회로 및 스크린 방법

Country Status (2)

Country Link
US (1) US7656728B2 (ko)
KR (1) KR100890043B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143442B1 (ko) * 2009-09-30 2012-05-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 이용한 테스트 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7986577B2 (en) * 2007-03-19 2011-07-26 Hynix Semiconductor Inc. Precharge voltage supplying circuit
US7848166B2 (en) * 2008-03-11 2010-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for a Vdd level memory sense amplifier
KR101020283B1 (ko) * 2008-11-04 2011-03-07 주식회사 하이닉스반도체 테스트회로 및 이를 이용한 반도체 메모리 장치
KR20100055035A (ko) * 2008-11-17 2010-05-26 주식회사 하이닉스반도체 내부전압 생성을 위한 집적회로
KR101033466B1 (ko) * 2008-12-30 2011-05-09 주식회사 하이닉스반도체 반도체 메모리 장치의 테스트 회로 및 방법
US8154275B2 (en) * 2009-07-15 2012-04-10 Apple Inc. Apparatus and method for testing sense amplifier thresholds on an integrated circuit
KR20130057855A (ko) * 2011-11-24 2013-06-03 에스케이하이닉스 주식회사 반도체 메모리 장치
US9959912B2 (en) * 2016-02-02 2018-05-01 Qualcomm Incorporated Timed sense amplifier circuits and methods in a semiconductor memory
KR20190014949A (ko) 2017-08-04 2019-02-13 에스케이하이닉스 주식회사 반도체장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000004247A (ko) * 1998-06-30 2000-01-25 김영환 비트라인 프리챠지 회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346038B1 (en) * 1998-12-15 2002-02-12 Mitsubishi Materials Corporation Wafer loading/unloading device and method for producing wafers
KR20000000424A (ko) 1999-10-20 2000-01-15 이종호 보일러의 난방배관설치방법
US6347058B1 (en) * 2000-05-19 2002-02-12 International Business Machines Corporation Sense amplifier with overdrive and regulated bitline voltage
US7164612B1 (en) 2003-10-10 2007-01-16 Sun Microsystems, Inc. Test circuit for measuring sense amplifier and memory mismatches
DE102005000812A1 (de) * 2005-01-05 2006-07-20 Infineon Technologies Ag Integrierter Halbleiterspeicher mit Testschaltung für Leseverstärker

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000004247A (ko) * 1998-06-30 2000-01-25 김영환 비트라인 프리챠지 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143442B1 (ko) * 2009-09-30 2012-05-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 이용한 테스트 방법
US8687447B2 (en) 2009-09-30 2014-04-01 SK Hynix Inc. Semiconductor memory apparatus and test method using the same

Also Published As

Publication number Publication date
KR20080062719A (ko) 2008-07-03
US20080159028A1 (en) 2008-07-03
US7656728B2 (en) 2010-02-02

Similar Documents

Publication Publication Date Title
KR100890043B1 (ko) 센스앰프 스크린 회로 및 스크린 방법
JP4993912B2 (ja) 半導体メモリ素子及び半導体メモリ素子のビットライン感知増幅器の駆動方法
KR100757926B1 (ko) 반도체 메모리 장치의 센스 앰프 제어 회로 및 방법
US7158430B2 (en) Bit line sense amplifier control circuit
KR100571648B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
US8804446B2 (en) Semiconductor device having equalizing circuit equalizing pair of bit lines
KR100604660B1 (ko) 오버드라이버의 구동력을 조절하는 반도체 메모리 소자
US7567469B2 (en) Over driving pulse generator
US10566034B1 (en) Memory device with control and test circuit, and method for test reading and writing using bit line precharge voltage levels
KR20100052885A (ko) 반도체 메모리 장치
JP3905999B2 (ja) 半導体記憶装置
US7245542B2 (en) Memory device having open bit line cell structure using burn-in testing scheme and method therefor
KR100599213B1 (ko) 입출력 라인 프리차지 회로, 이를 구비한 반도체 메모리장치, 및 입출력 라인 프리차지 방법
US8203387B2 (en) Circuit providing compensated power for sense amplifier and driving method thereof
KR100780633B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
US7573777B2 (en) Over driver control signal generator in semiconductor memory device
KR100816729B1 (ko) 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치
KR100483026B1 (ko) 반도체 메모리 장치
KR102471412B1 (ko) 센스앰프 테스트 장치 및 이를 포함하는 반도체 장치
KR20080083432A (ko) 반도체 메모리 소자의 라이트 드라이버 구동 방법
KR20050059790A (ko) 감지증폭기의 오버 드라이빙 제어회로
KR20100106149A (ko) 반도체 메모리 장치
KR20080003050A (ko) 비트 라인 균등화를 위한 반도체 메모리 장치
KR100855275B1 (ko) 센스앰프 제어장치를 포함하는 반도체 메모리 장치
KR20140028542A (ko) 반도체 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080813

Effective date: 20090123

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee