KR0172239B1 - 데이타 복사방법 및 데이타 복사가 가능한 디램 - Google Patents

데이타 복사방법 및 데이타 복사가 가능한 디램 Download PDF

Info

Publication number
KR0172239B1
KR0172239B1 KR1019950019638A KR19950019638A KR0172239B1 KR 0172239 B1 KR0172239 B1 KR 0172239B1 KR 1019950019638 A KR1019950019638 A KR 1019950019638A KR 19950019638 A KR19950019638 A KR 19950019638A KR 0172239 B1 KR0172239 B1 KR 0172239B1
Authority
KR
South Korea
Prior art keywords
data
memory cell
word
signal
copy
Prior art date
Application number
KR1019950019638A
Other languages
English (en)
Other versions
KR970003236A (ko
Inventor
이재진
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950019638A priority Critical patent/KR0172239B1/ko
Publication of KR970003236A publication Critical patent/KR970003236A/ko
Application granted granted Critical
Publication of KR0172239B1 publication Critical patent/KR0172239B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 디램(Dynamic Random Access Memory:DRAM)에 관한 것으로, 특히 일 워드선의 메모리셀에 저장되어 있는 데이터를 타 워드선의 메모리셀로 복사히가 위한 데이터 복사 방법 및 데이터 복사가 가능한 디램에 관한 것이다.
본 발명의 데이차 복사방법은 일 워드선의 메모리셀에 저장되어 있는 데이터를 리딩하는 단계와, 상기 리딩된 데이터를 감지 증폭하고 데이터 복사 제어신호에 따라 상기 증폭된 데이터를 감지 증폭하고 데이터 복사 제어신호에 따라 상기 증폭된 데이터를 복사하기를 원하는 타 메모리셀의 비트라인으로 출력하는 단계와, 상기 타 메모리셀 비트라인의데이타를 감지 증폭하는 단계와, 상기 감지 증폭된 데이터를 원하는 메모리셀에 복사하는 단계로 구성된다.

Description

데이터 복사방법 및 데이터 복사가 가능한 디램
제1도는 종래 디램의 회로도.
제2도는 제1도에 도시된 디램회로의 동작 타이밍도.
제3도는 본 발명의 실시예에 따른 디램의 회로도.
제4도는 제3도에 도시된 디램 회로의 동작 타이밍도.
제5도는 제3도에 도시된 워드 복사 회로도.
제6도는 동일한 감지 증폭기를 사용하는 워드선 사이에서 이루어지는 본 발명의 복사 방식을 타나내는 타이밍도
제7도는 제5도에 도시된 워드 복사 회로의 동작을 나타내는 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
1,2 : 메모리 셀 어레이 블록 11, 12, 21, 22 : 디코더
101,102,201,202 : 감지 증폭기 16,161: 감지 증폭기 구동기
52,55,57 : 인버터 31 : 워드 복사 스위칭 수단
32 : 워드 복사 회로 51 : 타이밍 회로
53 : 래치부 54,56 : 낸드 게이트
N11,N12,N21,N22 : 칼럼 선택 장치 PU,ND : 풀-업/풀-다운 트랜지스터
C11, C12, C21, C22 : 메모리 셀
본 발명은 반도체 디램(Dynamic Random Access Memory 이하 DRAM 이라 칭함)에 관한 것으로, 특히 일 워드선의 메모리셀에 저장되어 있는 모든 데이터를 한꺼번에 타 워드선의 메모리셀로 복사하기 위한 데이터 복사방법 및 데이터 복사가 가능한 디램에 관한 것이다.
디램이란 랜덤 엑세스가 가능하며 전기적으로 데이터의 리드와 라이트가 가능하며 주기적인 리프레쉬 신호가 필요하고 파워를 끊으면 데이터가 소멸되는 메모리를 말한다.
연속적인 데이터 신호를 기억소자에 라이팅하는 동작은 한 로오(row)를 선택하고 그 로오의 각 칼럼(column) 비트 즉 셀에 순차적으로 데이터를 라이팅 하는 과정으로 라이팅 동작이 수행된다.
그런데 만약 제1로오의 각각의 칼럼에 위치한 셀들의 데이터 신호와 제2로오의 각각의 칼럼에 위치한 셀들의 데이터 신호가 서로 유사하면, 예를들어 50% 이상이 같은 경우 종래 방식에서는 이러한 연관성이 있음에도 불구하고 제2로오의 각각의 칼럼들의 라이팅 동작은 제2로오의 각각의 칼럼에 위치한 셀에 대하여 개별적으로 라이팅 동작을 수행하여야 가능하다.
이하 종래의 디램을 첨부도면을 참조하여 설명한다.
제1도는 종래 디램의 회로도이고, 제2도는 제1도의 타이밍도이다.
제1도에 있어서, 종래의 디램은 어드레스 신호에 의하여 구별가능한 복수개의 메모리 셀 어레이 블록(1,2)으로 구성되고, 각각의 메모리 셀 어레이 불럭(1)은 복수개의 워드선(w1_11, w1_`12)과, 복수개의 비트선(BL11, BL12)과, 그리고 각각의 워드선과 비트선의 접점에 매트릭스로 구성된 다수의 메모리셀(C11,C12, C21,C22)을 갖는 메모리 셀 어레이(10)와 ; 입력되는 어드레스 신호(addl11)에 의하여 제어되며, 특정 어드레스 신호 입력시 이에 연결된 워드선(w1_11)으로 인에이블 신호를 구동하는 디코딩 장치(11)와 ; 각각의 비트선(BL11, BL12)에 연결되고, 외부로부터 입력된 데이터 및 셀 어레이(10)의 저장 데이타를 감지하고 증폭하는 감지 증폭기(101,102)를 갖는 감지 증폭기 어레이(100)와 ; 인에이블 신호(SE1)의 제어에 따라 상기 감지 증폭기(101,102)의 풀-업/풀-다운 단자(17,18)의 전압레벨을 조정하는 풀-업/풀-다운 트랜지스터(PU, ND)를 구비하며, 상기 다수의 감지증폭기(101,102)를 구동 제어하기 위한 감지증폭기 구동기(16)와 ; 데이터를 외부로부터 내부회로로 및 상기 메모리 셀에서 외부로 입/출력하기 위한 감지 증폭기와 데이터 라인(19) 사이에 구성된 칼럼 선택 장치(N11, N12)로 구성되어 있다.
이와 같이 구성된 종래의 디램의 동작을 설명하면 다음과 같다.
종래의 디램을 이용하여 외부로 붙의 데이터를 메모리 셀에 라이팅하여 저장하는 동작을 설명한다.
제2도에 도시된 바와같이 제1 메몰 셀 어레이 블록(1)의 아리팅 동작은 다음의 순서로 수행된다.
먼저 제1워드선(w1_11)은 제1디코더(11)의 제어에 따라 제1워드선(w1_11)이 대기 상태의로우레벨에서 동작상태의 하이레벨로 되면 인에이블되며, 이 이후에 컬럼 제어신호(Y11)가 하이레벨로 제1컬럼 선택 장치(N11)가 동작하게 되고, 외부로부터 라이팅하기 위한 데이터가 입/출력라인(19)을 통하여 입력된다.
이에 따라 외부로부터 입력된 데이터는 제1비트라인(BL11)에 실린다.
이렇게 비트라인(BL11)에 인가된 신호는 감지 증폭기의 동작에 의해 전원 전위 또는 접지 전위로 메모리 셀에 라이팅 된다.
실제 회로에 있어서는 데이터 라인(19)과 비트라인(BL11) 및 컬럼 선택 장치(N11)는 모두 두 개 한쌍으로 구성되어, 데이터 라인 쌍 및 비트라인 쌍으로 부수의 데이터 신호가 인가되는데, 여기서는 이들 쌍 중에서 하나만을 나타냈다.
이후 연속되는 커럼의 라이팅 동작은 제2컬럼 제어신호(Y12)가 하이레벌로 제2컬럼 선택 장치(N12)의 게이트로 인가되어 제2컬럼 선택 장치(N12)가 동작하게 된다.
이에 따라 외부로부터 입력된 데이탄는 제2 비트라인(BL12)에 실린다.
제1워드선(wl_11)에 연결된, 도면에서 나타내지 않은 추가의 메모리 셀에 대하여도 상기한 바와 마찬가지로 제 3, 4, ...., N 칼럼 선택 장치(N13, N14, ..., N1n)를 순차적으로 턴-온시키는 동작을 수행하여 각각의 메모리 셀에 라이팅 동작을 수행한다.
한편 제1워드선(wl_11) 대신에 제2워드선(wl_12), 제3워드선(wl_13).... 제 n 워드선(wl_1n)에 대하여 상기 제1워드선(wl_11)이 선택되어 인에이블되는 단계부터 이와 같은 과정이 수행된다.
그리고, 제2도의 도면에서와 같이 제2메모리 셀 어레이 블록(2)에 제1워드선에 연결된 각각의 컬럼에 연결된 셀들과 동일한 데이터를 라이팅하는 동작도 상기 제1메모리 셀 어레이 블록(1)의 아리팅 동작과 같은 방식으로, 즉 타 워드선(wl_21)을 선택한 이후에 데이터 라인(19)에 데이터 신호를 인가하고 순차적으로 컬럼들을 선택하여 하나씩 라이팅하는 동작으로 수행된다.
상기한 바와 같이 종래 방식에서는 라이팅을 원하는 다수의 워드선의 메모리셀에 대한 라이팅 동작이 컬럼 단위로 하나씩 별도로 행해야 하므로 많은 시간을 소비하게 되고, 그리고 막대한 전력을 소모하게 된다.
따라서 본 발명은 상기한 문제점을 해결하기 위한 것으로, 그 목적은 다른 워드선 사이에서 각각의 동일한 컬럼에 위치하고 각각의 컬럼 사이에 데이터가 동일하거나 혹은 유사한 경우에, 제1워드선에 연결된 전체 데이터를 제2워드선으로 한꺼번에 라이팅하는 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명은, 동일한 감지 증폭기를 사용하는 워드선 사이의 동작에서는, 복사하고자 하는 데이터를 가지고 있는 일 워드선의 메모리셀에 저장되어 있는 데이터를 리딩하는 단계와 ; 상기 리딩된 데이터를 감지 증폭하는 단계와 ; 복사를 원하는 타 워드선을 인에이블 시킴으로써 일 워드선의 각각의 컬럼의 모든 데이터를 타 워드선의 각각의 컬럼으로 복사하는 동작을 수행하는 단계로 동작하여, 한꺼번에 하나의 워드선에 연결된 셀들의 모든 데이터를 다른 워드선에 연결된 각각의 컬럼으로 복사하는 것을 특징으로 하는 디램의 데이터 복사방법을 제공한다.
본 발명의 또 다른 목적은, 서로 다른 메모리 셀 어레이 블록 사이에서, 동일한 컬럼에 위치하고 서로 다른 감지 증폭기를 사용하는 다수의 메모리 셀에 있어서, 각각의 컬럼 사이에 데이터가 동일하거나 다수의 메모리 셀에 있어서, 각각의 컬럼 사이에 데이터가 동일하거나 혹은 유사한 경우에, 제1메모리 셀 어레이 블록의 제1차 워드선에 연결 된 전체 데이터를 제2메모리 셀 어레이 블록의 제2워드선으로 한꺼번에 라이팅하는 방법을 제공하는데 있다.
상기한 목적을 달성하기 위하여 본 발명은, 감지 증폭된 데이터 정보를 저장하고 있는 다수의 셀 어레이를 갖는 제1 및 제2 셀어레이 블록(1,2)과 ; 상기 제1 및 제2 셀어레이 블록(1,2)의 각각의 비트선 사이에 구성되고, 통상 모드인 경우에는 동작하지 않으며 데이터 복사모드인 경우만 동작하며 상기 감지 증폭된 데이터를 타 셀 어레이 블록의 메모리 셀로 출력하기 위한 워드 복사 스위칭수단과 ; 상기 워드 복사 스위칭 수단의 동작을 제어하기 위한 워드 복사회로로 구성되어 있으며,
그 동작은,
일 워드선의 메모리 셀에 저장되고 있는 데이터를 리딩하는 단계와 ; 상기 리딩된 데이터를 감지 증폭하고, 데이터 복사 제어신호에 따라 상기 증폭된 데이터를 복사하기를 원하는 타 메모리 셀의 비트라인으로 출력하는 단계와 ; 상기 타 메모리 셀의 비트라인의 데이타를 감지 증폭하고, 감지 증폭된 데이터를 원하는 메모리 셀에 복사하는 단계로 동작하는 것을 특징으로 하는 디램의 데이터 복사방법을 제공한다.
이하 본 발명을 첨부도면을 참조하여 상세히 설명한다.
제3도는 본 발명의 디램의 회로도이고, 제4도는 제3도에 도시된 디램회로의 동작 타이밍도이고, 제5도는 제3도에 도시된 워드 복사회로도이고, 제6도는 동일한 감지 증폭기를 사용하는 워드선 사이에서 이루어지는 본 발명의 복사 방식을 나타내는 타이밍도이고, 제7도는 제5도에 도시된 워드 복사회로의 동작을 나타내는 타이밍도이다.
제3도는 내지 제5도에 있어서 본 발명의 디램은, 어드레스 신호에 의하여 구별 가능한 복수개의 메모리 셀 어레이 블럭(1,2)과 ;
상기 메모리 셀 어레이 블록(1,2) 사이에 구성된 워드 복사 스위칭수단(31)과 ;
상기 워드 복사 스위칭수단(31)의 동작을 제어하기 위한 워드 복사회로(32)로 구성한다.
상기 각각의 메모리 셀 어레이 블록(1)은, 복수개의 워드선(wl_11, wl_12)과, 복수개의 비트선(BL11, BL12)과, 그리고 각각의 워드선과 비트선의 접점에 매트릭스로 구성된, 다수의 메모리 셀(C11, C12, C21, C22)을 갖는 메모리 셀 어레이(10)와 ; 입력되는 어드레스 신호(add11)에 의하여 제어되며, 특정 어드레스 신호 입력시 이에 연결된 워드선(wl_11_으로 인에이블 신호를 구동하는 디코딩 장치(11)와 ; 각각의 비트선(BL11, BL12)에 연결되고, 외부로부터 입력된 데이터 및 셀 어레이(10)의 저장 데이타를 감지하고 증폭하는 감지 증폭기(101, 102)를 갖는 감지 증폭기 어레이(100)와 ; 인에이블 신호(SE1)의 제어에 따라 상기 감지 증폭기(101,102)의 풀-업/풀-다운 단자(17,18)의 전압레벨을 조정하는 풀-업/풀-다운 트랜지스터(PU, ND)를 구비하여, 상기 다수의 감지증폭기(101, 102)를 구동 제어하기 위한 감지 증폭기 구동기(16)와 ; 데이터를 외부로부터 내부회로로 및 상기 메모리 셀에서 외부로 입/출력하기 위한 감지 증폭기와 데이터 라인(19)사이에 구성된 컬럼 선택 장치(N11, N12)로 구성된다.
상기 워드 복사 스위칭수단(31)은, 상기 제1 및 제2 메모리 셀 어레이 블록(1,2)의 각각의 비트선 사이에 상기 워드 복사회로(32)의 출력신호(33)에 의하여 제어되는 엔모스 트랜지스터(N31,N32)로 구성되어, 출력신호(33)에 의하여 제어되는 엔모스 트랜지스터(N31, N32)로 구성되어, 출력신호(33)에 의하여 제어되는 엔모스 트랜지스터(N31, N32)로 구성되어, 출력신호(33)가 하이 레벨인 경우에는 상기 제1메모리 셀 어레이 블록(1)의 비트선(BL11, BL12)과상기 제2메모리 셀 어레이 블록(2)의 비트선(BL21, BL22)을 연결되도록 한다.
상기 워드 복사회로(32)는 도5에 도시한 바와 같이, 디램 소자의 외부에서 입력되는 라스신호(RAS)를 입력받아 펄스 신호를 출력하기 위한 타이밍 회로(51)와 ; 디램 소자의 외부에서 입력되는 라이트 신호(WE)를 반전하기 위한 인버터(52)와 ; 상기 타이밍 회로(51)의 출력 신호와 상기 인버터(52)의 출력 신호를 입력으로 하는 래치부(53)와 ; 워드 복사에 관여하는 특정 어드레스 신호(ax1, ax2)를 입력으로 하여 논리곱 신호를 출력하는 낸드 게이트(54) 및 인번터(55)와 ; 상기 래치부(53)의 출력 신호와 상기 인버터(55)의 출력신호를 조합하기 위한 낸드 게이트(56) 및 인버터(57)로 구성되며,
상기 특정 어드레스 신호(ax1, ax2)가 모두 하이 레벨이고 라스 신호가 하이 레벨인 상태에서 라이트 신호가 로우 상태를 유지하는 경우 복사 모드 신호를 출력하는 것을 특징으로 한다.
이와같이 구성된 본 발명 디램의 동작을 제4도, 제6도 및 제7도를 참조하여 설명하면 다음과 같다.
제4도의 t0 -t2 구간은 통상 모드로 동작하는 라이팅 동작을 나타낸다.
이 동작에서는 종래의 방식과 마찬가지로, 먼저 제1워드선(wl_11)은 제1디코더(11)의 제어에 따라 제1워드선(wl_11)이 선택되어, 제1워드선(wl_11)이 대기 상태의 로우레벨에서 동작상태의 하이레벨로 되면 인에이블되며, 이 이후에 컬럼 제어신호(Y11)가 하이레벨로 제1컬럼 선택 장치(N11)의 게이트로 인가되어 제1커럼 선택장치(N11)가 동작하게 되고, 외부로부터 라이팅하기 위한 데이터가 입/출력 라인(19)을 통하여 입력된다.
이에 따라 외부로부터 입력된 데이터는 제1비트라인(BL11)에 실린다.
이후 연속되는 컬럼의 라이팅 동작은 제2컬럼 제어신호(Y12)가 하이 레벨로 제2컬럼 선택 장치(N12)의 게이트로 인가되어 제2컬럼 선택 장치(N12)가 동작하게 된다.
이에 따라 외부로부터 입력된 데이터는 제2비트라인(BL12)에 실린다.
제4도의 t2 이후의 시간은 본 발명의 동작을 나타내는 것으로, 서로 다른 메모리 셀 어레이 블록 사이의 워드 복사 동작을 나타낸다.
제4도에 도시한 일 워드선(wl_11)에 연결된 각각의 셀의 데이터 신호와 각 컬럼 별로 동일한 데이터 신호를 다른 메모리 셀 어레이에 위치한 타 워드선(wl_21)에 라이팅하는 동작에서는 종래의 방식에서 워드선을 선택하고, 데이터 라인(19)에 데이터 신호를 인가하고 순차적으로 컬럼들을 선택하여 하나씩 라이팅하는 동작으로 수행되는 것이 아니라, 특정 복사 모드로 진입하고 복사할 워드선을 선택하는 동작으로 모든 컬럼에 대한 라이트 동작이 수행된다.
제4도의 t2는 특정 복사모드로 진입한 시간을 나타내는데, 이 시간에 외부에서 인가되는 라스 신호가 대기 상태로 변하면, 상기 제1 메모리 셀 어레이 블록(1)의 워드선(wl_11)은 로우 상태로 변하고, 상기 워드 복사 회로(32)의 출력신호(33)는 하이 레벨로 만들며, 상기 제1 메모리 셀 어레이 블록(1)의 감지 증폭기 구동장치는 일정시간 동안 동작 상태를 유지한다.
이와 동시에 워드 복사 스위칭 수단(31)이 동작하게 되어, 상기 제1 메모리 셀 어레이 블록(1)의 각각의 컬럼들의 데이타 신호는 상기 제2 메모리 셀 어레이 블록(2)의 각각의 컬럼들로 출력하게 된다.
이후 다음 워드선을 선택하기 위한 어드레스 신호와 함께 외부에서 인가되는 라스 신호가 동작 상태로 변하면, 입력되는 어드레스 신호에 대응하는 타 워드선(wl_21)이 동작하게 되고, 이 워드선에 연결된 각각의 셀들에는 상기 제1워드선(wl_11)의 데이터들이 써지는 워드 복사 동작이 한꺼번에 이루어진다.
제6도는 동일 감지 증폭기를 사용하는 동일 메모리 셀 어레이 블록에 위치한 서로 다른 워드선 사이에서 이루어지는 워드 복사 동작을 나타낸 타이밍도이다.
이 동작에서는 이들이 서로 각각의 비트선이 동일 가지 증폭기와 연결되어 있으므로, 워드 복사 스위칭(31)의 대기없이 워드 복사 동작이 가능하다.
이 동작에서는 종래의 회로에서 감지 증폭기 구동신호가 워드선과 동시에 대기 상태로 변하는 것을 다음 워드선의 동작시 까지 동작 상태로 유지하도록 하는 동작으로 워드 복사 동작이 수행된다.
제7도는 제5도에 나타낸 회로의 동작을 나타내는 타이밍도이다.
여기서 라스 신호(RAS)는 디램 소자의 로오 동작을 제어하는 외부 입력 신호를 나타내고, 라이트 신호(WE)는 기억소자의 라이트 동작을 제어하기 위하여 사용되는 신호를 나타내며, 어드레스 신호(ax1)는 메모리 셀 어레이 블록의 선택에 사용되고 인접 메모리 셀 어레이 블록에서 공통으로 사용되는 어드레스 신호이다.
여기에서 워드 복사 모드는 라스 신호가 하이 레벨로 변하는 순간에 라이트 신호(WE)가 로우 상태를 유지하는 경우에 발생하고, 라이트 신호가 다시 하이 레벨로 변하게 되면 복사 모드에서 빠져 나오는 것을 나타낸 것이다.
상기한 바에 따르면 본 발명은 서로 다른 로오(ROW) 사이의 감지 증폭기를 이용하거나 또는 워드 복사 스위칭 수단(31)을 이용하여 각각의 컬럼 별로 빠르게 복사가 가능하므로, 각 컬럼들의 데이터들 사이에 연관성이 있는 경우 라이팅 동작에 용이하다.
종래에 있어서는 각각의 워드선들의 각각의 컬럼에 대하여 이러한 동작을 수행하므로 이 과정에서 많은 시간이 걸리고 전력 소모가 많은데 비해, 본 발명에서는 동작 속도를 빠르게 하고 아울러 전력의 소모를 줄일 수 있다.

Claims (4)

  1. 일 워드선의 메모리셀에 저장되어 있는 데이터를 리딩하는 단계와 ; 상기 리딩된 데이터를 감지 증폭하고, 데이터 복사 제어신호에 따라 상기 증폭된 데이터를 복사하기를 원하는 타 메모리 셀의 비트라인으로 출력하는 단계와 ; 상기 타 메모리 셀의 비트라인의 데이터를 감지 증폭하는 단계와 ; 상기 감지 증폭된 데이터를 원하는 메모리셀에 복사하는 단계로 이루어지는 것을 특징으로 하는 디램의 데이타 복사방법.
  2. 감지 증폭된 데이터 정보를 저장하고 있는 다수의 셀어레이를 갖는 제1 및 제2 셀어레이 블러과 ; 상기 제1 및 제2 셀어레이 블록의각각의비트선 사이에 구성되고, 통상 모드인 경우에는 동작하지 않으며 데이터 복사모드인 경우만 동작하며 상기 감지 증폭된 데이터를 타 셀 어레이 블록의메모리셀로 출력하기 위한 워드 복사 스위칭 수단과 ; 상기 워드 복사 스위칭 수단의동작을 제어하기 위한 워드 복사 회로로 구성된 것을 특징으로 하는 데이터 복사가 가능한 디램.
  3. 제2항에 있어서, 상기 워드 복사 스위칭수단은, 다수의 모스 트랜지스터로 구성된 것을 특징으로 하는 데이터 복사가 가능한 디램.
  4. 제2항에 있어서, 사익 워드 복사회로는, 디램 소자의 외부에서 입력되는 라스신호(RAS)를 입력받아 펄스 신호를 출력하기 위한 타이밍 회로와 ; 디램 소자의 외부에서 입력되는 라이트 신호(WE)를 반전하기 위한 인버터와 ; 상기 타이밍 회로의 출력 신호와 상기 인버터의 출력 신호를 입력으로 하는 래치부와 ; 워드 복사에 관여하는 특정 어드레스 신호(ax1, ax2)를 입력으로 하여 논리곱 신호를 출력하는 낸드 게이트 및 인버터와 ; 상기 래치부의 출력 신호와 상기 인버터의 출력신호를 조합하기 위한 낸드 게이트 및 인버터를 포함하여 구성된 것을 특징으로 하는 데이터 복사가 가능한 디램.
KR1019950019638A 1995-06-30 1995-06-30 데이타 복사방법 및 데이타 복사가 가능한 디램 KR0172239B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950019638A KR0172239B1 (ko) 1995-06-30 1995-06-30 데이타 복사방법 및 데이타 복사가 가능한 디램

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950019638A KR0172239B1 (ko) 1995-06-30 1995-06-30 데이타 복사방법 및 데이타 복사가 가능한 디램

Publications (2)

Publication Number Publication Date
KR970003236A KR970003236A (ko) 1997-01-28
KR0172239B1 true KR0172239B1 (ko) 1999-03-30

Family

ID=19419834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019638A KR0172239B1 (ko) 1995-06-30 1995-06-30 데이타 복사방법 및 데이타 복사가 가능한 디램

Country Status (1)

Country Link
KR (1) KR0172239B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10380029B2 (en) 2016-11-24 2019-08-13 Samsung Electronics Co., Ltd. Method and apparatus for managing memory

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101970712B1 (ko) 2012-08-23 2019-04-22 삼성전자주식회사 단말기의 데이터 이동장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10380029B2 (en) 2016-11-24 2019-08-13 Samsung Electronics Co., Ltd. Method and apparatus for managing memory

Also Published As

Publication number Publication date
KR970003236A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
US5748554A (en) Memory and method for sensing sub-groups of memory elements
US5796660A (en) Memory device and serial-parallel data transform circuit
JP2876830B2 (ja) 半導体記憶装置
KR100902125B1 (ko) 저전력 디램 및 그 구동방법
US5307314A (en) Split read/write dynamic random access memory
KR19980078156A (ko) 고속 동작용 싱크로노스 디램
US6282142B1 (en) Semiconductor memory device
US4669064A (en) Semiconductor memory device with improved data write function
US5642326A (en) Dynamic memory
US7002858B2 (en) Semiconductor memory device which selectively controls a local input/output line sense amplifier
US6073219A (en) Semiconductor memory device with high speed read-modify-write function
US6275429B1 (en) Memory device and equalizing circuit for memory device
US5796668A (en) Integrated circuit memory devices having reduced write cycle times and related methods
KR20000009375A (ko) 기입 시간을 최소화하는 메모리장치 및 데이터 기입방법
JPH08180682A (ja) 半導体記憶装置
US6330202B1 (en) Semiconductor memory device having write data line
KR100299337B1 (ko) 반도체기억장치
US5481496A (en) Semiconductor memory device and method of data transfer therefor
KR0172239B1 (ko) 데이타 복사방법 및 데이타 복사가 가능한 디램
JPH0773663A (ja) 半導体記憶装置及びその駆動方法
US5894440A (en) Semiconductor memory device and data transferring structure and method therein
JP2740486B2 (ja) 半導体記憶装置
JPH0922594A (ja) データリード／ライト方法及びその装置
KR19990086671A (ko) 센스앰프를 이용하여 테스트를 수행하는 메모리 소자
US5479373A (en) Semiconductor memory device having a plurality of blocks

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee