KR980004973A - 블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램 - Google Patents

블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램 Download PDF

Info

Publication number
KR980004973A
KR980004973A KR1019960024284A KR19960024284A KR980004973A KR 980004973 A KR980004973 A KR 980004973A KR 1019960024284 A KR1019960024284 A KR 1019960024284A KR 19960024284 A KR19960024284 A KR 19960024284A KR 980004973 A KR980004973 A KR 980004973A
Authority
KR
South Korea
Prior art keywords
signal
mos transistor
output
sense amplifier
driver stage
Prior art date
Application number
KR1019960024284A
Other languages
English (en)
Other versions
KR100203137B1 (ko
Inventor
유종학
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960024284A priority Critical patent/KR100203137B1/ko
Priority to GB0024291A priority patent/GB2351584B/en
Priority to GB9711657A priority patent/GB2314651B/en
Priority to JP9164705A priority patent/JP2979185B2/ja
Priority to DE19727087A priority patent/DE19727087B4/de
Priority to US08/883,375 priority patent/US5812485A/en
Publication of KR980004973A publication Critical patent/KR980004973A/ko
Application granted granted Critical
Publication of KR100203137B1 publication Critical patent/KR100203137B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램(SGRAM)에 관한 것으로, 디-램의 일종인 싱크로너스 그래픽 램(SG-RAM)에 데이타를 저장하기 위한 방식인 노말 라이트 방식과 블럭라이트 방식을 구분하여 블럭 라이트일시에는 컬럼 디코더의 인에이블 간격을 느리게 제어하므로써, 안정된 블럭 라이트가 이루어질 수 있도록 하고, 아울러 비트라인 센서앰프 드라이버단의 턴-온/오프 동작을 제어하여 블럭 라이트일시에는 드라이버단을 일시적으로 턴-오프 시키므로써, 최대한으로 전력소모를 감소시키도록 하는 잇점이 있다.

Description

블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명에 의한 싱크로너스 그래픽 램의 컬럼 프리디코더 스위칭부 내 딜레이부를 나타내는 회로도.
제8도는 본 발명에 의한 싱크로너스 그래픽 램의 비트라인 센스앰프부 및 드라이버단 회로도.

Claims (7)

  1. 컬럼라인을 선택하기 위한 컬럼 디코더부와; 상기 컬럼 디코더부의 동작을 제어하는 신호를 출력하는 컬럼 프리디코더부 및; 상기 컬럼 프리디코더부의 동작을 제어하는 신호를 출력하는 컬럼 프리디코더 스위칭부를 포함하는 램에 있어서, 상기 프리 디코더 스위칭부는 컬럼 디코더의 인에이블 펄스폭 제어를 통해 블럭 라이트 동작을 실행할 수 있도록, 리드 또는 라이트 동작시 인에이블되는 신호를 입력받는 입력단과; 상기 입력신호를 노말 라이트일 경우와 블럭 라이트일 경우를 구분하여 가변적으로 딜레이 시키는 딜레이부와; 상기 딜레이부를 통한 출력신호를 컬럼 프리디코더부 동작 제어신호로 최종 출력하는 출력단을 포함하는 것을 특징으로 하는 블럭라이트 제어기능을 갖는 싱크로너스 그래픽 램(SGRAM).
  2. 제1항에 있어서, 상기 딜레이부는 입력단자를 통해 입력된 신호를 인버팅하는 각각의 인버터와; 블럭 라이트 신호에 따라 상기 입력신호를 딜레이시키는 각 딜레이부를 선택적으로 스위칭하는 스위칭부와; 상기 스위칭부의 동작에 따라 각각 입력신호를 소정의 신간동안 딜레이시켜 출력하는 제1, 제2 딜레이부를 포함하는 것을 특징으로 하는 블럭 라이트제어 기능을 갖는 싱크로너스 그래픽 램(SGRAM).
  3. 제2항에 있어서, 상기 스위칭부는 블럭 라이트 신호 상태에 따라 동작제어되어 인버터의 출력을 제1 딜레이부로 전달하는 제1 전달게이트와, 입력된 블럭 라이트 신호를 발전시키는 인버터; 및 블럭 라이트신호 입력단 사이에 접속되며, 블럭 라이트 신호 상태에 따라 동작제어되어 상기 인버터의 출력을 제2 딜레이부로 전달하는 제2 전달게이트를 포함하는 것을 특징으로 하는 블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램(SGRAM).
  4. 데이타 입/출력부와; 상기 데이타 입/출력 시 이를 증폭하는 비트라인 센스앰프부/드라이버단; 및 입/출력하고자 하는 데이타의 컬럼을 선택하는 컬럼 디코더부를 포함하는 램에 있어서, 상기 비트라인 센스앰프 드라이버단은 블럭 라이트 동작시 소모되는 전력을 감소시킬 수 있도록, 블럭 라이트 신호와 센스앰프구동 제어신호를 입력으로 하여, 블럭 라이트 실행시 P-모스 트랜지스터와 N-모스 트랜지스터의 바이어스 전위를 블럭 라이트 실행 동안 차단하는 구동 제어부와; 상기 구동 제어부의 출력값을 입력받아 상기 P-모스 트래지스터의 턴-온/오프를 제어하는 제1 드라이버단; 및 상기 구동 제어부의 출력값을 입력받아 상기 N-모스 트랜지스터의 턴-온/오프를 제어하는 제2 드라이버단을 포함하는 것을 특징으로 하는 블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램(SGRAM).
  5. 제4항에 있어서, 상기 구동 제어부에 의해 바이어스 전위가 차단되는 각각의 모스 트랜지스터는 한 워드 라인에 교차되는 모든 비트라인 센스앰프 드라이버단을 차단하거나, 일부부만 차단할 수 있음을 특징으로 하는 블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램(SGRAM).
  6. 데이타 입/출력부와; 상기 데이타 입/출력 시 이를 증폭하는 비트라인 센스앰프부/드라이버단; 및 입/출력하고자 하는 데이타의 컬럼을 선택하는 컬럼 디코더부를 포함하는 램에 있어서, 상기 비트라인 센스앰프 드라이버단은 블럭 라이트 동작시 소모되는 전력을 감소시킬 수 있도록, 센스앰프구동 제어신호와 블럭라이트 신호를 입력으로 하여, 블럭 라이트 실행시 제1 P-모스 트랜지스터와 제2 N-모스 트랜지스터의 바이어스 전위를 블럭 라이트 실행 동안 차단하는 구동 제어부와; 상기 구동 제어부의 출력값을 입력받아 상기 제1 P-모스 트랜지스터의 턴-온/오프를 제어하는 제3 드라이버단과; 상기 센스앰프구동 제어신호를 입력받아 제2 P-모스트랜지스터의 턴-온/오프를 제어하는 제4 드라이버단과; 상기 센스앰프구동 제어신호를 입력받아 제1 N-모스 트랜지스터의 턴-온/오프를 제어하는 제5 드라이버단; 및 상기 구동 제어부의 출력값을 입력받아 상기 제2 N-모스 트랜지스터의 턴-온/오프를 제어하는 제6 드라이버단을 포함하는 것을 특징으로 하는 블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램(SGRAM).
  7. 제6항에 있어서, 상기 제2P-모스 트랜지스터의 사이즈는 제1P-모스 트랜지스터의 사이즈 보다 매우 작아야하고, 상기 제1 N-모스 트랜지스터의 사이즈는 제2 N-모스 트랜지스터의 사이즈 보다 매우 작아야 하는 것을 특징으로 하는 블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램(SGRAM).
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960024284A 1996-06-27 1996-06-27 블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램 KR100203137B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019960024284A KR100203137B1 (ko) 1996-06-27 1996-06-27 블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램
GB0024291A GB2351584B (en) 1996-06-27 1997-06-05 Synchronous graphic ram
GB9711657A GB2314651B (en) 1996-06-27 1997-06-05 Synchronous graphic ram having block writing control function
JP9164705A JP2979185B2 (ja) 1996-06-27 1997-06-20 ブロックライト制御機能を有するシンクロナスグラフィックｒａｍ
DE19727087A DE19727087B4 (de) 1996-06-27 1997-06-25 Synchroner graphischer Schreib/Lese-Speicher (RAM) mit Blockschreibsteuerfunktion
US08/883,375 US5812485A (en) 1996-06-27 1997-06-26 Synchronous graphic RAM having block write control function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024284A KR100203137B1 (ko) 1996-06-27 1996-06-27 블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램

Publications (2)

Publication Number Publication Date
KR980004973A true KR980004973A (ko) 1998-03-30
KR100203137B1 KR100203137B1 (ko) 1999-06-15

Family

ID=19463746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024284A KR100203137B1 (ko) 1996-06-27 1996-06-27 블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램

Country Status (4)

Country Link
US (1) US5812485A (ko)
JP (1) JP2979185B2 (ko)
KR (1) KR100203137B1 (ko)
GB (1) GB2314651B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518246B1 (ko) * 1999-12-29 2005-10-04 주식회사 하이닉스반도체 블록 쓰기 조정 회로

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100156A (ja) 1998-09-25 2000-04-07 Fujitsu Ltd 半導体記憶装置のセル情報書き込み方法及び半導体記憶装置
KR100516695B1 (ko) * 1999-12-30 2005-09-22 주식회사 하이닉스반도체 반도체 메모리 소자의 로오 액티브 방법
KR100313961B1 (ko) * 1999-12-30 2001-11-15 박종섭 에스지램(ｓｇｒａｍ)의 라이트 구동장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985865A (en) * 1988-12-21 1991-01-15 Texas Instruments Incorporated Asymmetrical delay for controlling word line selection
JPH0528756A (ja) * 1991-07-24 1993-02-05 Toshiba Corp 半導体記憶装置
KR100230230B1 (ko) * 1993-12-24 1999-11-15 윤종용 메모리 어드레싱 방법 및 장치
US5627791A (en) * 1996-02-16 1997-05-06 Micron Technology, Inc. Multiple bank memory with auto refresh to specified bank
US5587961A (en) * 1996-02-16 1996-12-24 Micron Technology, Inc. Synchronous memory allowing early read command in write to read transitions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518246B1 (ko) * 1999-12-29 2005-10-04 주식회사 하이닉스반도체 블록 쓰기 조정 회로

Also Published As

Publication number Publication date
GB2314651B (en) 2000-11-29
KR100203137B1 (ko) 1999-06-15
GB9711657D0 (en) 1997-08-06
US5812485A (en) 1998-09-22
JP2979185B2 (ja) 1999-11-15
JPH1064258A (ja) 1998-03-06
GB2314651A (en) 1998-01-07

Similar Documents

Publication Publication Date Title
US4862348A (en) Microcomputer having high-speed and low-speed operation modes for reading a memory
JP4296555B2 (ja) センスアンプのオーバドライビング制御回路
KR100429572B1 (ko) 반도체 기억장치 및 센스앰프의 구동방법
KR980004973A (ko) 블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램
KR940026946A (ko) 데이타출력 확장방법과 이를 통한 신뢰성있는 유효데이타의 출력이 이루어지는 반도체집적회로
KR980011464A (ko) 반도체 메모리의 데이타라인 등화 제어회로
JPH0786897A (ja) バッファ回路
KR100701683B1 (ko) 센스 앰프 전원제어회로
KR100403320B1 (ko) 셀프 리프레쉬 동작시 오버드라이빙 제어장치
KR970008834A (ko) 오프셋 보상기능을 갖는 비트라인 감지 증폭기 및 그 제어방법
US6107837A (en) Address decoding circuit
KR100239882B1 (ko) 기입 동작시 소모되는 전류를 줄이기 위한 워드라인 구동회로 및 이를 이용한 sram 장치
KR980011463A (ko) 반도체 메모리의 데이타 출력 제어회로
KR930010992A (ko) 반도체 메모리 장치
KR19990057796A (ko) 반도체 장치
JPH05282873A (ja) 半導体記憶装置
KR100518247B1 (ko) 비트라인 평형장치 조정회로
KR200303030Y1 (ko) 프리챠지전압 차단회로
KR980004962A (ko) 소비전력 감소형 디-램
JP2000067579A (ja) 半導体記憶装置のデータ入力回路
KR970068440A (ko) 워드라인 구동회로
KR970029806A (ko) 비트라인 감지 증폭기
KR930014585A (ko) 고속 센스앰프회로
KR970012729A (ko) 워드라인 구동회로
KR20000030927A (ko) 메모리 소자의 센싱 전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee