KR100403320B1 - 셀프 리프레쉬 동작시 오버드라이빙 제어장치 - Google Patents

셀프 리프레쉬 동작시 오버드라이빙 제어장치 Download PDF

Info

Publication number
KR100403320B1
KR100403320B1 KR10-2001-0082251A KR20010082251A KR100403320B1 KR 100403320 B1 KR100403320 B1 KR 100403320B1 KR 20010082251 A KR20010082251 A KR 20010082251A KR 100403320 B1 KR100403320 B1 KR 100403320B1
Authority
KR
South Korea
Prior art keywords
signal
delay
sense amplifier
outputting
delay unit
Prior art date
Application number
KR10-2001-0082251A
Other languages
English (en)
Other versions
KR20030052359A (ko
Inventor
이일호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0082251A priority Critical patent/KR100403320B1/ko
Publication of KR20030052359A publication Critical patent/KR20030052359A/ko
Application granted granted Critical
Publication of KR100403320B1 publication Critical patent/KR100403320B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 셀프 리프레쉬 동작시 오버드라이빙 제어장치에 관한 것으로서, 포터블(Portable) 디램에 적합한 저전원 디램의 기술에서 셀프 리프레쉬 모드시 주기적으로 반복되는 오버 드라이빙으로 인한 과도 전류를 줄이도록 하여 불필요한 전원의 소비를 줄일 수 있도록 하는 셀프 리프레쉬 동작시 오버드라이빙 제어장치에 관한 것이다. 이를 위해 본 발명은 셀프 리프레쉬 동작 모드로 진입시 센스앰프의 오버 드라이브 동작을 디스에이블시키기 위한 센스앰프 제어신호를 출력하고, 오버 드라이브의 중지에 따른 tRAS의 신호 지연을 보상하기 위한 지연회로를 거쳐 센스앰프 구동신호를 출력하게 된다.

Description

셀프 리프레쉬 동작시 오버드라이빙 제어장치{Over driving control device during self refresh}
본 발명은 셀프 리프레쉬 동작시 오버드라이빙 제어장치에 관한 것으로서, 포터블(Portable) 디램에 적합한 저전원 디램 기술에서 셀프 리프레쉬 모드시 주기적으로 반복되는 오버 드라이빙으로 인한 과도 전류를 줄일 수 있도록 하는 셀프 리프레쉬 동작시 오버드라이빙 제어장치에 관한 것이다.
일반적으로, 포터블(Portable) 장치로서 디램이 사용되어질 때, 디램의 셀프 리프레쉬 동작은 저전원 동작을 구현하는데 있어 매우 중요한 역할을 한다. 셀프 리프레쉬의 동작은 내부 로오 카운터에 의한 내부 어드레스를 연속적으로 발생시켜 원하는 페이지 만큼의 로오 동작을 수행하게 된다. 이러한 셀프 리프레쉬 동작 모드에서 동작하는 디램 내부 회로는 로오 어드레스를 코딩하는 회로와 센스앰프 회로를 들수 있다.
도 1은 디램의 내부회로에 있어서 셀프 리프레쉬 동작시에 필요한 블럭들을 나타내는 블럭도이다.
종래의 셀프 리프레시 장치는, 내부 어드레스와 내부 명령 신호 ACT1를 입력받아 앤드연산하는 앤드게이트(10)와, 앤드게이트(10)로부터 인가되는 출력신호를 코딩 하고 지연하여 워드라인 인에이블 신호 WLSET를 출력하는 코딩 및 신호지연부(20)와, 내부 명령 신호 ACT1에 따라 RAS 엑티브 시간을 지연하여 워드라인 리셋 신호 WLRESET를 출력하는 tRAS 지연부(30)를 구비한다. 센스앰프 제어로직부(40)는 코딩 및 신호지연부(20)로부터 인가되는 워드라인 인에이블 신호 WLSET와, tRAS지연부(30)로부터 인가되는 워드라인 리셋 신호 WLRESET를 입력받아 센스앰프를 제어하기 위한 센스 앰프 제어신호 SAOVP,SAP,SAN를 출력한다. 그리고, 워드라인 제어로직부(50)는 코딩 및 신호지연부(20)로부터 인가되는 워드라인 인에이블 신호 WLSET와, tRAS지연부(30)로부터 인가되는 워드라인 리셋 신호 WLRESET를 입력받아 워드라인 WL을 제어한다.
이러한 구성을 갖는 종래의 셀프 리프레쉬 장치의 동작과정을 설명하면 다음과 같다.
먼저, 셀프 리프레쉬가 수행되면 내부적으로 발생되는 내부 명령 신호 ACT1가 엑티브 되고, 내부 어드레스가 발생되어 코딩 및 신호 지연부(20)는 워드라인 인에이블 신호 WLSET를 인에이블시킨다. 이 워드라인 인에이블 신호 WLSET는 센스앰프 제어로직부(SA set/Reset logic;40)와 워드라인 제어로직부(WL Set/Reset logic;50)에 각각 입력 된다. 워드라인 제어로직부(50)는 워드라인 인에이블 신호 WLSET가 인에이블 되어 입력되면 워드라인 WL을 활성화시킨다. 워드라인 WL의 활성화 동작 이후에는 셀로부터 출력된 데이타를 증폭하기 위하여 BLSA(Bitline sense amp)를 활성화 시켜 주게 된다. 이를 위하여 센스앰프 제어로직부(40)는 코딩 및 신호 지연부(20)로부터 워드라인 인에이블 신호 WLSET가 입력되면 센스앰프 제어신호 SAOVP, SAP, SAN 신호를 발생한다. 그리고, 비트라인이 활성화 된 후에는 내부 명령 신호 ACTI에 의하여 tRAS 지연부(30)가 동작하고, tRAS 시간동안 지연된 이후에 워드라인 워드라인 리셋 신호 WLRESET가 인에이블 되어 워드라인 WL 및 비트라인 센스 앰프 BLSA의 동작에 관련된 신호를 디스에이블시킨다.
도 2는 센스앰프 제어로직부(40)로부터 인가되는 센스앰프 제어신호 SAOVP,SAP,SAN에 의해 센스 앰프를 동작시키는 회로를 나타낸다.
도 2를 보면, 복수개의 비트라인 센스앰프 BLSA 내에 구비된 PMOS트랜지스터(미도시)의 소스 단에 RTO 라인이 연결되고, 복수개의 비트라인 BLSA 내에 구비된 NMOS트랜지스터(미도시)의 소스 단에 SZ 라인이 연결된다. RTO, SZ 라인은 각각 풀업 및 풀다운 트랜지스터를 통하여 비트라인 센스앰프 BLSA에 전류를 공급한다. 이러한 트랜지스터들을 제어하는 신호가 상술된 도 1에서 설명한 센스 앰프 제어신호 SAOVP,SAP,SAN이다. NMOS트랜지스터 N3는 센스앰프 제어신호 SAN에 의해 턴온되어 비트라인 센스앰프 BLSA에 접지전압을 인가시킨다.
워드라인 신호가 활성화 된 후 일정 시간이 지나면, 센스앰프 제어로직부(40)로부터 인가되는 센스 앰프 제어신호 SAOVP가 일정한 펄스 형태로 NMOS트랜지스터 N1의 게이트에 입력되어 NMOS트랜지스터 N1을 턴온시킨다. 동시에 센스앰프 제어로직부(40)로부터 인가되는 센스 앰프 제어신호 SAN에 의해 NMOS트랜지스터 N3를 턴온시킨다. 따라서, 전원전압 VDD가 인가되는 구간이 센스 앰프의 오버드라이브 구간이 된다. 즉, 통상적인 비트라인 전압 VINT보다 높은 전원전압 VDD를 비트라인 센스앰프 BLSA에 인가하여 순간적으로 복수개의 비트라인 센스앰프 BLSA를 동작시킨다. 따라서, 비트라인 센스앰프 BLSA에서 소모되는 전류에 대응하여 고속력 동작을 수행한다.
이어서, 비트라인 전압이 전원전압 VINT 레벨에 근접하게 되면 센스앰프 제어신호 SAOVP가 디스에이블되면서 센스 앰프 제어신호 SAP가 인가되어 NMOS트랜지스터 N2를 턴온시킨다. 이러한 동작이 대부분의 장치에 채용되는 오버드라이브를 이용한 로오 어드레스 엑세스 방식이 된다.
도 3은 상기 서술한 내용을 타이밍도로 표현하였다.
도 3의 비트라인 BL/BLB 신호에 있어서, 점선으로 표시된 부분은 오버드라이브 방식을 사용하지 않고 내부 전원전압 VINT만을 이용했을 때의 속도를 나타낸 것이다. 그리고, RTO 신호의 점선 또한 오버 드라이브 방식을 사용하지 않는 기술을 나타낸다. 도 3에서는 오버 드라이빙 동작시 RTO 라인에 VINT보다 높은 전원레벨이 인가되어 과도한 전원이 소비됨을 알 수 있다.
그러나, 이러한 종래의 리프레쉬 장치는 오버 드라이브를 채용함에 따라서 속도의 개선은 이루어 졌지만, 오버 드라이브 구간에서 많은 전력 소모(Up shooting)가 뒤따르게 되는 문제점이 있다. 이러한 문제점은 특히, PVT(Process, Voltage, Temperature)의 변화량에 의한 딜레이의 변화량(variation) 이라든지 오버 드라이브의 방식(상기 설명한 일정한 딜레이를 가지고 펄스로 제어하는 방식 외에 RTO 레벨을 검출하는 방식 등)에 따라서도 쉽게 발생될 수 있다. 이러한 전력 소모는 디램의 노멀 동작시(리드/라이트)에는 큰 전력 소모에 비해서 작은 양으로 생각될 수는 있다. 하지만, 셀프 리프레쉬의 가장 큰 목적이 가장 적은 전류를 소모하면서 리프레쉬 목적을 달성하도록 하는데 있으므로, 셀프 리프레쉬 동작시에는 전류의 기준이 작아서 전력 소모를 최대한 줄일 수 있도록 하는것이 중요하다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 셀프 리프레쉬 동작시에 불필요한 오버 드라이빙 동작을 없애고, 이에 따른 엑세스 타이밍의지연을 제어하여 전원의 소비를 줄일 수 있도록 하는데 그 목적이 있다.
도 1은 종래의 셀프 리프레쉬 장치에 관한 블럭도.
도 2는 센스 앰프 동작부에 관한 구성도.
도 3은 로오 엑티브시 셀프 리프레쉬 장치의 동작 타이밍도.
도 4는 본 발명에 따른 셀프 리프레쉬 동작시 오버드라이빙 제어장치에 관한 블럭도.
도 5는 도 4의 제 1로직부에 관한 구성도.
도 6a는 도 4의 제 2로직부에 관한 구성도.
도 6b는 도 6a의 먹스의 동작을 나타내는 도면.
도 7 및 도 8은 본 발명에 따른 동작 타이밍도.
〈 도면의 주요 부분에 대한 부호의 설명 〉
100 : 앤드게이트 110 : 코딩 및 신호지연부
120 : tRAS지연부 130 : 인버터
140 : 제 1로직부 141 : 플립플롭
150 : 센스앰프 제어로직부 160 : 워드라인 제어로직부
170 : 제 2로직부 171 : RC지연부
172 : 먹스
상기한 목적을 달성하기 위한 본 발명의 셀프 리프레쉬 동작시 오버드라이빙 제어장치는, 워드라인 인에이블 신호에 따라 오버 드라이브 동작을 제어하기 위한 오버 드라이브 인에이블 신호를 출력하는 센스앰프 제어수단과, 내부 명령 신호에 따라 라스 엑티브 시간을 지연하여 출력하는 라스 엑티브 시간 지연부와, 리프레쉬 동작 인에이블 신호의 입력 상태에 따라 오버 드라이브 인에이블 신호를 디스에이블 시켜 출력하고, 라스 엑티브 시간을 보상하기 위한 지연신호를 출력하는 제 1로직수단과, 제 1로직수단으로부터 인가되는 지연신호의 상태에 따라 라스 엑티브 시간을 지연하여 센스앰프 제어수단으로 출력하는 제 2로직수단으로 구성됨을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 4는 본 발명에 따른 셀프 리프레쉬 동작시 오버드라이빙 제어장치의 구성도이다.
본 발명은 내부 어드레스와 내부 명령 신호 ACTI를 입력받아 앤드연산하는 앤드게이트(100)와, 앤드게이트(100)로부터 인가되는 출력신호를 코딩하고 지연하여 워드라인 인에이블 신호 WLSET를 출력하는 코딩 및 신호지연부(110)와, 내부 명령 신호 ACTI에 따라 RAS 엑티브 시간 tRAS을 지연하여 워드라인 제어신호 WLR를 출력하는 tRAS 지연부(120)를 구비한다.
그리고, 셀프 리프레쉬 신호 SREF를 반전하여 셀프 리프레쉬 신호 SREFB를 출력하는 인버터(130)와, 인버터(130)로부터 인가되는 셀프 리프레쉬 신호 SREFB와 센스앰프 제어로직부(150)로부터 인가되는 센스앰프 제어신호 SAOVP0를 입력받아 센스앰프 제어신호 SAOVP 및 딜레이 신호 SREF_DLY를 출력하는 제 1로직부(140)를 구비한다. 또한, 제 2로직부(170)는 tRAS지연부(120)로부터 인가되는 워드라인 제어신호 WLR 및 제 1로직부(140)로부터 인가되는 딜레이 신호 SREF_DLY를 입력받아 워드라인 리셋 신호 WLRESET를 센스앰프 제어로직부(150) 및 워드라인 제어로직부(160)로 출력한다.
센스앰프 제어로직부(150)는 코딩 및 신호지연부(110)로부터 인가되는 워드라인 인에이블 신호 WLSET와, 제 2로직부(170)로부터 인가되는 워드라인 리셋 신호 WLRESET를 입력받아 센스앰프를 제어하기 위한 센스 앰프 제어신호 SAOVP0,SAP,SAN를 출력한다. 그리고, 워드라인 제어로직부(160)는 코딩 및 신호지연부(110)로부터 인가되는 워드라인 인에이블 신호 WLSET와, 제 2로직부((170)로부터 인가되는 워드라인 리셋 신호 WLRESET를 입력받아 워드라인 WL을 제어한다.
이러한 구성을 갖는 본 발명의 셀프 리프레쉬 동작시 오버드라이빙 제어장치의 동작과정을 설명하면 다음과 같다.
먼저, 셀프 리프레쉬가 수행되면 내부적으로 발생되는 내부 명령 신호 ACT1가 엑티브 되고, 내부 어드레스가 발생되어 코딩 및 신호 지연부(110)는 워드라인 인에이블 신호 WLSET를 인에이블시킨다. 이 워드라인 인에이블 신호 WLSET는 센스앰프 제어로직부(SA set/Reset logic;150)와 워드라인 제어로직부(WL Set/Reset logic;160)에 각각 입력 된다. 워드라인 제어로직부(150)는 워드라인 인에이블 신호 WLSET가 인에이블 되어 입력되면 워드라인 WL을 활성화시킨다. 워드라인 WL의 활성화 동작 이후에는 셀로부터 출력된 데이타를 증폭하기 위하여 BLSA(Bitline sense amp)를 활성화 시켜 주게 된다. 이를 위하여 센스앰프 제어로직부(150)는 코딩 및 신호 지연부(110)로부터 워드라인 인에이블 신호 WLSET가 입력되면 센스앰프 제어신호 SAOVP0, SAP, SAN 신호를 발생한다.
한편, 셀프 리프레쉬 신호 SREF가 인에이블 되면 인버터(130)를 통해 반전된 셀프 리프레쉬 신호 SREFB가 출력된다. 이 셀프 리프레쉬 신호 SREFB가 제 1로직부(140)에 입력되어 오버 드라이빙을 디스에이블시키기 위한 센스 앰프 제어신호 SAOVP를 출력한다. 이러한 제 1로직부(140)의 동작에 의해 오버 드라이브의 동작을 디스에이블 시킴으로써 미리 정해진 tRAS 지연 구간에서 재저장(Restore)의 조건이 만족되지 않을 수 있다. 따라서, 이러한 지연구간을 보상하기 위하여 제 2로직부(170)를 통해 보상 딜레이를 추가함으로써 오버 드라이브를 수행하지 않을 경우에 재저장(Restore) 조건을 만족시킬 수 있도록 한다.
도 5는 도 4의 제 1로직부(140)의 상세 구성도이다.
도 5의 제 1로직부(140)는 인버터(130)로부터 인가되는 셀프 리프레쉬 신호 SREFB와 센스앰프 제어로직부(150)로부터 인가되는 센스앰프 제어신호 SAOVP0를 입력받아 딜레이 신호 SREF_DLY를 출력하는 플립플롭(141)과, 플립플롭(141)으로부터 인가되는 딜레이 신호 SREF_DLY와 센스앰프 제어로직부(150)로부터 인가되는 센스앰프 제어신호 SAOVP0를 앤드연산하여 센스앰프 제어신호 SAOVP를 출력하는 앤드게이트(142)로 구성된다.
먼저, 셀프 리프레쉬 모드로 돌입 시에는 셀프 리프레쉬 신호 SREFB가 먼저 로우 레벨로 천이한다. 반면에, 센스앰프 제어로직부(150)는 코딩 및 신호지연부(110)를 거쳐 워드라인 인에이블 신호 WLSET를 입력받으므로, 셀프 리프레쉬 신호 SREFB신호가 센스앰프 제어신호 SAOVP0보다 빠르게 입력된다. 따라서, 플립플롭(141)을 거친 셀프 리프레쉬 신호 SREFB가 항상 로우로 앤드게이트(142)에 입력되므로, 앤드게이트(142)의 출력 센스앰프 제어신호 SAOVP는 항상 로우가 된다. 결국, 셀프 리프레쉬 모드로 돌입 된 이후에는 무조건 센스앰프 제어신호 SAOVP가 로우가 되어 센스앰프 오버 드라이빙이 동작이 디스에이블된다.
한편, 셀프 리프레쉬 동작이 종료될 시점에서는 인버터(130)로부터 인가되는 셀프 리프레쉬 신호 SREFB가 하이로 되고 센스앰프 제어로직부(150)로부터 인가되는 센스앰프 제어신호 SAOVP0가 하이가 된다. 따라서, 앤드게이트(142)의 출력이 하이가 되어 센스앰프 제어신호 SAOVP가 하이로 인에이블 된다. 그리고, 플립플롭(141)에서 출력된 딜레이 신호 SREF_DLY는 제 2로직부(170)에 피드백 입력된다.
도 6은 도 4의 제 2로직부(170)의 구성도이다.
도 6의 제 2로직부(170)는 tRAS지연부(120)로부터 인가되는 워드라인 제어신호 WLR에 따라 오버 드라이빙 동작의 중지에 따른 tRAS 시간의 지연을 보상하기 위한 RC지연부(171)를 구비한다. 또한, 먹스(172)는 RC지연부(171)로부터 인가되는 워드라인 제어신호 WLRD와 제 1로직부(140)로부터 인가되는 딜레이 신호 SREF_DLY 및 tRAS지연부(120)로부터 인가되는 워드라인 제어신호 WLR를 입력받아 워드라인 리셋 신호 WLRESET를 센스앰프 제어로직부(150) 및 워드라인 제어로직부(160)로 출력한다. 여기서, 제 2로직부(170)는 tRAS지연부(120)로부터 워드라인 제어신호 WLR가 입력되면, 제 1로직부(140)로부터 인가되는 딜레이 신호 SREF_DLY의 상태에 따라서 워드라인 리셋 신호 WLRESET의 출력을 제어한다.
RC지연부(171)는 오버 드라이브의 중지에 따라 발생하는 tRAS의 지연시간을 보상하기 위하여, tRAS지연부(120)로부터 인가되는 워드라인 제어신호 WLR를 지연하여 워드라인 제어신호 WLRD를 출력한다.
먼저, 리프레쉬 동작 모드가 아닐 경우에는 제 1로직부(140)로부터 인가되는 딜레이 신호 SREF_DLY가 하이가 된다. 이때, 먹스(172)는 RC지연부(171)를 거치지 않고 tRAS지연부(120)로부터 인가되는 워드라인 제어신호 WLR를 워드라인 리셋 신호 WLRESET로 출력한다.
반면에, 리프레쉬 동작 모드시 오버 드라이브가 중지된 상태이면 오버 드라이브의 중지로 인한 tRAS시간의 지연 시간을 보상해야 한다. 따라서, 제 1로직부(140)로부터 인가되는 딜레이 신호 SREF_DLY가 로우가 된다. 이때, 먹스(172)는 RC지연부(171)의 출력신호인 워드라인 제어신호 WLRD를 워드라인 리셋 신호 WLRESET로 출력한다.
도 7은 셀프 리프레쉬 동작 모드 후에 셀프 리프레쉬 종료시점과 내부 명령 신호 ACTN 발생 시점 사이의 간격이 길 경우 셀프리프레쉬 동작을 나타내는 타이밍도이다.
먼저, 외부 클럭 CLK과 외부로부터 입력되는 셀프 리프레쉬 신호 SREF가 인에이블 되면, 셀프 리프레쉬 플래그(SREF Flag)가 바로 발생된다. 또한, 주기적으로 내부 명령 신호 ACTI(I=0,1..n)이 발생한다. 여기서, 내부 명령 신호 ACT0에 의하여 센스앰프 제어로직부(140)에서 첫번째 센스앰프 제어신호 SAOVP0가 인에이블 되지만, 제 1로직부(140)에 의하여 센스 앰프 제어신호 SAOVP는 로우가 되어 오버드라이빙을 수행하지 않게 된다. 이러한 방식으로 셀프 리프레쉬 동작이 진행되다가 셀프 리프레쉬 종료신호 SREFX가 입력되면 이 명령에 의하여 셀프 리프레쉬 신호 SREF가 디스에이블 된다.
만일 도 7과 같이 셀프 리프레쉬 종료 신호 SREFX와 내부 명령 신호 ACTN의 간격이 길경우는, 내부 명령 신호 ACTN에 의해 발생한 센스앰프 제어신호 SAOVP0의 인에이블 시점과 반전된 셀프 리프레쉬 신호 SREFB가 인에이블되는 시점 사이에 "A" 만큼의 지연시간을 가지게 된다. 이때, 제 1로직부(140)로부터 출력되는 센스앰프 제어신호 SAOVP가 디스에이블된다. 또한, 제 2로직부(170)는 제 1로직부(140)로부터 인가되는 딜레이 신호 SREF_DLY에 의해서 RC딜레이(171)를 거쳐서 발생하는 워드라인 제어신호 WLRD를 워드라인 리셋 신호 WLRESET로 출력한다.
도 8은 셀프 리프레쉬 동작 모드시 셀프 리프레쉬 종료시점과 내부 명령 신호 ACTN 발생 시점 사이의 간격이 짧을 경우 셀프리프레쉬 동작을 나타내는 타이밍도이다.
이때는 제 1로직부(140)에 의해 다시 센스앰프 인에이블 신호 SAOVP가 인에이블 되어 재저장(restore) 동작도 정상적인 속도로 진행될 수 있다. 또한, 딜레이 신호 SREF_DLY도 "로우" 상태가 되어, RC지연부(171)를 거치지 않게 된다.
이상에서 설명한 바와 같이, 본 발명은 포터블(portable) 디램이나 저전원 디램을 추구하는 디램 기술에 적용되어 셀프리프레쉬 동작시에 불필요하게 발생될 수 있는 전류의 손실을 막아 불필요한 전원의 소비를 방지할 수 있는 효과를 제공한다.

Claims (6)

  1. 워드라인 인에이블 신호에 따라 오버 드라이브 동작을 제어하기 위한 오버 드라이브 인에이블 신호를 출력하는 센스앰프 제어수단;
    내부 명령 신호에 따라 라스 엑티브 시간을 지연하여 출력하는 라스 엑티브 시간 지연부;
    리프레쉬 동작 인에이블 신호의 입력 상태에 따라 상기 오버 드라이브 인에이블 신호를 디스에이블 시켜 출력하고, 상기 라스 엑티브 시간을 보상하기 위한 지연신호를 출력하는 제 1로직수단;
    상기 제 1로직수단으로부터 인가되는 지연신호의 상태에 따라 상기 라스 엑티브 시간을 지연하여 상기 센스앰프 제어수단으로 출력하는 제 2로직수단으로 구성됨을 특징으로 하는 셀프 리프레쉬 동작시 오버드라이빙 제어장치.
  2. 제 1 항에 있어서, 상기 제 1로직수단은
    상기 리프레쉬 동작 인에이블 신호와 상기 오버 드라이브 인에이블 신호를 입력받아 상기 지연신호를 출력하는 플립플롭;
    상기 지연신호 및 상기 오버 드라이이브 인에이블 신호를 논리연산하여 오브 드라이브 디스에이블 신호를 출력하는 논리소자로 구성됨을 특징으로 하는 셀프 리프레쉬 동작시 오버드라이빙 제어장치.
  3. 제 2 항에 있어서, 상기 논리소자는
    앤드게이트로 이루어짐을 특징으로 하는 셀프 리프레쉬 동작시 오버드라이빙 제어장치.
  4. 제 1 항에 있어서, 상기 제 2로직수단은
    상기 라스 엑티브 시간 지연부로부터 인가되는 워드라인 제어신호에 따라 라스 엑티브 신호를 지연하여 출력하는 지연부;
    상기 지연신호의 상태에 따라 상기 지연부로부터 인가되는 신호 및 상기 라스 엑티브 시간 지연부로부터 인가되는 신호를 선택적으로 출력하는 먹스로 구성됨을 특징으로 하는 셀프 리프레쉬 동작시 오버드라이빙 제어장치.
  5. 제 4 항에 있어서, 상기 지연부는
    RC지연소자로 이루어짐을 특징으로 하는 셀프 리프레쉬 동작시 오버드라이빙 제어장치.
  6. 제 4 항에 있어서, 상기 먹스는
    상기 지연신호가 하이로 입력되었을 경우 상기 라스 엑티브 시간 지연부로부터 인가되는 신호를 출력하고, 상기 지연신호가 로우로 입력되었을 경우 상기 지연부로부터 인가되는 신호를 출력함을 특징으로 하는 셀프 리프레쉬 동작시 오버드라이빙 제어장치.
KR10-2001-0082251A 2001-12-21 2001-12-21 셀프 리프레쉬 동작시 오버드라이빙 제어장치 KR100403320B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0082251A KR100403320B1 (ko) 2001-12-21 2001-12-21 셀프 리프레쉬 동작시 오버드라이빙 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0082251A KR100403320B1 (ko) 2001-12-21 2001-12-21 셀프 리프레쉬 동작시 오버드라이빙 제어장치

Publications (2)

Publication Number Publication Date
KR20030052359A KR20030052359A (ko) 2003-06-27
KR100403320B1 true KR100403320B1 (ko) 2003-10-30

Family

ID=29577129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0082251A KR100403320B1 (ko) 2001-12-21 2001-12-21 셀프 리프레쉬 동작시 오버드라이빙 제어장치

Country Status (1)

Country Link
KR (1) KR100403320B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695287B1 (ko) * 2005-10-24 2007-03-16 주식회사 하이닉스반도체 반도체 메모리 장치의 센스앰프 제어 회로
KR100800146B1 (ko) 2006-05-23 2008-02-01 주식회사 하이닉스반도체 셀프 리프레쉬 모드 시 티라스 조절 회로
KR100920843B1 (ko) * 2008-05-09 2009-10-08 주식회사 하이닉스반도체 반도체 메모리 장치의 오토리프레쉬 동작 제어회로
KR20160093988A (ko) 2015-01-30 2016-08-09 에스케이하이닉스 주식회사 구동회로 및 구동회로를 이용한 구동방법

Also Published As

Publication number Publication date
KR20030052359A (ko) 2003-06-27

Similar Documents

Publication Publication Date Title
KR100300079B1 (ko) 센스앰프 구동회로
US6115316A (en) Semiconductor memory device with overdriven sense amplifier and stabilized power-supply circuit of source follower type
US7158430B2 (en) Bit line sense amplifier control circuit
US8559254B2 (en) Precharging circuit and semiconductor memory device including the same
JP3247647B2 (ja) 半導体集積回路装置
US20080037333A1 (en) Memory device with separate read and write gate voltage controls
US7492654B2 (en) Memory device for retaining data during power-down mode and method of operating the same
JP3667700B2 (ja) 入力バッファ回路及び半導体記憶装置
US6542426B2 (en) Cell data protection circuit in semiconductor memory device and method of driving refresh mode
KR20040057344A (ko) 반도체 메모리 장치의 오토 리프레시 제어회로
KR100301036B1 (ko) 데이터입출력마스크입력버퍼의전류소모를감소시키기위한제어부를구비하는동기식반도체메모리장치
KR20050101868A (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
JP2008010137A (ja) オーバードライブパルス発生器及びこれを備えるメモリ装置
KR20050106833A (ko) 반도체메모리소자 및 그의 구동방법
KR100649834B1 (ko) 반도체 메모리 소자의 누설 전류 제어 장치
US6188639B1 (en) Synchronous semiconductor memory
KR100403320B1 (ko) 셀프 리프레쉬 동작시 오버드라이빙 제어장치
US6930952B2 (en) Method of reading memory device in page mode and row decoder control circuit using the same
JPH0887883A (ja) 同期型半導体記憶装置
US6580656B2 (en) Semiconductor memory device having memory cell block activation control circuit and method for controlling activation of memory cell blocks thereof
KR100203137B1 (ko) 블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램
KR100483003B1 (ko) 반도체 메모리 장치
KR20050059790A (ko) 감지증폭기의 오버 드라이빙 제어회로
KR100200919B1 (ko) 어드레스 천이 감지기를 사용한 반도체 메모리 장치의 라이트 경로 제어회로
KR20110002303A (ko) 반도체 메모리 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee