KR960001422Y1 - 반도체 소자용 버퍼 - Google Patents
반도체 소자용 버퍼 Download PDFInfo
- Publication number
- KR960001422Y1 KR960001422Y1 KR2019930028197U KR930028197U KR960001422Y1 KR 960001422 Y1 KR960001422 Y1 KR 960001422Y1 KR 2019930028197 U KR2019930028197 U KR 2019930028197U KR 930028197 U KR930028197 U KR 930028197U KR 960001422 Y1 KR960001422 Y1 KR 960001422Y1
- Authority
- KR
- South Korea
- Prior art keywords
- buffer
- ttl
- signal
- precharge
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/088—Transistor-transistor logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 고안에 따른 반도체 소자용 버퍼의 회로도.
제 2 도는 제 1 도의 동작 설명을 위한 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : TTL 버퍼 2 : 프리차지용 버퍼
3 : 프리차지용 TTL 입력단 4 및 5 : 제 1 및 제 2 인버터
본 고안은 반도체 소자용 버퍼에 관한 것으로, 특히 TTL(Transistor-Transistor-Logic) 버퍼의 출력 및 DRAM·(Row Address Strob) 신호를 입력으로 하는 프리차지(Precharge)용 버퍼의 출력신호를 빠른 디스에이블을 요구하는 논리회로의 입력으로 사용하므로서 DRAM의 AC 캐릭터(Character)에 많은 마진(margin)을 제공할 수 있도록한 반도체 소자용 버퍼에 관한 것이다.
일반적으로, TTL 버퍼는 대기시(Stand-by) 전류를 감소시키기 위해 TTL 입력단의 전류공급 능력이 작도록 구성되는데, TTL 입력이 "LOW" 에서 "HIGH" 로 변화될 때 TTL 입력단에서의 스피드(Speed)가 매우 느리다. 또한 DRAM 내부에서신호가 대기 상태로 천이 될때 빠르게 디스에이블 되어야 할 회로가 원하는 시간내에 디스에이블 되지 못해 AC 캐릭터를 맞추는데 많은 어려움이 있다.
참고로, AC 캐릭터란 DRAM 의 특성을 규정하는 스펙(spcc.) 으로서 예를들어신호가 "LOW" 에서 "HIGH" 로 천이될때 데이타 출력버퍼가 디스에이블 되어야 하는 시간마진에 대한 규정이다.
따라서 본 고안은 TTL-(Transistor-Transistor-Logic) 버퍼의 출력 및 DRAM 의(Row Address Strob)신호를 입력으로 하는 프리차지(Precharge)용 버퍼의 출력신호를 빠른 디스에이블을 요구하는 논리회로의 입력으로 사용하므로서 DRAM의 AC 캐릭터(Character) 에 많은 마진 (margin)을 제공할 수 있도록한 반도체 소자용 버퍼를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 고안은 반도체 소자용 버퍼에 있어서,신호를 입력으로 하는 TTL버퍼(1)와, 상기 TTL 버퍼 (1)로부터의 출력신호를 반전시키기 위한 반전 게이트와, 상기 반전 게이트의 출력신력신호를 버퍼링하여 DRAM의 구동 제어신호를 발생시키는 제 1 및 제 2 인버터(4 및 5)로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 고안을 상세히 설명하기로 한다.
제 1 도는 본 고안에 따른 반도체 소자용 버퍼의 회로도로서 제 2 도를 참조하여 설명하기로 한다.
제 2 도에 도시된 바와같이신호가 "HIGH" 에서 "LOW" 로 천이되면 TTL 버퍼(1)의 출력노드(A)에서 "HIGH" 신호가 출력되는데 TB 내지 TD 구간에서 상기 프리차지용 버퍼(2)의 출력신호(OUTI)에 의해 논리회로(도시 안됨 예를들어 데이타 출력버퍼)가 인에이블 되고 TD 시점이후 상기 논리회로가 디스에이블 된다. 즉,신호가 "LOW" 에서 "HIGH" 로 천이된 시점 (TC)부터 TI 시간후 상기 논리 회로가 디스에이블 된다.
즉, 상기 TTL 버퍼(1)의 출력신호는 반전게이트(GI)에서 반전되어 프리차지용 TTL 입력단(3)에 공급된다. 상기 프리차지용 TTL 입력단(3)은 상기신호 및 상기 반전게이트(GI)의 출력신호를 입력으로 하는데 상기신호 및 상기 반전게이트의 출력신호는 "LOW" 상태이므로 상기 프리차지용 TTL 입력단(3)의 출력은"HIGH" 상태가 된다. 이 출력은 제 1 및 제 2 인버터(4 및 5)를 경유해 출력단(OUTI)으로 전달되고 이 "HIGH" 신호는에 따른 디스에이블을 요구하는 회로의 입력으로 쓰여진다.
결국신호가 "LOW" 즉, 액티브 사이클(Active Cycle) 기간중 DRAM을 인에이블 시키고,신호가 "HIGH" 로 천이될때 즉, 대기상태로 진입될때 데이타 출력버퍼등과 같은 논리회로를 빠르게 디스에이블 시키게 된다.
전술한 제 1 도는 액티브 구간에서 동작되므로 상기 TTL 입력단(3)의 전류공급능력을 상기 TTL 버퍼(1)의 전류공급능력보다 층분히 크게 할 수 있으며 또한 제 1 및 제 2 인버터의 전류공급능력도를 프리차지시키는 경로로만 크게 되도록 구성시킴으로서 빠른 프리차지 신호를 얻을 수 있다.
상술한 바와같이 본 고안에 의한 TTL (Transistor-Transistor-Logic) 버퍼의 출력 및 DRAM 의(RowAddress Strob) 신호를 입력으로 하는 프리차지(Precharge)용 버퍼의 출력신호를 빠른 디스에이블을 요구하는 논리회로의 입력으로 사용하므로서 DRAM 의 AC 캐릭터 (Character)에 많은 마진(margin)을 제공할 수 있는탁월한 효과가 있다.
Claims (3)
- 반도체 소자용 버퍼에 있어서,신호를 입력으로 하는 TTL 버퍼(1)와, 상기 TTL 버퍼(1)로 부터의 출력신호를 반전시키기 위한 반전 게이트와, 상기 반전게이트의 출력신호 및 상기신호를 입력으로 하는 프리차지용 TTL 입력단(3)과, 상기 프리차지용 TTL 입력단(3)의 출력신호를 버퍼링하여 DRAM의 구동 제어신호를 발생시키는 제 1 및 제 2 인버터(4 및 5)로 구성되는 것을 특징으로 하는 반도체 소자용 버퍼.
- 제 1 항에 있어서, 상기 프리차지용 TTL 입력단(3)의 전류공급능력이 상기 TTL 버퍼(1)의 전류공급능력보다 크도록 구성되는 것을 특징으로 하는 반도체 소자용 버퍼.
- 제 1 항에 있어서, 상기 제 1 및 제 2 인버터(4 및 5)의 전류공급능력은가 프리차지되는 경로로 크게 구성되는 것을 특징으로 하는 반도체 소자용 버퍼.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930028197U KR960001422Y1 (ko) | 1993-12-17 | 1993-12-17 | 반도체 소자용 버퍼 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930028197U KR960001422Y1 (ko) | 1993-12-17 | 1993-12-17 | 반도체 소자용 버퍼 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960016068U Division KR960009191Y1 (ko) | 1993-12-17 | 1996-06-17 | 위성방송 수신장치의 리세트 오동작 방지회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021805U KR950021805U (ko) | 1995-07-28 |
| KR960001422Y1 true KR960001422Y1 (ko) | 1996-02-15 |
Family
ID=19371404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019930028197U KR960001422Y1 (ko) | 1993-12-17 | 1993-12-17 | 반도체 소자용 버퍼 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960001422Y1 (ko) |
-
1993
- 1993-12-17 KR KR2019930028197U patent/KR960001422Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021805U (ko) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940008718B1 (ko) | 직류 전류를 제거한 데이타 출력버퍼 | |
| KR970051206A (ko) | 저전력용 센스앰프회로 | |
| US5648931A (en) | High speed synchronous logic data latch apparatus | |
| KR960001422Y1 (ko) | 반도체 소자용 버퍼 | |
| US5940330A (en) | Synchronous memory device having a plurality of clock input buffers | |
| KR20010004957A (ko) | 동기식 디램의 데이터 스트로브 버퍼 | |
| JPH1173778A (ja) | 半導体記憶装置 | |
| KR960004566B1 (ko) | 스태틱 램(sram)의 어드레스 입력회로 | |
| US5963501A (en) | Dynamic clock signal generating circuit for use in synchronous dynamic random access memory devices | |
| KR980011454A (ko) | 라이트 제어회로 | |
| KR100943142B1 (ko) | 입력 버퍼 | |
| JPS6061987A (ja) | 半導体メモリ装置 | |
| KR19980014199A (ko) | 2비트 리니어 버스트 시퀸스를 구현하는 카운터 회로 | |
| KR100272526B1 (ko) | 에이티디 펄스 발생장치 | |
| KR100314734B1 (ko) | 출력버퍼제어회로 | |
| US6240041B1 (en) | Signal generator with timing margin by using control signal to control different circuit | |
| KR0167063B1 (ko) | 동기 메모리장치의 내부전원공급장치 | |
| JPH0537305A (ja) | ラツチ回路 | |
| KR960013860B1 (ko) | 반도체 메모리 장치의 입력 버퍼 | |
| JPH07312384A (ja) | 信号線切替回路 | |
| KR100226266B1 (ko) | 반도체 메모리장치의 카스 버퍼회로 | |
| KR19980082676A (ko) | 정적전류 억제를 위한 반도체 메모리 장치 | |
| KR100526865B1 (ko) | 반도체 메모리 장치 | |
| KR0168774B1 (ko) | 이퀄라이징 펄스 제너레이터 | |
| KR100239410B1 (ko) | 데이타 버스 프리차지 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20030120 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |