KR950024433A - 데이타 출력 회로 및 반도체 기억 장치 - Google Patents

데이타 출력 회로 및 반도체 기억 장치 Download PDF

Info

Publication number
KR950024433A
KR950024433A KR1019950001053A KR19950001053A KR950024433A KR 950024433 A KR950024433 A KR 950024433A KR 1019950001053 A KR1019950001053 A KR 1019950001053A KR 19950001053 A KR19950001053 A KR 19950001053A KR 950024433 A KR950024433 A KR 950024433A
Authority
KR
South Korea
Prior art keywords
circuit
latch
output
data
clk
Prior art date
Application number
KR1019950001053A
Other languages
English (en)
Other versions
KR100191145B1 (ko
Inventor
도모히로 나카야마
유타카 후쿠타니
다카노리 시가
마사카즈 기무라
Original Assignee
세키자와 다다시
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키자와 다다시, 후지쓰 가부시키가이샤 filed Critical 세키자와 다다시
Publication of KR950024433A publication Critical patent/KR950024433A/ko
Application granted granted Critical
Publication of KR100191145B1 publication Critical patent/KR100191145B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 동기형 반도체 메모리의 출력부에 사용되는 래치 회로를 조합한데이타 출력 회로에 관한 것으로서, 그 목적은 전원 전압의 저하시에 있어서의 데이타 출력 속도의 저하량을 가감시키는데 있다.
래치 신호 (CLK)에 따라서 데이타를 래치 및 유지하는 래치 회로(1)와, 출력제어 신호(ALPB)에 따라서 출력 상태가 래치 회로(1)로부터의 데이타를 출력하는 상태가 되는 출력 회로(2)와, CLK를 생성하는 래치 제어 회로(3)와, ALPB를 생성하는 출력 제어 회로(4)를 구비한 데이타 출력 회로에 있어서, 전원 전압의 저하를 검출하는 전원 전압 저하 검출 회로(5)를 구비하고, 래치회로(1)는 CLK를 한쪽의 논리 상태로 함으로써 통과 상태가 되고, 전원 전압의 저하시에 래치 제어 회로(3)는 래치 회로(l)가 통과 상태가 되는 CLK를 출력하며 출력 제어 회로(4)는 출력 회로(2)가 래치 회로(l)로부터의 데이타를 출력하는 상태가 되는 ALPB를 출력한다.

Description

데이타 출력 회로 및 반도체 기억 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 데이타 출력 회로의 원리 구성도.
제2도는 본 발명의 데이타 출력 회로에 있어서의 동작을 도시하는 타임 챠트.
제3도는 본 발명의 데이타 출력 회로를 반도체 메모리에 적용한 실시예의 회로도.

Claims (4)

  1. 래치 신호(CLK)에 따라서 데이타를 래치 및 지지하는 래치 회로(l)와, 출력 제어 신호(ALPB)에 따라서 출력 상태가 상기 래치 회로(l)로부터의 데이타를 출력하는 상태와 하이임피던스 상태와의 사이에서 전환되는 출력회로(2)와, 상기 래치 신호 (CLK)를 생성하는 래치 제어 회로 (3)와, 상기 출력 제어신호(ALPB)를 생성하는 출력 제어 회로(4)를 구비하는데이타 출력 회로에 있 어서, 전원 전압의 저하를 검출하는 전원 전압 저하 검출 회로(5)를 구비하고, 상기 래치 회로(l)는 상기 래치 신호를 한쪽의 논리 상태로 함으로써 입력된 데이타를 그대로 출력하는 통과 상태가 되고, 상기 전원 전압 저하 검출 회로(5)가 전원 전압의 저하를 검출했을 때에 상기 래치 제어 회로(3)는 상기 래치 회로(l)가 통과상태가 되는 래치신호 (CLK)를 출력하고, 상기 출력 제어 회로(4)는 상기 출력 신호(2)가 상기 래치 회로(1)로부터의 데이타를 출력하는 상태가 되는 출력 제어신호(ALPB)를 출력하는 것을 특징으로 하는 데이타 출력 회로.
  2. 제1항에 있어서, 상기 래치 신호(CLK)와 상기 출력 제어 신호(ALPB)는 역상의 신호인 것을 특징으로 하는 데이타 출력 회로.
  3. 제1항에 있어서, 상기 래치 회로(l)는 상기 래치 신호(CLK)에 의하여 통과 상태가 변화하는 트랜스퍼 게이트를 구비하는 것을 특징으로 하는 데이타 출력 회로.
  4. 출력부에 청구항 1에 기재된 데이타 출력 회로를 구비하는 것을 특징으로 하는 반도체 기억 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950001053A 1994-01-26 1995-01-23 데이타 출력회로 및 반도체 기억 장치 KR100191145B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6007005A JPH07220478A (ja) 1994-01-26 1994-01-26 データ出力回路及び半導体記憶装置
JP94-007005 1994-01-26

Publications (2)

Publication Number Publication Date
KR950024433A true KR950024433A (ko) 1995-08-21
KR100191145B1 KR100191145B1 (ko) 1999-06-15

Family

ID=11653959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950001053A KR100191145B1 (ko) 1994-01-26 1995-01-23 데이타 출력회로 및 반도체 기억 장치

Country Status (3)

Country Link
US (1) US5600599A (ko)
JP (1) JPH07220478A (ko)
KR (1) KR100191145B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3644773B2 (ja) 1996-09-19 2005-05-11 ローム株式会社 Ｆｄｄ用半導体集積回路
JP3350411B2 (ja) * 1997-09-24 2002-11-25 沖電気工業株式会社 半導体記憶装置の出力回路
US7403053B2 (en) * 2002-12-19 2008-07-22 Intel Corporation Power supply dependent delay compensation
US6839288B1 (en) * 2003-11-12 2005-01-04 Infineon Technologies Ag Latch scheme with invalid command detector
JP2008035200A (ja) * 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd 半導体集積回路装置およびその関連技術
US7839016B2 (en) * 2007-12-13 2010-11-23 Arm Limited Maintaining output I/O signals within an integrated circuit with multiple power domains

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311471A (en) * 1989-11-27 1994-05-10 Kabushiki Kaisha Toshiba Semiconductor memory device
JPH0477966A (ja) * 1990-07-20 1992-03-12 Hitachi Maxell Ltd 情報検索システム
KR950010567B1 (ko) * 1992-10-30 1995-09-19 삼성전자주식회사 반도체장치의 출력단회로

Also Published As

Publication number Publication date
US5600599A (en) 1997-02-04
JPH07220478A (ja) 1995-08-18
KR100191145B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR920001518A (ko) 반도체 집적회로
KR970060219A (ko) 입력 버퍼 회로의 소모 전류가 저감된 동기형 반도체 기억 장치
KR960002354A (ko) 반도체 메모리 장치의 비트라인 센싱회로 및 그 방법
KR880002184A (ko) 테스트 회로를 갖는 반도체 장치
KR940022561A (ko) 반도체 메모리의 출력회로
KR960042733A (ko) 반도체 기억장치의 데이터 입력회로
KR920015364A (ko) 출력 버퍼회로
KR950024433A (ko) 데이타 출력 회로 및 반도체 기억 장치
KR850008567A (ko) 반도체 집적회로
KR890004496A (ko) 반도체 집적회로
KR970060222A (ko) 동기형 반도체 메모리 장치
KR950004271A (ko) 반도체 메모리 장치의 전원전압 감지회로
KR970029788A (ko) 반도체메모리장치의 내부전원공급장치
KR960043523A (ko) 클램프기능을 가지는 데이타 출력버퍼
KR960004566B1 (ko) 스태틱 램(sram)의 어드레스 입력회로
KR100197560B1 (ko) 반도체 메모리 장치의 펄스발생 회로
KR930702763A (ko) 반도체 기억장치
KR940019073A (ko) 플로우팅 감지 회로
KR20000009106A (ko) 동기식 반도체 기억소자의 버퍼
KR930003557A (ko) 반도체 집적 회로 장치의 데이타 출력 회로
KR970049299A (ko) 전원공급장치의 동작 제어회로
KR930014574A (ko) 프리세트회로를 구비하는 데이타 출력버퍼
KR970055529A (ko) 메모리의 데이타 입력버퍼회로
KR920008770A (ko) 동기형 메모리 장치의 타이밍 제어회로
KR970063938A (ko) 반도체 소자의 출력버퍼 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080107

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee