KR930702763A - 반도체 기억장치 - Google Patents

반도체 기억장치

Info

Publication number
KR930702763A
KR930702763A KR1019930701013A KR930701013A KR930702763A KR 930702763 A KR930702763 A KR 930702763A KR 1019930701013 A KR1019930701013 A KR 1019930701013A KR 930701013 A KR930701013 A KR 930701013A KR 930702763 A KR930702763 A KR 930702763A
Authority
KR
South Korea
Prior art keywords
signal
transition
reset release
control
pulse
Prior art date
Application number
KR1019930701013A
Other languages
English (en)
Other versions
KR100248869B1 (en
Inventor
히로시 가야모토
야스노부 도쿠다
Original Assignee
원본미기재
세이코엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 세이코엡슨 가부시키가이샤 filed Critical 원본미기재
Publication of KR930702763A publication Critical patent/KR930702763A/ko
Application granted granted Critical
Publication of KR100248869B1 publication Critical patent/KR100248869B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본 발명은, 어드레스 신호의 변화를 검출하고, 상기 어드레스 신호의 천이상태를 나타내는 천이펄스 신호를 발생하는 어드레스 천이 검출수단과, 상기 천이신호에 따라서 메모리셀로부터의 데이터 판독을 지시하는 제1및 제2의 제어신호를 발생하는 제어수단과, 상기 제1의 제어신호에 대응해서 온상태로 설정되고, 상기 메모리 셀로부터 데이터를 판독하는 판독수단과, 상기 제2의 제어신호에 따라서 상기 판독수단의 출력데이터를 래치해서 출력하는 출력수단을 가진 반도체 기억장치에 있어서, 적어도 상기 제2의 제어신호의 변화를 검출해서 리세트해제 신호를 발생하여, 상기 제어수단에 공급되는 리세트해제 신호를 구비한다.
제어수단이 노이즈의 영향을 받아서 리세트상태가 되고, 소정펄스폭이하의 상기 제2의 제어신호를 발생할 경우, 리세트해제 수단이 상기 제2의 제어신호의 변화를 검출해서 리세트 해제신호를 발생하여, 상기 제어수단에 공급한다. 그래서, 리세트 해제신호를 받은 제어수단은 자신의 리세트 상태를 해제함과 동시에 소정펄스폭의 상기 제2의 제어신호를 발생한다.
어드레스천이신호(APT1~ATPn)의 펄스폭보다도 짧게 설정함과 동시에, 양펄스신호의 푸측 끝 끼리를 같은 타이밍으로 하거나 혹은 리세트 해제신호의 펄스 우측 끝을 먼저 하강시키는 타이밍으로 설정함으로써 용이하게 해결할 수 있다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 의한 제어회로(10)의 구성을 도시한 회로도, 제2도는 본 발명의 제2실시예에 의한 제어회로(10)의 구성을 도시한 회로도, 제3도는 본 발명의 제3실시예에 의한 제어회로(10)의 구성을 도시한 회로도.

Claims (6)

  1. 어드레스 신호의 변화를 검출하고, 상기 어드레스 신호의 천이상태를 나타내는 천이펄스 신호를 발생하는 어드레스 천이 검출수단과, 상기 천이신호에 따라서 메모리셀로부터 데이터 판독을 지시하는 제1 및 제2의 제어신호를 발생하는 제어수단과, 상기 제1의 제어신호에 대응해서 온상태에 설정되고, 상기 메모리셀로부터 데이터를 판독하는 판독수단과, 상기 제2의 제어신호에 따라서 상기 판독수단의 출력데이터를 래치해서 출력하는 출력수단을 가진 반도체 기억장치에 있어서, 적어도, 상기 제2의 제어신호의 변화를 검출해서 리세트해제신호를 발생하고 상기 제어수단에 공급하는 리세트해제수단을 구비하며, 상기 제어수단은 상기 리세트해제신호를 받아서 리세트상태가 해제됨과 동시에 소정펄스폭의 상기 제2의 제어신호를 발생하는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 리세트해제수단은 상기 제어수단의 내부신호 또는 상기 천이신호의 변화를 검출해서 상기 리세트해제 신호를 발상해는 것을 특징으로 하는 반도체 기억장치.
  3. 제1항에 있어서, 상기 리세트해제 신호의 펄스폭은, 상기 천이 펄스신호의 펄스폭보다도 짧은 것을 특징으로 하는 반도체 기억장치.
  4. 제1항에 있어서, 상기 리세트해제 신호와 상기 펄스신호와는 양신호의 펄스 후측 끝 끼리가 일치하는 타이밍에서 생성되는 것을 특징으로 하는 반도체 기억장치.
  5. 제1항에 있어서, 상기 리세트해제 신호의 펄스후측 끝끼리는 상기 천이 펄스신호의 펄스 후측 끝보다도 빠른 타이밍으로 신호를 변화하는 것을 특징으로 하는 반도체 기억장치.
  6. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930701013A 1991-08-27 1993-03-31 Semiconductor memory device KR100248869B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21523491 1991-08-27
JP91-215234 1991-08-27
PCT/JP1992/001078 WO1993004476A1 (en) 1991-08-27 1992-08-26 Semiconductor memory device

Publications (2)

Publication Number Publication Date
KR930702763A true KR930702763A (ko) 1993-09-09
KR100248869B1 KR100248869B1 (en) 2000-03-15

Family

ID=16668939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930701013A KR100248869B1 (en) 1991-08-27 1993-03-31 Semiconductor memory device

Country Status (4)

Country Link
US (1) US5323359A (ko)
JP (1) JP3168581B2 (ko)
KR (1) KR100248869B1 (ko)
WO (1) WO1993004476A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715312A (ja) * 1993-06-15 1995-01-17 Fujitsu Ltd 半導体記憶装置
EP0845784B1 (en) * 1996-11-27 2003-04-09 STMicroelectronics S.r.l. Method and corresponding circuit for generating a syncronization ATD signal
US5793699A (en) * 1997-03-04 1998-08-11 Sgs-Thomson Microelectronics S.R.L. Circuit for the generation and reset of timing signal used for reading a memory device
US6078965A (en) * 1997-12-08 2000-06-20 Intel Corporation Transmission line system for printed circuits

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS578988A (en) * 1980-06-18 1982-01-18 Toshiba Corp Semiconductor memory
JPS6124091A (ja) * 1984-07-12 1986-02-01 Nec Corp メモリ回路
JPS62177790A (ja) * 1986-01-30 1987-08-04 Seiko Epson Corp 半導体記憶装置
JPH01101725A (ja) * 1987-10-14 1989-04-19 Hitachi Ltd 入力遷移検出回路
JP2530012B2 (ja) * 1988-11-18 1996-09-04 株式会社東芝 半導体集積回路
US5228003A (en) * 1988-04-15 1993-07-13 Seiko Epson Corporation Semiconductor memory

Also Published As

Publication number Publication date
US5323359A (en) 1994-06-21
WO1993004476A1 (en) 1993-03-04
KR100248869B1 (en) 2000-03-15
JP3168581B2 (ja) 2001-05-21

Similar Documents

Publication Publication Date Title
KR900010788A (ko) 집적회로소자의 출력 궤환 제어회로
KR940010082A (ko) 반도체메모리장치의 데이타출력버퍼
KR860009427A (ko) 2-위상 클록신호 공급 쉬프트 레지스터형 반도체 메모리장치
DE69319372D1 (de) Halbleiterspeichervorrichtung mit Selbstauffrischungsfunktion
KR940012799A (ko) 자동 테스트 클록 선택 장치
KR950001777A (ko) 반도체 기억 장치
KR910001771A (ko) 반도체 메모리 장치
KR940022561A (ko) 반도체 메모리의 출력회로
KR950703784A (ko) 잡음 감소형 고속 메모리 감지 증폭기(high speed memory sense amplifier with noise reduction)
KR930702763A (ko) 반도체 기억장치
KR970060222A (ko) 동기형 반도체 메모리 장치
KR920020433A (ko) 마이크로 콘트롤러 유닛
KR960025011A (ko) 메모리장치의 데이타 입출력 감지회로
KR930005033A (ko) 불휘발성 메모리회로
KR920003310A (ko) 반도체 집적회로 장치
KR890015285A (ko) 반도체집적회로의 오동작방지회로
KR900017291A (ko) 지연 회로
KR930022173A (ko) 마이크로컴퓨터
US6226222B1 (en) Synchronous semiconductor memory device having a function for controlling sense amplifiers
KR950024433A (ko) 데이타 출력 회로 및 반도체 기억 장치
SU1337838A1 (ru) Устройство дл функционального контрол цифровых интегральных схем
KR930018586A (ko) 어드레스천이검출회로를 가진 반도체메모리장치
KR950012457A (ko) 반도체 기억소자의 어드레스 입력장치
KR940002859A (ko) 라이트 인에이블(we)버퍼 보호회로
KR950009226B1 (ko) 출력 데이타 정보를 잡음으로부터 보호하기 위한 데이타 래칭 유니트를 구비한 비동기 억세스형 반도체 메모리 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081202

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee