KR940012799A - 자동 테스트 클록 선택 장치 - Google Patents
자동 테스트 클록 선택 장치 Download PDFInfo
- Publication number
- KR940012799A KR940012799A KR1019930023062A KR930023062A KR940012799A KR 940012799 A KR940012799 A KR 940012799A KR 1019930023062 A KR1019930023062 A KR 1019930023062A KR 930023062 A KR930023062 A KR 930023062A KR 940012799 A KR940012799 A KR 940012799A
- Authority
- KR
- South Korea
- Prior art keywords
- mode
- test
- signal
- input
- during
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318328—Generation of test inputs, e.g. test vectors, patterns or sequences for delay tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명의 직접회로는 정상 동작 모드 및 테스트 동작 모드동안 클록신호(CLOCK)를 발생하기 위한 회로를 구비한다. 정상 모드시 입력 클록 신호가 스큐 보정기(135)를 통해 지연되고, 테스트 모드시에는 입력 테스트 클록신호(TEST CLOCK)가 클록 신호의 선택기(158)를 통해 스큐 보정기를 바이패스 시킨다. 클록 신호원 선택기는 입력 클록 신호에 응답하여 IC의 동작 모드를 판별하는 모드 검출기(140)에 의해 자동으로 제어된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 및 제3도는 본 발명에 따른 기능 소자들을 구비한 직접 회로의 일부를 개략적인 형태와 블록도 형태로 두가지 실시예를 도시한 도면.
제2도는 제1도에 도시된 실시예의 동작을 이해하는데 유용한 신호파형도. (제1도 및 제3도에서, 동일하거나 유사한 소자들은 동일 참조 번호를 사용한다.)
Claims (4)
- 정상 및 테스트 동작 모드를 갖는 직접회로에 있어서, 상기 정상 모드 동안 각각 제1 및 제2시변 진폭 특성을 갖는 제1 및 제2입력 신호를 수신하도록 결합된 제1 및 제2입력 단자(115,117)를 구비하는데, 상기 제1신호는 상기 정상 모드동안 상기 제2신호에 대하여 소정의 관계를 나타내며, 상기 제1입력 신호의 진폭 특성은 상기 소정관계의 변화를 일으키도록 상기 테스트 모드동안 변화되며; 상기 소정 관계의 변화를 검출하고 상기 소정의 관계가 나타나지 않을 때 상기 직접 회로가 상기 테스트 모드인 것을 표시하는 제어 신호(SELECT)를 발생하기 위한 수단(140)과; 상기 제어 신호에 응답하여, 상기 정상 모드 동안에는 제1신호 통로(150의 A 입력을 지나 115내지 CLOCK)를, 상기 테스트 모드 동안에는 제2신호 통로(150의 B입력을 지나 115 내지 CLOCK)를, 지나 상기 직접회로에 신호를 공급하기 위한 수단(150)을 구비하는 것을 특징으로 하는 자동 테스트 클록 선택 장치.
- 제1항에 있어서, 상기 제1 및 제2신호는 상기 정상 동작 모드시 디지탈 클록 신호인 것을 특징으로 하는 자동 테스트 클록 선택 장치.
- 제2항에 있어서, 상기 제1 및 제2신호는 상기 테스트 동작 모드시 시변 디지탈 클록 신호이고, 상기 소정의 관계는 상기 정상 모드동안 상기 제1입력 신호와 제2입력 신호간의 위상 관계이며, 테스트 모드 동안 상기 제1입력 신호의 상기 진폭 특성 변화는 상기 위상 관계의 변화를 일으키며, 상기 검출 수단(140)은 상기 위상관계의 변화를 검출하기 위한 수단을 포함하는 것을 특징으로 하는 자동 테스트 클록 선택 장치.
- 제2항에 있어서, 상기 제2입력 신호는 상기 테스트 모드동안 실질적으로 일정한 기준레벨이며, 상기 검출 수단은 상기 제1입력 신호가 상기 시변 진폭 특성을 가질때에만 상기 정상 모드를 나타내도록 상기 제어 신호를 발생하는 것을 특징으로 하는 자동 테스트 클록 선택 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US97118392A | 1992-11-03 | 1992-11-03 | |
US971,183 | 1992-11-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR940012799A true KR940012799A (ko) | 1994-06-24 |
Family
ID=25518032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930023062A KR940012799A (ko) | 1992-11-03 | 1993-11-02 | 자동 테스트 클록 선택 장치 |
Country Status (9)
Country | Link |
---|---|
US (1) | US5517109A (ko) |
EP (1) | EP0596435A1 (ko) |
JP (1) | JPH06201788A (ko) |
KR (1) | KR940012799A (ko) |
CN (1) | CN1095872A (ko) |
MX (1) | MX9306826A (ko) |
MY (1) | MY109842A (ko) |
SG (1) | SG92594A1 (ko) |
TW (1) | TW255052B (ko) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2315347B (en) * | 1993-08-23 | 1998-04-01 | Advanced Risc Mach Ltd | Testing integrated circuits |
US5982188A (en) * | 1994-07-29 | 1999-11-09 | Stmicroelectronics, Inc. | Test mode control circuit of an integrated circuit device |
US5614838A (en) * | 1995-11-03 | 1997-03-25 | International Business Machines Corporation | Reduced power apparatus and method for testing high speed components |
DE19615745A1 (de) * | 1996-04-20 | 1997-10-23 | Philips Patentverwaltung | Meßschaltung |
JPH09318704A (ja) * | 1996-05-30 | 1997-12-12 | Ando Electric Co Ltd | Ic試験装置 |
US6259674B1 (en) * | 1998-07-30 | 2001-07-10 | Siemens Information And Communication Networks, Inc. | Device and method for automatic initialization of a multi-mode interface controller |
US6760857B1 (en) * | 2000-02-18 | 2004-07-06 | Rambus Inc. | System having both externally and internally generated clock signals being asserted on the same clock pin in normal and test modes of operation respectively |
MXPA02008946A (es) * | 2000-03-24 | 2003-02-10 | Thomson Licensing Sa | Aparato oscilador que se puede probar y controlar para un circuito integrado. |
US6794919B1 (en) * | 2000-09-29 | 2004-09-21 | Intel Corporation | Devices and methods for automatically producing a clock signal that follows the master clock signal |
SG108251A1 (en) * | 2001-05-03 | 2005-01-28 | Ibm | Innovative bypass circuit for circuit testing and modification |
US7080304B2 (en) * | 2002-02-26 | 2006-07-18 | Teradyne, Inc. | Technique for programming clocks in automatic test system |
US7284143B2 (en) * | 2003-12-29 | 2007-10-16 | Texas Instruments Incorporated | System and method for reducing clock skew |
US7038506B2 (en) * | 2004-03-23 | 2006-05-02 | Stmicroelectronics Pvt. Ltd. | Automatic selection of an on-chip ancillary internal clock generator upon resetting a digital system |
JP2006039693A (ja) * | 2004-07-23 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US20070200597A1 (en) * | 2006-02-28 | 2007-08-30 | Oakland Steven F | Clock generator having improved deskewer |
CN102209903B (zh) * | 2008-11-14 | 2015-01-07 | 泰拉丁公司 | 用于检测开路的电源和接地引脚的快速开路电路检测方法 |
US8461934B1 (en) * | 2010-10-26 | 2013-06-11 | Marvell International Ltd. | External oscillator detector |
JP6206664B2 (ja) | 2013-10-30 | 2017-10-04 | セイコーエプソン株式会社 | 発振回路、発振器、発振器の製造方法、電子機器及び移動体 |
JP6226127B2 (ja) | 2013-10-30 | 2017-11-08 | セイコーエプソン株式会社 | 発振回路、発振器、発振器の製造方法、電子機器及び移動体 |
JP2015088930A (ja) | 2013-10-30 | 2015-05-07 | セイコーエプソン株式会社 | 発振回路、発振器、発振器の製造方法、電子機器及び移動体 |
JP2015088931A (ja) * | 2013-10-30 | 2015-05-07 | セイコーエプソン株式会社 | 発振回路、発振器、発振器の製造方法、電子機器及び移動体 |
JP2015088876A (ja) | 2013-10-30 | 2015-05-07 | セイコーエプソン株式会社 | 振動素子、振動子、電子デバイス、電子機器及び移動体 |
JP6344544B2 (ja) * | 2013-11-11 | 2018-06-20 | セイコーエプソン株式会社 | 発振器の製造方法、半導体回路装置の製造方法及び半導体回路装置 |
JP2015159369A (ja) * | 2014-02-21 | 2015-09-03 | アルプス電気株式会社 | 発振回路及びこれを有する半導体集積回路装置 |
CN108120917B (zh) * | 2016-11-29 | 2020-05-05 | 深圳市中兴微电子技术有限公司 | 测试时钟电路确定方法及装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3675127A (en) * | 1970-12-28 | 1972-07-04 | Bell Telephone Labor Inc | Gated-clock time measurement apparatus including granularity error elimination |
US4293870A (en) * | 1980-01-31 | 1981-10-06 | Rca Corporation | Circuit arrangement for multiplexing an input function and an output function at a single terminal |
US4272777A (en) * | 1980-02-08 | 1981-06-09 | Rca Corporation | Service switch apparatus |
US4365203A (en) * | 1981-02-05 | 1982-12-21 | General Electric Company | Multi-frequency clock generator with error-free frequency switching |
GB8432458D0 (en) * | 1984-12-21 | 1985-02-06 | Plessey Co Plc | Integrated circuits |
US4800564A (en) * | 1986-09-29 | 1989-01-24 | International Business Machines Corporation | High performance clock system error detection and fault isolation |
US5079623A (en) * | 1990-04-30 | 1992-01-07 | Thomson Consumer Electronics, Inc. | Signal clamp for a dual function input terminal of a "one-chip" television signal processing IC |
US5065042A (en) * | 1990-08-01 | 1991-11-12 | Vlsi Technology, Inc. | Self-configuring clock interface circuit |
US5066868A (en) * | 1990-08-13 | 1991-11-19 | Thomson Consumer Electronics, Inc. | Apparatus for generating phase shifted clock signals |
JPH04282913A (ja) * | 1991-03-12 | 1992-10-08 | Nec Corp | バイパス回路内蔵形半導体集積回路 |
-
1993
- 1993-10-29 TW TW082109069A patent/TW255052B/zh active
- 1993-11-01 MY MYPI93002278A patent/MY109842A/en unknown
- 1993-11-02 JP JP5306963A patent/JPH06201788A/ja active Pending
- 1993-11-02 KR KR1019930023062A patent/KR940012799A/ko active IP Right Grant
- 1993-11-02 EP EP93117659A patent/EP0596435A1/en not_active Withdrawn
- 1993-11-02 CN CN93119600A patent/CN1095872A/zh active Pending
- 1993-11-02 SG SG9602538A patent/SG92594A1/en unknown
- 1993-11-03 MX MX9306826A patent/MX9306826A/es not_active IP Right Cessation
-
1995
- 1995-01-26 US US08/378,765 patent/US5517109A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
MX9306826A (es) | 1995-01-31 |
EP0596435A1 (en) | 1994-05-11 |
CN1095872A (zh) | 1994-11-30 |
US5517109A (en) | 1996-05-14 |
TW255052B (ko) | 1995-08-21 |
SG92594A1 (en) | 2002-11-19 |
MY109842A (en) | 1997-08-30 |
JPH06201788A (ja) | 1994-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940012799A (ko) | 자동 테스트 클록 선택 장치 | |
KR910016133A (ko) | 반도체 집적회로 | |
KR870005279A (ko) | 제어장치 | |
KR920003690A (ko) | 광수신회로 | |
KR860006837A (ko) | 내부회로 검사용 검사회로를 갖는 반도체 집적회로 | |
KR950015336A (ko) | 레벨 설정 회로 | |
KR930020443A (ko) | 데이타 리텐션(dr)모드 컨트롤 회로 | |
DE69522663D1 (de) | Bypass-regelung für abtastprüfung mit selbsttätiger rückstellung | |
KR920015788A (ko) | 신호처리 집적회로장치 | |
US4234892A (en) | AGC Circuit responsive to intermediate gray level in video signal | |
KR920005483A (ko) | 쇼트딜레이 기능을 가지는 전자 차단 장치 | |
KR850006952A (ko) | 테이프 종단 검출회로 | |
KR890004494A (ko) | 자동 주파수 제어시스템 | |
KR960018935A (ko) | 자동레벨선택기능을 가지는 신호수신장치 | |
US6313656B1 (en) | Method of testing leakage current at a contact-making point in an integrated circuit by determining a potential at the contact-making point | |
KR890001272A (ko) | 신호 판별회로 | |
KR970029744A (ko) | 기준전압 발생회로 | |
KR930022173A (ko) | 마이크로컴퓨터 | |
KR930702763A (ko) | 반도체 기억장치 | |
KR100390942B1 (ko) | 플래쉬 메모리 소자의 검증 회로 | |
JPS5715296A (en) | Testing system for storage device | |
KR910008984A (ko) | 스테레오 모우드 절환시 오동작 방지 방법 | |
KR890702203A (ko) | 에러신호 발생회로 | |
KR970007564A (ko) | 클럭속도 자동감지회로 | |
KR930005420A (ko) | 음악신호 자동절체회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |