KR930020443A - 데이타 리텐션(dr)모드 컨트롤 회로 - Google Patents

데이타 리텐션(dr)모드 컨트롤 회로 Download PDF

Info

Publication number
KR930020443A
KR930020443A KR1019920004122A KR920004122A KR930020443A KR 930020443 A KR930020443 A KR 930020443A KR 1019920004122 A KR1019920004122 A KR 1019920004122A KR 920004122 A KR920004122 A KR 920004122A KR 930020443 A KR930020443 A KR 930020443A
Authority
KR
South Korea
Prior art keywords
data retention
sense amplifier
control signal
amplifier control
type sense
Prior art date
Application number
KR1019920004122A
Other languages
English (en)
Other versions
KR950002724B1 (ko
Inventor
유재환
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920004122A priority Critical patent/KR950002724B1/ko
Priority to US07/985,808 priority patent/US5319253A/en
Priority to JP4346564A priority patent/JPH05282863A/ja
Publication of KR930020443A publication Critical patent/KR930020443A/ko
Application granted granted Critical
Publication of KR950002724B1 publication Critical patent/KR950002724B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치에서 특히 데이타 리텐션(DR:data retention)모드를 제어하는 장치인 센스앰프 제어신호 발생장치에 관한 것으로, 본 발명에 의한 센스앰프 제어신호 발생장치를 워드라인의 인에이블 시점부터 엔형센스앰프 또는 피형센스앰프가 동작하기 시작하는 시점까지의 시간을 노멀동작모드보다 데이타 리텐션 동작 모드를 더 길게 조절하기 위하여 소정의 데이타 리텐션 모드 검출신호에 의해 제어되는 스위칭회로를 구비함을 특징으로 하는 센스앰프 제어신호 발생장치로 구성하여, 노멀동작 모드와 데이타 리텐션 동작모드시에 각각 지연시간이 다른 센스앰프 제어신호를 출력하므로서, 동작속도에 영향을 받지 않고 데이타 리텐션 모드를 수행하며 데이타 리텐션 동작시에 차아지 셰어링동작이 충분히 이루어지며 또한 데이타 리텐션 동작시에 직류전류의 발생이 방지되는 반도체 메모리 장치를 제공할 수 있게 된다.

Description

데이타 리텐션(DR)모드 컨트롤 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명에 의한 센스앰프 제어신호 발생장치.
제7도는 제6도에 의한 제1도의 데이타 리텐션 모드시의 센스앰프 동작파형도.

Claims (4)

  1. 소정의 데이타를 계속 유지하기 위한 데이타 리텐션 기능을 가지는 반도체 메모리 장치에 있어서, 워드라인의 인에이블 시점부터 엔형센스앰프 또는 피형센스앰프가 동작하기 시작하는 시점까지의 시간을 노멀동작모드보다 데이타 리텐션 동작모드에서 더 길게 조절하기 위하여 소정의 데이타 리텐션 모드 검출신호에 의해 제어되는 스위칭회로를 구비함을 특징으로 하는 센스앰프 제어신호 발생장치.
  2. 소정의 데이타를 계속 유지하기 위한 데이타 리텐션 기능을 가지는 반도체 메모리 장치에 있어서, 엔형센스앰프의 동작을 시작하는 시점과 피형센스 앰프의 동작을 시작하는 시점까지의 시간을 노멀동작모드보다 데이타 리텐션 동작모드에서 더 길게 조절하기 위하여 소정의 데이타 리텐션 모드 검출신호에 의해 제어되는 스위칭회로를 구비함을 특징으로 하는 센스앰프 제어신호 발생장치.
  3. 소정의 워드라인신호를 입력하고 엔형 센스앰프 제어신호 발생장치(100)와 피형 센스앰프 제어신호 발생장치(200)를 가지는 센스앰프 제어신호 발생장치에 있어서, 상기 엔형 센스앰프 제어신호 발생장치(100)가 상기 워드 라인 신호를 입력하여 이를 소정시간 지연하기 위한 지연회로(31,32,33)로 이루어지는 노멀모드 인에이블회로(100A)와 상기 워드라인 신호를 입력하여 지연하고 소정의 데이타 리텐션 모드 검출신호(øDR)에 의해 제어되는 스위칭회로(35)를 구비하는 데이타 리텐션모드 인에이블회로(100B)와 상기 노멀모드 인에이블회로(100A)의 출력신호와 상기 데이타 리텐션모드 인에이블회로(100B)의 출력신호를 노아연산하여 앤형센스앰프 제어신호를 출력하는 출력회로(39,40,41)로 이루어짐과, 상기 피형 센스앰프 제어신호 발생장치(200)가 상기 엔형센스앰프 제어신호를 입력하여 이를 소정시간 지연하기 위한 지연회로(51,52,53)로 이루어지는 노멀모드 인에이블회로(200A)와, 상기 엔형 센스앰프 제어신호를 입력하여 지연하고 상기 데이타 리텐션 모드 검출신호(øDR)에 의해 제어되는 스위칭회로(55)를 구비하는 데이타 리텐모드 인에이블회로(200B)와 상기 노멀모드 인에이블회로(200A)의 출력신호와 상기 데이타 리텐션모드 인에이블회로(200B)의 출력신호를 노아연산하여 앤형센스앰프 제어신호를 출력하는 출력회로(59,60)로 이루어짐을 특징으로 하는 센스앰프 제어신호 발생장치.
  4. 제3항에 있어서, 데이타 리텐션모드시에는 상기 엔형 센스앰프 제어신호 발생장치(100)의 데이타 리텐션모드 인에이블회로(100B)의 출력이 인에이블됨과, 상기 피형 센스앰프 제어신호 발생장치(200)이 데이타 리텐션모드 인에이블회로(200B)의 출력이 인에이블됨을 특징으로 하는 센스앰프 제어신호 발생장치.
    ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019920004122A 1992-03-13 1992-03-13 데이타 리텐션(dr)모드 컨트롤 회로 KR950002724B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920004122A KR950002724B1 (ko) 1992-03-13 1992-03-13 데이타 리텐션(dr)모드 컨트롤 회로
US07/985,808 US5319253A (en) 1992-03-13 1992-12-02 Data retention mode control circuit
JP4346564A JPH05282863A (ja) 1992-03-13 1992-12-25 センスアンプ制御信号発生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920004122A KR950002724B1 (ko) 1992-03-13 1992-03-13 데이타 리텐션(dr)모드 컨트롤 회로

Publications (2)

Publication Number Publication Date
KR930020443A true KR930020443A (ko) 1993-10-19
KR950002724B1 KR950002724B1 (ko) 1995-03-24

Family

ID=19330334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004122A KR950002724B1 (ko) 1992-03-13 1992-03-13 데이타 리텐션(dr)모드 컨트롤 회로

Country Status (3)

Country Link
US (1) US5319253A (ko)
JP (1) JPH05282863A (ko)
KR (1) KR950002724B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2792795B2 (ja) * 1992-10-29 1998-09-03 三菱電機株式会社 半導体集積装置
JPH06267275A (ja) * 1993-03-10 1994-09-22 Fujitsu Ltd センスアンプ制御回路及びセンスアンプ制御方法
KR0122108B1 (ko) * 1994-06-10 1997-12-05 윤종용 반도체 메모리 장치의 비트라인 센싱회로 및 그 방법
US5917353A (en) * 1995-02-15 1999-06-29 Stmicroelectronics, Inc. Clock pulse extender mode for clocked memory devices having precharged data paths
KR0157289B1 (ko) * 1995-11-13 1998-12-01 김광호 컬럼 선택 신호 제어회로
US5594690A (en) * 1995-12-15 1997-01-14 Unisys Corporation Integrated circuit memory having high speed and low power by selectively coupling compensation components to a pulse generator
WO1997023042A1 (en) * 1995-12-15 1997-06-26 Unisys Corporation Delay circuit and memory using the same
KR100247923B1 (ko) * 1997-01-29 2000-03-15 윤종용 스위치신호발생기및이를이용한고속동기형sram
JPH1145594A (ja) * 1997-07-30 1999-02-16 Nec Ic Microcomput Syst Ltd 半導体記憶装置
JP3825573B2 (ja) * 1999-02-17 2006-09-27 株式会社東芝 同期回路とその遅延回路
US6754101B2 (en) * 2002-05-21 2004-06-22 Broadcom Corporation Refresh techniques for memory data retention
KR200377696Y1 (ko) * 2004-12-03 2005-03-11 동 호 김 후레쉬기능을 가지는 리모콘

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60246096A (ja) * 1984-05-21 1985-12-05 Hitachi Ltd ダイナミツク型ｒａｍ
JPH01194194A (ja) * 1988-01-29 1989-08-04 Nec Ic Microcomput Syst Ltd 半導体メモリ装置
JP2534757B2 (ja) * 1988-07-06 1996-09-18 株式会社東芝 リフレッシュ回路

Also Published As

Publication number Publication date
KR950002724B1 (ko) 1995-03-24
JPH05282863A (ja) 1993-10-29
US5319253A (en) 1994-06-07

Similar Documents

Publication Publication Date Title
KR960002354A (ko) 반도체 메모리 장치의 비트라인 센싱회로 및 그 방법
KR930018856A (ko) 제어된 출력레벨을 가지는 출력 버퍼
KR930020443A (ko) 데이타 리텐션(dr)모드 컨트롤 회로
KR950001777A (ko) 반도체 기억 장치
KR950001761A (ko) 반도체 집적회로의 데이타 출력버퍼
KR950025973A (ko) 반도체 장치
KR900002304A (ko) 반도체 기억장치
KR920010625A (ko) 반도체 집적회로 및 반도체 기억장치
KR940027318A (ko) 단열의 동적 예비충전 부스터 회로
KR940020413A (ko) 반도체 기억장치의 기판바이어스 발생회로(substrate bias generating circuit for a semiconductor memory device)
KR890007430A (ko) 반도체 장치의 출력회로
KR950012706A (ko) 반도체 메모리 장치
KR970051107A (ko) 내부전원전압 공급장치
KR19980056179A (ko) 반도체 메모리소자의 감지증폭기 인에이블신호 발생회로
US6147536A (en) Delay circuit for delaying a high frequency signal and capable of adjusting an effective pulse width
KR970051214A (ko) 메모리의 어드레스 천이 검출회로
KR980005000A (ko) 반도체 메모리 장치
JPH04258885A (ja) 半導体記憶装置
KR970017647A (ko) 반도체 메모리 장치의 센스앰프 제어회로
KR960039000A (ko) 기입 사이클 시간을 감소시키기 위해 펄스 발생기를 갖는 반도체 스태틱 메모리 장치
KR100197560B1 (ko) 반도체 메모리 장치의 펄스발생 회로
KR980004946A (ko) 반도체 메모리 장치의 전류 센스앰프
KR970012722A (ko) 반도체 메모리장치의 데이타 출력회로 및 방법
KR970051127A (ko) 반도체 메모리 장치의 전류 감지 증폭기 회로
KR100247914B1 (ko) 내부전원 전압 발생부를 갖는 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110302

Year of fee payment: 17

EXPY Expiration of term