KR980005000A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR980005000A
KR980005000A KR1019960025747A KR19960025747A KR980005000A KR 980005000 A KR980005000 A KR 980005000A KR 1019960025747 A KR1019960025747 A KR 1019960025747A KR 19960025747 A KR19960025747 A KR 19960025747A KR 980005000 A KR980005000 A KR 980005000A
Authority
KR
South Korea
Prior art keywords
voltage
power
generating
high voltage
stabilizing
Prior art date
Application number
KR1019960025747A
Other languages
English (en)
Other versions
KR100206604B1 (ko
Inventor
김용기
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960025747A priority Critical patent/KR100206604B1/ko
Priority to TW086107587A priority patent/TW328601B/zh
Priority to US08/869,005 priority patent/US5926427A/en
Publication of KR980005000A publication Critical patent/KR980005000A/ko
Application granted granted Critical
Publication of KR100206604B1 publication Critical patent/KR100206604B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/108—Wide data ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 순차적으로 큰 전류를 소모하는 회로들이 동작할때 전원전위 및 그라운드 전위에서 발생하는 노이즈를 억제시킨 반도체 메모리 장치에 관한 것으로, 고전압을 발생시키는 제1 고전압 발생수단과, 전원전압이 하강할때 그 양을 보충시켜주기 위한 파워 안정용 고전을 발생시키는 제2 고전압 발생수단과, 상기 고전압과 파워 안정용 고전압 사이에 접속되고 그 동작이 라스 엑티브 신호에 의해 제어되는 제1 스위치 수단과, 상기 파워 안정용 고전압과 전원전압 사이에 전기적으로 연결할 수 있는 적어도 1개 이상의 제2 스위치 수단들과, 기판전압을 발생시키는 기판전압 발생수단과, 접지전압이 상승할때 전하를 흡수하기 위해 파워 안정용 저전압을 발생시키는 저전압 발생수단과, 상기 기판전압과 파워 안정용 저전압 사이에 접속되고 그 동작이 라스 엑티브 신호에 의해 제어되는 제3 스위치 수단과, 상기 파워 안정용 저전압과 접지전압 사이에 전기적으로 연결할 수 있는 적어도 1개 이상의 제4 스위치 수단들과, 상기 제2, 제4 스위치 수단들의 동작을 각각 단속하는 펄스 신호들을 만들어 내는 파워안정펄스 발생수단을 구비하였다.

Description

반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1 실시예에 의한 반도체 메모리 장치의 블럭도.
제2도는 제1도에 도시된 전원전압 안정펄스 신호를 만들기 위한 파워 안정펄스 발생기를 도시한 블럭도.
제3도는 제1도에 도시된 고전압 발생기의 회로도.
제4도는 제1도에 도시된 저전압 발생기의 회로도.

Claims (12)

  1. 반도체 메모리 장치에 있어서, 워드선을 엑티브시키기 위해 고전압을 발생시키는 제1 고전압 발생수단과, 전원전압이 하강할때 그 양을 보충시켜주기 위해 파워 안정용 고전압을 발생시키는 제2 고전압 발생수단과, 상기 고전압과 파워 안정용 고전압 사이에 접속되고 그 동작이 라스엑티브 신호에 의해 제어되는 제1 스위치 수단과, 상기 파워 안정용 고전압과 전원전압 사이에 전기적으로 연결 할 수 있는 적어도 1개의 이상의 제2 스위치 수단들과, 상기 제2 스위치 수단들의 동작을 각각 단속하는 펄스 신호들을 만들어 내는 파워안정펄스 발생수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 파워 안정용 고전압은 워드선 액티브용 고전압과 동일한 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 제1, 제2 스우치 수단들은 PMOS인 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 제2 스위치 수단들의 동작을 각각 단속하는 펄스 신호들은 많은 전류를 소모하는 회로가 동작하는 동안 혹은 동작하기 직전 엑티브되는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서, 상기 제2 스위치 수단들의 동작을 각각 단속하는 펄스 신호들은 전원전압 하강의 정도에 따라 엑티브되는 갯수가 달라지는 것을 특징으로 하는 반도체 메모리 장치.
  6. 반도체 메모리 장치에 있어서, NMOS 소자의 벌크 바이어스 전원으로 사용되는 음의 값을 갖는 전원을 발생시키는 기판전압 발생수단과, 접지전압이 상승할때 전하를 흡수하기 위해 파워 안정용 저전압을 발생시키는 저전압 발생수단과, 상기 기판전압과 파워 안정용 저전압 사이에 접속되고 그 동작이 라스 엑티브 신호에 의해 제어되는 제1 스위치 수단과, 상기 파워 안정용 저전압과 접지전압 사이에 전기적으로 연결할 수 있는 적어도 1개 이상의 제2 스위치 수단들과, 상기 제2 스위치 수단들의 동작을 각각 단속하는 펄스 신호들을 만들어 내는 파워안정펄스 발생 수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제6항에 있어서, 상기 파워 안정용 저전압은 상기 NMOS 벌크 바이어스용 기판전압과 동일하게 사용되는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제6항에 있어서, 상기 제1, 제2 스위치 수단들은 NMOS이며 그 벌크는 가장 낮은 저전압전원에 연결된 것을 특징으로 하는 반도체 메모리 장치.
  9. 제6항에 있어서, 상기 제2 스위치 수단들의 동작을 각각 단속하는 펄스 신호들은 많은 전류를 소모하는 회로가 동작하는 동안 혹은 동작하기 직전 엑티브되는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제9항에 있어서, 상기 제2 스위치 수단들의 동작을 각각 단속하는 펄스 신호들은 접지전압 상승의 정도에 따라 엑티브되는 갯수가 달라지는 것을 특징으로 하는 반도체 메모리 장치.
  11. 반도체 메모리 장치에 있어서, 워드선을 엑티브시키기 위해 고전압을 발생시키는 제1 고전압 발생수단과, 전원전압이 하강할때 그 양을 보충시켜주기 위해 파워 안정용 고전압을 발생시키는 제2 고전압 발생수단과, 상기 고전압과 파워 안정용 고전압 사이에 접속되고 그 동작이 라스엑티브 신호에 의해 제어되는 제1 스위치 수단과, 상기 파워 안정용 고전압과 전원전압 사이에 전기적으로 연결할 수 있는 적어도 1개 이상의 제2 스위치 수단들과, NMOS 소자의 벌크 바이어스 전원으로 사용되는 음의 값을 갖는 전원을 발생시키는 기판전압 발생수단과, 접지전압이 상승할때 전하를 흡수하기 위해 파워 안정용 저전압을 발생시키는 저전압 발생수단과, 상기 기판전압과 파워 안정용 저전압 사이에 접속되고 그 동작이 라스 엑티브 신호에 의해 제어되는 제3 스위치 수단과, 상기 파워 안정용 저전압과 접지전압 사이에 전기적으로 연결할 수 있는 적어도 1개 이상의 제4 스위치 수단들과, 상기 제2, 제4 스위치 수단들의 동작을 각각 단속하는 펄스 신호들을 만들어 내는 파워안정펄스 발생수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제11항에 있어서, 상기 파워안정펄스 발생수단은, 다수의 데이타 출력버퍼가 동시에 '하이'데이타를 출력할때는 상기 제2 스위치 수단을 턴-온시켜 전원전압의 하강을 억제시키고, 다수의 데이타 출력버퍼가 동시에 '로우'데이타를 출력할때는 상기 제4 스위치 수단을 턴-온시켜 접지전압의 상승을 억제시키는 것을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960025747A 1996-06-29 1996-06-29 반도체 메모리 장치 KR100206604B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960025747A KR100206604B1 (ko) 1996-06-29 1996-06-29 반도체 메모리 장치
TW086107587A TW328601B (en) 1996-06-29 1997-06-03 Power line noise prevention circuit for semiconductor memory device
US08/869,005 US5926427A (en) 1996-06-29 1997-06-04 Power line noise prevention circuit for semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025747A KR100206604B1 (ko) 1996-06-29 1996-06-29 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR980005000A true KR980005000A (ko) 1998-03-30
KR100206604B1 KR100206604B1 (ko) 1999-07-01

Family

ID=19464744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025747A KR100206604B1 (ko) 1996-06-29 1996-06-29 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US5926427A (ko)
KR (1) KR100206604B1 (ko)
TW (1) TW328601B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1186548A (ja) * 1997-09-16 1999-03-30 Mitsubishi Electric Corp 半導体記憶装置
JP3762558B2 (ja) 1998-12-28 2006-04-05 富士通株式会社 半導体記憶装置及び半導体記憶装置における出力信号の制御方法並びに出力信号制御回路
US6343044B1 (en) * 2000-10-04 2002-01-29 International Business Machines Corporation Super low-power generator system for embedded applications
KR100353538B1 (ko) * 2000-10-24 2002-09-27 주식회사 하이닉스반도체 반도체 장치의 전압 발생 조절 회로
KR100657839B1 (ko) 2004-05-31 2006-12-14 삼성전자주식회사 전원 전압의 노이즈에 둔감한 딜레이 셀
JP4912016B2 (ja) * 2005-05-23 2012-04-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7692978B2 (en) * 2007-05-25 2010-04-06 Nec Electronics Corporation Semiconductor device that uses a plurality of source voltages
JP5175597B2 (ja) * 2007-11-12 2013-04-03 エスケーハイニックス株式会社 半導体集積回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63234623A (ja) * 1987-03-23 1988-09-29 Toshiba Corp 半導体集積回路
KR910004735B1 (ko) * 1988-07-18 1991-07-10 삼성전자 주식회사 데이타 출력용 버퍼회로
JP2915625B2 (ja) * 1991-06-26 1999-07-05 株式会社沖マイクロデザイン宮崎 データ出力回路
KR0137084B1 (ko) * 1993-09-14 1998-04-29 세끼자와 다다시 반도체 메모리 장치

Also Published As

Publication number Publication date
TW328601B (en) 1998-03-21
US5926427A (en) 1999-07-20
KR100206604B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
KR910004737B1 (ko) 백바이어스전압 발생회로
KR970005128B1 (ko) 파워 온 검출 회로
US5986489A (en) Slew rate control circuit for an integrated circuit
JP2005512444A (ja) コンデンサを用いた高電圧レベルシフタ
KR960002354A (ko) 반도체 메모리 장치의 비트라인 센싱회로 및 그 방법
KR100753034B1 (ko) 내부 전원전압 발생 회로
KR920000177A (ko) 반도체 집적회로장치
KR970051206A (ko) 저전력용 센스앰프회로
KR980005000A (ko) 반도체 메모리 장치
KR950022114A (ko) 프리차지 전압 발생회로
KR980006913A (ko) 입력 누설전류가 없는 자동 모드 선택 장치
KR950022103A (ko) 전압 온 리세트회로
US5714898A (en) Power supply control circuit
CN219676899U (zh) 参考电压控制的等化输入数据缓冲电路
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR100215761B1 (ko) 반도체 메모리장치의 레벨 쉬프트회로
KR100274592B1 (ko) 반도체 메모리 장치의 내부 전원전압 발생회로
KR20020009702A (ko) 파워-온 리셋회로
KR970004347B1 (ko) 신호지연회로 및 이를 사용한 스태틱램(sram)의 어드레스 천이 검출(atd) 회로
CN116072182A (zh) 参考电压控制的等化输入数据缓冲电路
KR970019049A (ko) 파워 온 리셋 회로
JPH1174772A (ja) 電源電圧切換回路
KR980012456A (ko) 대기전류를 최소화할 수 있는 반도체 집적회로의 전원전압 공급방법
KR19990062231A (ko) 디램의 워드라인 드라이브 회로
KR970013731A (ko) 데이타 출력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee