KR19990062231A - 디램의 워드라인 드라이브 회로 - Google Patents
디램의 워드라인 드라이브 회로 Download PDFInfo
- Publication number
- KR19990062231A KR19990062231A KR1019970082542A KR19970082542A KR19990062231A KR 19990062231 A KR19990062231 A KR 19990062231A KR 1019970082542 A KR1019970082542 A KR 1019970082542A KR 19970082542 A KR19970082542 A KR 19970082542A KR 19990062231 A KR19990062231 A KR 19990062231A
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- level
- signal
- inverter
- voltage
- Prior art date
Links
Landscapes
- Dram (AREA)
Abstract
본 발명의 목적은 워드라인 레벨 디스차지용 엔모스 트랜지스터의 게이트에 전원전압(VCC)이상의 전압레벨을 공급하여 엔모스를 통한 전류를 증가시켜 워드라인 디스차지를 고속으로 하도록 하는 디램의 워드라인 드라이브회로를 제공함에 있다. 이와같은 본 발명의 목적을 달성하기 위한 수단은 X 디코더 프리차지신호 및 X 어드레스신호에 의해 워드라인 구동 제어신호를 발생하는 신호 발생부와, 상기 신호 발생부에서 발생되는 워드라인 구동 제어신호의 레벨을 유지시키는 레벨 유지부와, 상기 레벨 유지부로부터 출력되는 신호에 의해 워드라인에 구동전압을 공급하는 전압 공급부와, 상기 레벨 유지부로부터 출력되는 신호를 인버팅하는 인버터와, 상기 인버터로부터 출력되는 신호에 의해 상기 워드라인의 레벨을 디스차지하는 엔모스 트랜지스터를 갖는 디램의 워드라인 드라이브회로에 있어서, 상기 인버터와 엔모스 트랜지스터 사이에 연결되어 상기 인버터로부터 출력되는 신호에 의해 상기 엔모스 트랜지스터의 게이트전압을 승압하는 부트스트랩수단을 더 포함하여 구성된다.
Description
본 발명은 디램의 워드라인 드라이브회로에 관한 것으로, 특히 워드라인 레벨 디스차지용 엔모스 트랜지스터의 게이트에 전원전압(VCC)이상의 전압레벨을 공급하여 엔모스를 통한 전류를 증가시켜 워드라인 디스차지를 고속으로 하도록 하는 디램의 워드라인 드라이브회로에 관한 것이다.
도 1은 종래 디램의 워드라인 드라이브 회로를 도시한 것이다.
도 1에 도시된 바와 같이, 종래 디램의 워드라인 드라이브회로는 X 디코더 프리차지신호(xdpb)와 X 어드레스신호(ax(i),ax(j))에 의해 워드라인 구동 제어신호를 발생하도록 피모스 트랜지스터(P1)와 엔모스 트랜지스터(Q1,Q2)로 구성된 신호 발생부(1)와, 상기 신호 발생부(1)에서 발생되는 워드라인 구동 제어신호의 레벨을 유지시키도록 피모스 트랜지스터(P2)와 인버터(I1)로 구성된 레벨 유지부(2)와, 상기 레벨 유지부(2)로부터 출력되는 신호에 의해 워드라인(word line)에 구동전압(ax+)을 공급하도록 엔모스 트랜지스터(Q3,Q4)로 구성된 전압 공급부(3)와, 상기 레벨 유지부(2)로부터 출력되는 신호를 인버팅하는 인버터(I2)와, 상기 인버터(I2)로부터 출력되는 신호에 의해 상기 워드라인(word line)의 레벨을 디스차지하는 엔모스 트랜지스터(Q5)로 구성된다.
이와같이 구성된 종래 디램의 워드라인 드라이브 회로의 동작을 설명하면 다음과 같다.
먼저, 디램이 스탠바이 상태인 경우 X 디코더 프리차지신호의 레벨이 로우레벨로 신호 발생부(1)에서의 피모스 트랜지스터(P1)의 게이트에 인가되므로, 그 피모스 트랜지스터(P1)는 턴-온되어 노드 A1 에는 하이레벨이 걸리게 된다.
상기 노드 A1에 걸린 하이레벨은 레벨 유지부(2)에서의 인버터(I1) 및 피모스 트랜지스터(P2)에 의해 항상 하이레벨이 유지된다.
상기 노드 A1 에 걸린 하이레벨신호는 상기 인버터(I1)를 거쳐 인버팅되어 로우레벨로 노드 A2 에 걸리게 된다.
상기 노드 A2에 걸린 로우레벨신호는 전압 공급부(3)에서의 엔모스 트랜지스터(Q3)를 거쳐 엔모스 트랜지스터(Q4)의 게이트에 인가된다.
따라서, 상기 엔모스 트랜지스터(Q4)는 턴-온되므로 워드라인 구동전압(ax+)은 워드라인(word line)에 공급되지 않는다.
한편, 상기 노드 A2 에 걸린 로우레벨신호는 인버터(I2)를 거쳐 하이레벨신호로 변환되어 엔모스 트랜지스터(Q5)의 게이트에 인가되므로, 그 엔모스 트랜지스터(Q5)는 턴-온된다.
따라서, 워드라인(word line)에 걸린 전압은 상기 엔모스 트랜지스터(Q5)를 거쳐 디스차지된다.
이후, 액티브상태의 동작을 설명하면 다음과 같다.
상기 노드 A1에 하이레벨이 걸린 상태에서 X 어드레스신호(ax(i),ax(j))가 하이레벨로 각각 신호 발생부(1)에서의 엔모스 트랜지스터(Q1,Q2)의 게이트에 인가되므로, 그 노드 A1에는 로우레벨 상태가 된다.
따라서, 상기 엔모스 트랜지스터(Q4)는 턴-온되고, 엔모스 트랜지스터(Q5)는 턴-오프되어 그 엔모스 트랜지스터(Q4)를 거쳐 워드라인 구동전압(ax+)이 워드라인(word line)에 공급되게 된다.
그러나, 종래 디램의 워드라인 드라이브회로는 액티브상태에서 스탠바이상태로 바뀔 때, 워드라인 레벨 디스차지용 엔모스 트랜지스터가 턴-온되어 워드라인이 디스차지됨으로 인해, 디스차지 시간이 길어지게 되며 프리차지 시간이 길어지게 되어 디램의 동작 주파수를 늦게 하는 문제점이 있었다.
본 발명의 목적은 워드라인 레벨 디스차지용 엔모스 트랜지스터의 게이트에 전원전압(VCC)이상의 전압레벨을 공급하여 엔모스를 통한 전류를 증가시켜 워드라인 디스차지를 고속으로 하도록 하는 디램의 워드라인 드라이브 회로를 제공함에 있다.
도 1은 종래 디램의 워드라인 드라이브 회로도.
도 2는 본 발명의 실시예에 의한 디램의 워드라인 드라이브 회로도.
도 3은 시간에 따른 도 2에서의 노드 A4,A6의 전압레벨을 보인 도면.
(도면의 주요부분에 대한 부호의 설명)
1 : 신호 발생부 2 : 레벨 유지부
3 : 전압 공급부 4 : 부트스트랩부
이와 같은 본 발명의 목적을 달성하기 위한 수단은 X 디코더 프리차지신호 및 X 어드레스신호에 의해 워드라인 구동 제어신호를 발생하는 신호 발생부와, 상기 신호 발생부에서 발생되는 워드라인 구동 제어신호의 레벨을 유지시키는 레벨 유지부와, 상기 레벨 유지부로부터 출력되는 신호에 의해 워드라인에 구동전압을 공급하는 전압 공급부와, 상기 레벨 유지부로부터 출력되는 신호를 인버팅하는 인버터와, 상기 인버터로부터 출력되는 신호에 의해 상기 워드라인의 레벨을 디스차지하는 엔모스 트랜지스터를 갖는 디램의 워드라인 드라이브회로에 있어서,
상기 인버터와 엔모스 트랜지스터 사이에 연결되어 상기 인버터로부터 출력되는 신호에 의해 상기 엔모스 트랜지스터의 게이트전압을 승압하는 부트스트랩수단을 더 포함하여 구성된다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 의한 디램의 워드라인 드라이브 회로를 도시한 것이다.
도 2에 도시된 바와 같이, 디램의 워드라인 드라이브 회로는 종래의 신호 발생부(1)와, 레벨 유지부(2)와, 전압 공급부(3)와, 인버터(I2) 및 엔모스 트랜지스터(Q5)와, 상기 인버터(I2)로부터 출력되는 신호에 의해 상기 엔모스 트랜지스터(Q5)의 게이트전압을 승압하는 부트스트랩부(4)로 구성된다.
상기 부트스트랩부(4)는 상기 인버터(I2)와 엔모스 트랜지스터(Q5) 사이에 연결되어 그 인버터(I2)의 출력신호를 순차적으로 인버팅하는 인버터(I3,I4)와, 그 인버터(I4)의 출력전압을 차지하는 커패시턴스(C1)로 구성된다.
이와 같이 구성된 본 발명의 실시예에 의한 디램의 워드라인 드라이브 회로의 동작을 도 3을 참조하여 상세히 설명하면 다음과 같다.
먼저, 신호 발생부(1), 레벨 유지부(2), 전압 공급부(3), 인버터(I2) 및 엔모스 트랜지스터(Q5)의 동작은 종래와 동일하므로 여기서는 생략하기로 한다.
디램이 액티브상태에서 스탠바이상태로 되면 X 디코더 프리차지신호(xdpb)가 로우레벨로 되므로, 피모스 트랜지스터(P1)에 의해 노드 A1에 전원전압(VCC) 레벨이 실린다.
이 신호는 인버터(I1,I2)를 거쳐 노드 A4 에 전달된다. 이때, 노드 A6에는 부트스트랩부(4)에서의 인버터(I3,I4)의 인버팅 동작만큼 지연된 전원전압(VCC)이 실린다.
도 3에 도시된 바와 같이, 노드 A4에 VCC 레벨이 실린 t1 시점에서는 노드 6은 로우상태이지만, 2개의 인버터(I3,I4)의 동작시간만큼 지연된 t2 시점에서는 노드 A4 에는 커패시턴스(C1)에 차지된 양만큼 레벨이 상승을 일으키게 된다.
따라서, 엔모스 트랜지스터(Q5)의 게이트-소스간 전압(Vgs)이 VCC + α만큼 상승되어 엔모스 트랜지스터(Q5)의 전류 싱킹(Sinking) 능력을 키운다.
이때, 워드라인(word line)이 디스차지되는 시간이 짧아진다. 이것은 /RAS 가 디스에이블되고 다시 인에이블될 때까지의 시간 즉, RAS 프리차지 시간을 줄일 수 있으며, 전체적으로 디램의 동작 주파수를 증가시킬 수 있다.
본 발명은 워드라인 레벨 디스차지용 엔모스 트랜지스터의 게이트에 전원전압(VCC)이상의 전압레벨을 공급하여 엔모스를 통한 전류를 증가시켜 워드라인 디스차지를 고속으로 할 수 있으며, 이에 따라 워드라인 레벨 디스차지 시간을 단축할 수 있고, RAS 프리차지 시간을 줄일 수 있으며, 디램 동작 주파수를 빠르게 할 수 있는 효과가 있다.
Claims (2)
- X 디코더 프리차지신호 및 X 어드레스신호에 의해 워드라인 구동 제어신호를 발생하는 신호 발생부와, 상기 신호 발생부에서 발생되는 워드라인 구동 제어신호의 레벨을 유지시키는 레벨 유지부와, 상기 레벨 유지부로부터 출력되는 신호에 의해 워드라인에 구동전압을 공급하는 전압 공급부와, 상기 레벨 유지부로부터 출력되는 신호를 인버팅하는 인버터와, 상기 인버터로부터 출력되는 신호에 의해 상기 워드라인의 레벨을 디스차지하는 엔모스 트랜지스터를 갖는 디램의 워드라인 드라이브 회로에 있어서,상기 인버터와 엔모스 트랜지스터 사이에 연결되어 상기 인버터로부터 출력되는 신호에 의해 상기 엔모스 트랜지스터의 게이트전압을 승압하는 부트스트랩수단을 더 포함하여 구성되는 것을 특징으로 하는 디램의 워드라인 드라이브 회로.
- 제 1항에 있어서,상기 부트스트랩수단은 상기 인버터의 출력신호를 순차 인버팅하는 제1,제2 인버터와, 그 제2 인버터의 출력전압을 차지하는 커패시턴스로 구성되는 것을 특징으로 하는 디램의 워드라인 드라이브 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970082542A KR19990062231A (ko) | 1997-12-31 | 1997-12-31 | 디램의 워드라인 드라이브 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970082542A KR19990062231A (ko) | 1997-12-31 | 1997-12-31 | 디램의 워드라인 드라이브 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990062231A true KR19990062231A (ko) | 1999-07-26 |
Family
ID=66181755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970082542A KR19990062231A (ko) | 1997-12-31 | 1997-12-31 | 디램의 워드라인 드라이브 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990062231A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900095B2 (en) | 2002-05-18 | 2005-05-31 | Hynix Semiconductor Inc. | Hydrogen barrier layer and method for fabricating semiconductor device having the same |
| US9390778B2 (en) | 2014-08-26 | 2016-07-12 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and memory systems including the same |
-
1997
- 1997-12-31 KR KR1019970082542A patent/KR19990062231A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900095B2 (en) | 2002-05-18 | 2005-05-31 | Hynix Semiconductor Inc. | Hydrogen barrier layer and method for fabricating semiconductor device having the same |
| US9390778B2 (en) | 2014-08-26 | 2016-07-12 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and memory systems including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5319601A (en) | Power supply start up circuit for dynamic random access memory | |
| US6985399B2 (en) | Main word line driver circuit receiving negative voltage in semiconductor memory device | |
| KR20040004813A (ko) | 워드라인 구동 회로 | |
| KR970051206A (ko) | 저전력용 센스앰프회로 | |
| KR100616496B1 (ko) | 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치 | |
| KR970051444A (ko) | 반도체 메모리 장치의 리던던시 회로 | |
| US5805519A (en) | Semiconductor memory device | |
| KR19990062231A (ko) | 디램의 워드라인 드라이브 회로 | |
| KR0172371B1 (ko) | 반도체 메모리장치의 전원전압 발생회로 | |
| KR970023357A (ko) | 메모리의 기판전압 공급 제어회로 | |
| JP3769310B2 (ja) | 入力回路 | |
| KR100189742B1 (ko) | 레벨쉬프터 | |
| KR100190759B1 (ko) | 워드라인 구동회로 | |
| KR100224789B1 (ko) | 고전위 발생 회로 | |
| KR0129202B1 (ko) | 이중 백바이어스 공급회로 | |
| KR100274343B1 (ko) | 플래쉬메모리용디코더회로 | |
| KR0182949B1 (ko) | 파워-업 구동회로의 안정적인 파워-업 구동방법 | |
| KR0142973B1 (ko) | 반도체 메모리의 전압 부스팅회로 | |
| KR100314646B1 (ko) | 부트스트랩회로 | |
| KR0164392B1 (ko) | 반도체 메모리장치의 비트라인 등화제어회로 | |
| KR100281282B1 (ko) | 누설전류 취약지역의 선택적 워드라인 바이어스 장치 | |
| KR100247648B1 (ko) | 로오 디코더 회로 | |
| KR100239410B1 (ko) | 데이타 버스 프리차지 회로 | |
| KR100190758B1 (ko) | 워드라인 구동회로 | |
| KR0179801B1 (ko) | 다이나믹 램의 전원 공급회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |