KR950012706A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR950012706A
KR950012706A KR1019940021516A KR19940021516A KR950012706A KR 950012706 A KR950012706 A KR 950012706A KR 1019940021516 A KR1019940021516 A KR 1019940021516A KR 19940021516 A KR19940021516 A KR 19940021516A KR 950012706 A KR950012706 A KR 950012706A
Authority
KR
South Korea
Prior art keywords
address strobe
control signal
strobe signal
memory device
signal
Prior art date
Application number
KR1019940021516A
Other languages
English (en)
Other versions
KR0161306B1 (ko
Inventor
미쯔히로 나가오
고지 심바야시
요시유키 이시다
Original Assignee
세키자와 다다시
후지쓰 가부시키가이샤
하니 도시유키
후지쓰 브이 엘 에스 아이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키자와 다다시, 후지쓰 가부시키가이샤, 하니 도시유키, 후지쓰 브이 엘 에스 아이 가부시키가이샤 filed Critical 세키자와 다다시
Publication of KR950012706A publication Critical patent/KR950012706A/ko
Application granted granted Critical
Publication of KR0161306B1 publication Critical patent/KR0161306B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

개시된 반도체 메모리 장치는 메모리 장치에 공급된 적어도 하나의 제어 신호에 기초하여 셀 데이타가 독출되는 복수의 메모리 셀을 같는다. 이 반도체 메모리 장치는 메모리 셀 중 한 셀에서 판독된 판독 데이타를 수신하는 전송 게이트, 이 전송 게이트에서 전송된 판독 데이타를 래치하는 래티 회로 및 래치 판독 데이타에 따라 생성된 데이타를 출력하는 줄력 버퍼를 구비하고, 제어 신호에 기초하여 래치 제어 신호를 생성하고, 전송 게이트의 ON/OFF 동작을 제어하기 윈해 래치 제어 신호를 전송 게이트에 공급하는 전송 게이트 제어기를 추가로 구비한다. 이 게이느 제어기에 포함된 지연 회로는 제어 신호의 레벨을 전환시킨 후 전송 게이트가 소정 지연 시간에 턴오프되도록 래치 제어 신호에 대해 레벨 선환 타이밍을 제어한다.

Description

[발명의 명칭
반도체 메모리 장치
[도면의 간단한 설명]
제4도는 본 발명에 따른 실시예를 도시한 회로도,
제5도는 제4도에 도시된 회로 동작을 예시한 타이파형도.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (7)

  1. 메모리 장치에 제공된 적어도 하나의 제어 신호에 기초하여 셀 데이타가 판독 데이타로서 독출되는 복수의 메모리 셀을 포함하는 반도체 메모리에 있어서, 상기 메모리 셀등 중 하나의 셀에서 판독 데이타를 수신하고 상기 판독데이타를 출력하는 전송 게이트와 상기 메모리 장치에 공급을 제어 신호에 기초하여 래치 제어 신호를 생성하여 상기 전송 게이트의 전환을 제어하기 위해 상기 전송 게이트에 상기 래치 제어 신호를 공급하는 전송 게이트 제어기와 상기 전송 게이트에서 전송된 상태 판독 데이타를 래치하는 래치 회로와 ; 상기 래치 회로에 의해 래치된 상기 판독 데이타에 따라 데이타를 생성하고. 상기 전송 게이트가 턴오프 될 때에도 상기 래치 회로와 함께 상기 생성된 데이타를 출력하는 출력 버퍼와 : 상기 전송 게이트 제어기내에 내장되어, 상기 메모리 장치에 공급된 제어 신호의 레벨을 전환시킨 후 소정 지연 시간(t2)에 상기 전송 게이트를 턴오프하는 방식으로 상기 래치 제어 신호에 대해 레벨 전환 타이밍을 제어하는 지연 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 지연 회로는 상기 메모리 장치에 공급된 제어 신호를 직접 수신하는 제1입력 단자와 직렬로 연결된 한쌍의 인버터를 통해 제어 신호를 수신하는 제2입력 단자를 갖는 생성물 생성 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 전송 게이트는 상기 전송 게이트 제어기에서 출력된 상기 래치 제어신호에 기초하여 턴온 또는 턴오프되는 스위칭 소자를 구비하고, 상기 스위칭 소자는 턴온될 경우 상기 메모리 셀들 중 하나의 셀에서 판독된 판독데이타를 상기 래치 회로에 출력하고, 턴오프될 경우 반쪽 데이타가 상기 래치 회로에 출력되는 것을 금지하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 전송 게이트 제어기는 로우 어드레스 스트로브 신호(/RAS) 및 컬럼어드레스 스트로브 신호(/CAS)를 수신하고, 상기 로우 및 컬럼 어드레스 스트로브 신호가 로우 레벨인 경우 상기 전송 게이트를 스위치 온하고 상기 로우 어드레스 스트로브 신호가 로우 레벨이고 상기 컬럼 어드레스 스트로브 신호가 하이 레벨인 경우 상기 전송 제어기를 스위치 오프하는 래치 제어 신호를 출력하고, 상기 지연 회로는 상기 컬럼 어드레스 스트로브 신호를 하이 레벨로 상승시킨 후 상기 소정 지연 시간(12)만큼 상기 래치 제어 신호를 하이 레벨에서 로우 레벨로의 전이를 지연시키는 것을 특징으로 하는 반도체 메모리 장치.
  5. 로우 어드레스 스트로브 신호, 컬럼 어드레스 스트로브 신호, 로우 어드레스를 나타내는 신호 및 컬럼어드레스를 나타내는 신호에 기초하여 수행되는 셀 데이타 판독 동작을 갖는 반도체 메모리 장치에 있어서, 페이지 모드에서 상기 반도체 메모리 장치에 의해 연속적으로 판독되는 데이타를 포함하는 복수의 메모리셀을 갖는 메모리 셀 어레이와, 상기 메모리 셀들 중 하나의 셀에서 판독되는 상기 셀 데이타를 판독 데이타로서 수신하는 스위칭 소자차 ; 상기 스위칭 소자에 공급된 상기 로우 어드레스 스트로브 신호 및 컬럼 어드레스 스트로브 신호에 기초하여 상기 스위칭 소자를 작동 또는 비작동시키기 위한 래치 제어 신호를 발생하되, 로우 어드레스 스트로브 신호 및 컬럼 어드레스 스트로브 신호가 로우 레벨인 경우 상기 스위칭 소자를 작동시키고 로우 어드레스 스트로브 신호가 로우 레벨이고 컬럼 어드레스 스트로브 신호가 하이 레벨인 경우 소정 지연시간(t2) 경과 후 상기 스위 칭 소자를 비작동시키기 위한 상기 래치 제어 신호를 출력하는 게이트 제어기와 상기 스위칭 소자에서 전송된 상기 판독 데이타론 래치하는 래치 회로와; 상기 래치회로에 의해 래치된 상기 판독 데이타에 기초하여 데이타를 출력하고, 상기 스위칭 소자가 비작동될 경우상기 래치 회로에서 출력된 상기 판독 데이타에 기초하여 데이타를 계속 출력하는 출력 버퍼를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 게이트 제어기는 상기 컬럼 어드레스 스트로브 신호를 수신하는 제1입력 단자 및 짝수개의 인버터 단을 통해 상기 컬럼 어드레스 스트로브 신호를 수신하는 제2입력 단자를 갖는 NAND 기이트를 포함하는 지연회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제5항에 있어서, 상기 게이트 제어기는 상기 로우 어드레스 스트로브 신호가 공급되는 제1입력 단자와 제2입력 단자를 갖는 NOR게이트와, 상기 컬럼 어드레스 스트로브 신호가 공급되는 제1입력 단자와 제2입력 단자를 갖고, 짝수개의 인버터단을 통해 상기 컬럼 어드레스 스트로브 신호를 수신하는 NAND 게이트를 구비하고. 상기 NAND 게이트의 출력 신호는 인버터에 의해 상기 NOR게이트의 상기 제2입력 단자에 입력되는 것을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940021516A 1993-10-28 1994-08-30 반도체 메모리 장치 KR0161306B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-270984 1993-10-28
JP27098493 1993-10-28

Publications (2)

Publication Number Publication Date
KR950012706A true KR950012706A (ko) 1995-05-16
KR0161306B1 KR0161306B1 (ko) 1999-02-01

Family

ID=17493776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940021516A KR0161306B1 (ko) 1993-10-28 1994-08-30 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US5488581A (ko)
KR (1) KR0161306B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6112284A (en) * 1994-12-30 2000-08-29 Intel Corporation Method and apparatus for latching data from a memory resource at a datapath unit
US20030009616A1 (en) * 1994-11-30 2003-01-09 Brian K. Langendorf Method and apparatus for integrating and determining whether a memory subsystem is installed with standard page mode memory or an extended data out memory
US5568430A (en) * 1995-12-04 1996-10-22 Etron Technology, Inc. Self timed address locking and data latching circuit
JP3192077B2 (ja) * 1996-01-30 2001-07-23 日本電気株式会社 半導体記憶装置
JPH09306168A (ja) * 1996-05-14 1997-11-28 Mitsubishi Electric Corp 半導体記憶装置
DE59606849D1 (de) * 1996-06-04 2001-06-07 Infineon Technologies Ag Verfahren zum Lesen und Auffrischen eines dynamischen Halbleiterspeichers
TW328661B (en) * 1996-07-26 1998-03-21 Oki Electric Ind Co Ltd The semiconductor apparatus
JP3716080B2 (ja) * 1997-08-28 2005-11-16 エルピーダメモリ株式会社 半導体記憶装置の出力回路
JP3808623B2 (ja) * 1998-04-27 2006-08-16 株式会社東芝 データ入出力回路、半導体記憶装置および情報処理装置
US6438040B1 (en) * 2000-07-31 2002-08-20 Stmicroelectronics S.R.L. Enabling circuit for output devices in electronic memories
US6456544B1 (en) * 2001-03-30 2002-09-24 Intel Corporation Selective forwarding of a strobe based on a predetermined delay following a memory read command
US7499342B2 (en) * 2007-01-05 2009-03-03 Freescale Semiconductor, Inc. Dynamic module output device and method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3243496A1 (de) * 1982-11-24 1984-05-24 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einem dynamischen schreib-lese-speicher
JPS60182595A (ja) * 1984-03-01 1985-09-18 Toshiba Corp ランダムアクセスメモリ
JPH0713863B2 (ja) * 1989-07-20 1995-02-15 株式会社東芝 ダイナミック型ランダムアクセスメモリ
JPH06215599A (ja) * 1993-01-13 1994-08-05 Nec Corp 半導体記憶回路

Also Published As

Publication number Publication date
US5488581A (en) 1996-01-30
KR0161306B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
US6459652B1 (en) Semiconductor memory device having echo clock path
KR950012706A (ko) 반도체 메모리 장치
US6597626B2 (en) Synchronous semiconductor memory device
KR970012736A (ko) 반도체 메모리 장치의 초기화 회로
KR880008325A (ko) 반도체 메모리의 제어회로
KR100358121B1 (ko) 반도체장치의 신호 입력회로
KR100390242B1 (ko) 입력 버퍼
KR100222812B1 (ko) 입력 신호 래치시 연장 마진을 갖는 반도체 메모리 디바이스
US7154316B2 (en) Circuit for controlling pulse width
KR890007430A (ko) 반도체 장치의 출력회로
KR0173953B1 (ko) 반도체메모리장치의 내부전원공급장치
KR940007873A (ko) 반도체 메모리장치의 플레시 라이트 회로
KR970051107A (ko) 내부전원전압 공급장치
KR970003215A (ko) 반도체 메모리장치의 펄스발생회로
KR950010084A (ko) 반도체 메모리 장치
KR920018754A (ko) 반도체 메모리 회로
KR960004566B1 (ko) 스태틱 램(sram)의 어드레스 입력회로
KR980011454A (ko) 라이트 제어회로
KR950022114A (ko) 프리차지 전압 발생회로
KR100604879B1 (ko) 데이터 스큐를 감소시킬 수 있는 반도체 장치
KR100271653B1 (ko) 입력버퍼회로
JP4570180B2 (ja) 半導体メモリ装置の動作モード選択回路
KR970012709A (ko) 블록 기록 시스템을 이용하는 반도체 메모리
KR0147926B1 (ko) 싱크로너스 에스램 소자
KR970017634A (ko) 반도체 메모리 장치의 데이타 패스 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 17

EXPY Expiration of term