KR970012736A - 반도체 메모리 장치의 초기화 회로 - Google Patents

반도체 메모리 장치의 초기화 회로 Download PDF

Info

Publication number
KR970012736A
KR970012736A KR1019950026181A KR19950026181A KR970012736A KR 970012736 A KR970012736 A KR 970012736A KR 1019950026181 A KR1019950026181 A KR 1019950026181A KR 19950026181 A KR19950026181 A KR 19950026181A KR 970012736 A KR970012736 A KR 970012736A
Authority
KR
South Korea
Prior art keywords
signal
initialization
semiconductor memory
memory device
circuit
Prior art date
Application number
KR1019950026181A
Other languages
English (en)
Other versions
KR0177774B1 (ko
Inventor
이철하
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950026181A priority Critical patent/KR0177774B1/ko
Priority to JP22109596A priority patent/JP3917217B2/ja
Priority to US08/697,356 priority patent/US5774402A/en
Publication of KR970012736A publication Critical patent/KR970012736A/ko
Application granted granted Critical
Publication of KR0177774B1 publication Critical patent/KR0177774B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)

Abstract

반도체 메모리 장치의 초기화 회로에 관한 것으로, 특히 외부로부터의 제어신호에 응답하여 칩내의 회로를 초기화하여 전원전압의 불안정에 의한 초기화의 오동작을 방지하는 초기화 회로이다. 상기의 반도체 메모리 장치의 초기화 회로는 반도체 메모리 장치의 동작을 활성화하는 로우 어드레스 스트로브 신호와 컬럼 어드레스 스트로브 빈호 및 모드선택신호가 CBR 모드로 입력시에 초기화 신호를 발생하여 반도체 메모리 장치내의 각회로를 로우 어드레스 스트로부 신호의 활성화 기간내에 초기화 한다.

Description

반도체 메모리 장치의 초기화 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 반도체 메모리 장치의 초기화 회로도.

Claims (6)

  1. 리세트신호에 응답하여 초기화되는 회로들을 구비한 반도체 메모리 장치의 초기화 회로에 있어서, 반도체 메모리 장치의 외부로부터 입력되는 제1제어신호와 제2제어신호의 활성화에 응답하여 상기 제1제어신호의 활성화 구간내에서 소정의 제어클럭을 발생하는 제어클럭 발생수단과, 상기 제어클럭을 모드 선택신호와 논리조합하여 초기화 신호를 발생하는 초기화 신호 발생수단과, 상기 초기화 신호를 소정시간동안 래치하는 래치수단으로 구성되는 것을 특징으로 하는 반도체 메모리 장치의 초기화 회로.
  2. 제1항에 있어서, 상기 제1제어신호 및 제2제어신호 각각은 로우 어드레스 스트로브 신호 및 컬럼 어드레스 스트로브 신호로서 외부로부터 CBR 모드로 입력되는 것을 특징으로 하는 반도체 메모리 장치의 초기화 회로.
  3. 적어도 하나 이상의 메모리셀을 구비한 메모리셀 어레이와, 리세트신호에 응답하여 초기화되는 회로들을 구비한 반도체 메모리 장치의 초기화 회로에 있어서, 외부로부터의 전원전압의 입력하여 응답하여 제1초기화 신호를 발생하는 제1초기화 발생수단과, 상기 메모리셀을 억세스하기 위한 활성화 제어신호와 상기 반도체 메모리의 동작 모드를 설정하기 위한 모드선택신호의 입력에 응답하여 제2초기화신호를 발생하는 제2초기화 신호 발생수단과, 상기 제1 및 제2초기화 신호를 입력으로 하여 상기 초기화 신호를 소정기간동안 래치하는 래치수단을 포함하고, 상기 제1초기화 신호 및제2초기화 신호에 의하여 상기 칩내의 회로들이 초기화 상태로 유지되는 것을 특징으로 하는 반도체 메모리 장치의 초기화 회로.
  4. 제3항에 있어서, 상기 제2초기화 신호 발생수단은, 반도체 메모리 장치의 외부로부터 입력되는 로우 어드레스 스트로브 신호와 컬럼 어드렛 스느로브의 활성화에 응답하여 상기 로우 어드레스 스트로브 신호의 활성화 구간내에서 소저의 제어클럭을 발생하는 제어클럭 발생수단과, 상기 제어클럭을 상기 모드선택신와 논리 조합하여 초기화 신호를 발생하는 초기화 신호 발생수단과, 상기 초기화 신호를 상기 래치수단으로 공급하기 위한 스위칭수단으로 구성함을 특징으로 하는 반도체 메모리 장치의 초기화 회로.
  5. 제4항에 있어서, 상기 스위칭수단은 상기 반도체 메모리 장치내의 각회로들이 리세트 신호 입력노드와 상기 제어클럭 발생수단의 사이에 접속되어 상기 로우 어드레스 스트로브 신호의 지연신호에 의해 스위칭되는 트랜스미션 게이트임을 특징으로 하는 반도체 메모리 장치의 초기화 회로.
  6. 제3항 내지 제5항 중 어는 하나의 항에 있어서, 상기 로우 어드레스 스트로브 신호 및 상기 컬럼 어드레스 스트로브 신호들은 CBR 모드로 입력됨을 특징으로 하는 반도체 메모리 장치의 초기화 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950026181A 1995-08-23 1995-08-23 반도체 메모리 장치의 초기화 회로 KR0177774B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950026181A KR0177774B1 (ko) 1995-08-23 1995-08-23 반도체 메모리 장치의 초기화 회로
JP22109596A JP3917217B2 (ja) 1995-08-23 1996-08-22 半導体メモリ装置の初期化回路
US08/697,356 US5774402A (en) 1995-08-23 1996-08-23 Initialization circuit for a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950026181A KR0177774B1 (ko) 1995-08-23 1995-08-23 반도체 메모리 장치의 초기화 회로

Publications (2)

Publication Number Publication Date
KR970012736A true KR970012736A (ko) 1997-03-29
KR0177774B1 KR0177774B1 (ko) 1999-04-15

Family

ID=19424261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950026181A KR0177774B1 (ko) 1995-08-23 1995-08-23 반도체 메모리 장치의 초기화 회로

Country Status (3)

Country Link
US (1) US5774402A (ko)
JP (1) JP3917217B2 (ko)
KR (1) KR0177774B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237363B1 (ko) * 1997-07-08 2000-01-15 양병선 황토(黃土)를 주재료로 한 건축용 미장재와 그 제조방법
KR100477838B1 (ko) * 2002-05-02 2005-03-23 주식회사 하이닉스반도체 반도체 메모리 소자
KR100581444B1 (ko) * 1997-06-27 2006-07-25 가부시끼가이샤 도시바 전원인가시집적회로응답을제어하기위한장치
KR100902048B1 (ko) * 2007-05-14 2009-06-15 주식회사 하이닉스반도체 반도체 장치의 어드레스 수신회로

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3566429B2 (ja) * 1995-12-19 2004-09-15 株式会社ルネサステクノロジ 同期型半導体記憶装置
IT1291209B1 (it) * 1997-03-18 1998-12-29 Sgs Thomson Microelectronics Metodo e dispositivo di lettura di una cella di memoria non cancellabile.
FR2766594B1 (fr) * 1997-07-24 2000-01-28 Sgs Thomson Microelectronics Dispositif de re-initialisation a commande externe pour une memoire non volatile en circuit integre
KR100313495B1 (ko) * 1998-05-13 2001-12-12 김영환 반도체메모리장치의동작모드결정회로
DE19829287A1 (de) * 1998-06-30 2000-01-05 Siemens Ag Dynamische Halbleiter-Speichervorrichtung und Verfahren zur Initialisierung einer dynamischen Halbleiter-Speichervorrichtung
DE19829288C2 (de) * 1998-06-30 2001-03-01 Siemens Ag Dynamische Halbleiter-Speichervorrichtung und Verfahren zur Initialisierung einer dynamischen Halbleiter-Speichervorrichtung
JP3581610B2 (ja) * 1999-10-25 2004-10-27 セイコーインスツルメンツ株式会社 ラッチ回路
KR100368132B1 (ko) * 2000-03-27 2003-01-15 한국과학기술원 메모리 어드레싱 방법
JP4351819B2 (ja) * 2001-12-19 2009-10-28 株式会社東芝 半導体装置及び不揮発性半導体記憶装置
JP2003332892A (ja) * 2002-05-14 2003-11-21 Seiko Instruments Inc ラッチ回路及び半導体集積回路装置
KR100434513B1 (ko) * 2002-09-11 2004-06-05 삼성전자주식회사 클럭 인에이블 신호를 이용한 데이터 경로의 리셋 회로,리셋 방법 및 이를 구비하는 반도체 메모리 장치
TWI326084B (en) * 2005-09-13 2010-06-11 Hynix Semiconductor Inc Synchronous dynamic random access memory integrated circuit semiconductor memory with reset function and method of resetting a memory without powering down the memory
KR101960276B1 (ko) 2018-11-12 2019-03-20 최원보 면진장치의 설치를 위한 이중마루용 바닥지지체

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6427094A (en) * 1987-07-23 1989-01-30 Mitsubishi Electric Corp Mos-type semiconductor memory
JP2588936B2 (ja) * 1988-07-04 1997-03-12 沖電気工業株式会社 半導体記憶装置
JP2555900B2 (ja) * 1990-02-06 1996-11-20 日本電気株式会社 半導体メモリの出力制御回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100581444B1 (ko) * 1997-06-27 2006-07-25 가부시끼가이샤 도시바 전원인가시집적회로응답을제어하기위한장치
KR100237363B1 (ko) * 1997-07-08 2000-01-15 양병선 황토(黃土)를 주재료로 한 건축용 미장재와 그 제조방법
KR100477838B1 (ko) * 2002-05-02 2005-03-23 주식회사 하이닉스반도체 반도체 메모리 소자
KR100902048B1 (ko) * 2007-05-14 2009-06-15 주식회사 하이닉스반도체 반도체 장치의 어드레스 수신회로
US7755969B2 (en) 2007-05-14 2010-07-13 Hynix Semiconductor Inc. Address receiving circuit for a semiconductor apparatus
US8059483B2 (en) 2007-05-14 2011-11-15 Hynix Semiconductor Inc. Address receiving circuit for a semiconductor apparatus

Also Published As

Publication number Publication date
JPH09106668A (ja) 1997-04-22
US5774402A (en) 1998-06-30
JP3917217B2 (ja) 2007-05-23
KR0177774B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR970012736A (ko) 반도체 메모리 장치의 초기화 회로
US6058063A (en) Integrated circuit memory devices having reduced power consumption requirements during standby mode operation
KR940007003B1 (ko) 프로그래머블형 논리장치 및 그 장치에 사용되는 기억회로
US5025422A (en) Semiconductor memory device
KR20040008796A (ko) 파워 업 회로
JP2006066051A (ja) 半導体装置の高電圧スイッチ回路
KR100304195B1 (ko) 외부클럭신호를가지는동기형반도체메모리장치
KR950012706A (ko) 반도체 메모리 장치
KR940007873A (ko) 반도체 메모리장치의 플레시 라이트 회로
US5587671A (en) Semiconductor device having an output buffer which reduces signal degradation due to leakage of current
US5546034A (en) Pulse generator capable of variably controlling a pulse length
KR100224764B1 (ko) 로우 어드레스 스트로우브신호 입력버퍼
KR0167680B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로
US7231472B2 (en) Input/output byte control device using nonvolatile ferroelectric register
JPS62270098A (ja) 半導体センス回路
KR19990006508A (ko) 전원인가시 집적 회로 응답을 제어하기 위한 장치
KR100572839B1 (ko) 한 쌍의 상보 신호선 상의 불필요하게 된 전하를 이용하는 반도체 장치
KR950010142B1 (ko) 라이트 인에이블 (we) 버퍼 보호 회로
US6237104B1 (en) Method and a related circuit for adjusting the duration of a synchronization signal ATD for timing the access to a non-volatile memory
KR100335976B1 (ko) 2개또는그이상의메모리블록을가진반도체기억장치및데이터판독방법
KR100487492B1 (ko) 동적구동회로의출력제어방법
KR100226266B1 (ko) 반도체 메모리장치의 카스 버퍼회로
KR0147633B1 (ko) 반도체 메모리장치
KR100269300B1 (ko) 칼럼선택라인초기화회로및방법
KR0168774B1 (ko) 이퀄라이징 펄스 제너레이터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071101

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee