KR900002304A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR900002304A KR900002304A KR1019890009095A KR890009095A KR900002304A KR 900002304 A KR900002304 A KR 900002304A KR 1019890009095 A KR1019890009095 A KR 1019890009095A KR 890009095 A KR890009095 A KR 890009095A KR 900002304 A KR900002304 A KR 900002304A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor memory
- memory device
- substrate back
- back bias
- generation circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용된 다이나믹형 RAM의 기판 백바이어스 전압발생회로의 제1의 실시예를 도시한 회로도.
제2도는 제1도의 기판 백바이어스 전압발생회로를 포함하는 다이나믹형 RAM의 제1의 실시예를 도시한 블럭도.
제3도는 제2도의 다이나믹형 RAM의 통상의 동작모드의 제1의 실시예를 도시한 타이밍도.
Claims (9)
- 제1의 전압발생회로와 제2의 전압발생회로를 포함하는 기판 백바이어스 전압발생회로, 기판 백바이어스 전압검출수단 및 상기 기판 백바이어스 전압검출수단의 출력결과에 따라 상기 제1의 전압발생회로의 동작을 제어하기 위한 제어수단을 포함하는 반도체 기억장치에 있어서, 상기 반도체 기억장치의 소정의 동작모드에 동기해서 상기 기판 백바이어스 전압발생회로 및 상기 기판 백바이어스 전압검출수단의 동작이 제어되는 반도체 기억장치.
- 특허청구의 범위 제1항에 있어서, 상기 제1의 전압발생회로는 비교적 큰 전류공급 능력을 갖고, 상기 제2의 전압발생회로는 비교적 작은 전류공급 능력을 갖는 반도체 기억장치.
- 특허청구의 범위 제2항에 있어서, 상기 반도체 기억장치는 다이나믹형 RAM이며, 상기 소정의 동작모드는 CAS 버퍼 RAS재생모드인 반도체 기억장치.
- 특허청구의 범위 제3항에 있어서, 상기 CAS버퍼 RAS재생모드로 될때, 상기 제1의 전압발생회로는 선택적으로 그 동작회수가 제한되고, 상기 제2의 전압발생회로 및 상기 기판 백바이어스 전압검출수단은 선택적으로 그 동작이 정지되는 반도체 기억장치.
- 제1의 전압발생회로와 제2의 전압발생회로를 포함하는 기판 백바이어스 전압발생회로, 기판 백바이어스 전압검출수단 및 상기 기판 백바이어스 전압검출수단의 출력결과에 따라 상기 제1의 전압발생회로의 동작을 제어하기 위한 제어수단을 포함하는 반도체 기억장치에 있어서, 상기 반도체 기억장치에 공급되는 여러개의 기동 제어신호의 소정의 조합에 동기해서 상기 기판 백바이어스 전압발생회로 및 상기 기판 백바이어스 전압검출수단의 동작이 제어되는 반도체 기억장치.
- 특허청구의 범위 제5항에 있어서, 상기 제1의 전압발생회로는 비교적 큰 전류공급 능력을 갖고, 상기 제2의 전압발생회로는 비교적 작은 전류공급 능력을 갖는 반도체 기억장치.
- 특허청구의 범위 제6항에 있어서, 상기 반도체 기억장치는 다이나믹형 RAM이며, 상기 기동제어신호는 로우어드레스 스트로브신호 RAS 및 칼럼어드레스 스트로브신호 CAS이고, 제1의 전압발생회로는 상기 로우어드레스 스트로브신호 RAS가 저레벨로 될때 또는 상기 로우어드레스 스트로브신호 RAS 및 칼럼어드레스 스트로브신호 CAS가 모두 고레벨로 되고 기판 백바이어스 전압이 규정값 이하로 되었을 때 선택적으로 동작상태가 되고, 상기 로우어드레스 스트로브신호 RAS 가 고레벨로 되고 상기 칼럼어드레스 스트로브신호 CAS가 저레벨로 될때 선택적으로 그 동작이 정지되는 반도체 기억장치.
- 특허청구의 범위 제7항에 있어서, 상기 제2의 전압발생회로는 상기 로우어드레스 스트로브신호 RAS 가 저레벨 또는 상기 칼럼어드레스 스트로브신호 CAS가 고레벨로 될때 선택적으로 동작상태로 되고, 상기 로우어드레스 스트로브신호 RAS 가 고레벨 또한 상기 칼럼어드레스 스트로브신호 CAS가 저레벨로 될때 선택적으로 그 동작이 정지되는 반도체 기억장치.
- 특허청구의 범위 제8항에 있어서, 상기 기판 백바이어스 전압검출수단은 칼럼어드레스 스트로브신호 CAS가 저레벨로 될때 선택적으로 그 동작이 정지되는 반도체 기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63-167576 | 1988-07-05 | ||
JP63167576A JPH0218783A (ja) | 1988-07-05 | 1988-07-05 | 半導体記憶装置 |
JP63-167575 | 1988-07-05 | ||
JP63167575A JP2824470B2 (ja) | 1988-07-05 | 1988-07-05 | ダイナミック型ram |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900002304A true KR900002304A (ko) | 1990-02-28 |
KR0134773B1 KR0134773B1 (ko) | 1998-04-20 |
Family
ID=26491577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890009095A KR0134773B1 (ko) | 1988-07-05 | 1989-06-29 | 반도체 기억장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4985869A (ko) |
KR (1) | KR0134773B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100236813B1 (ko) * | 1996-02-06 | 2000-01-15 | 다니구찌 이찌로오 | 기판 전위의 변동을 방지할 수 있는 반도체 집적 회로 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03233743A (ja) * | 1990-02-09 | 1991-10-17 | Hitachi Ltd | 記憶制御装置および記憶装置 |
JPH04259983A (ja) * | 1991-02-15 | 1992-09-16 | Hitachi Ltd | 半導体記憶装置 |
KR940003153B1 (ko) * | 1991-04-12 | 1994-04-15 | 금성일렉트론 주식회사 | 백바이어스 발생회로 |
KR940004482Y1 (ko) * | 1991-10-10 | 1994-07-04 | 금성일렉트론 주식회사 | 셑 플레이트 전압 초기 셑업회로 |
KR940008147B1 (ko) * | 1991-11-25 | 1994-09-03 | 삼성전자 주식회사 | 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치 |
JPH0612896A (ja) * | 1992-04-28 | 1994-01-21 | Nec Corp | 半導体記憶装置 |
US5404543A (en) * | 1992-05-29 | 1995-04-04 | International Business Machines Corporation | Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes |
KR950003390Y1 (ko) * | 1992-09-24 | 1995-04-27 | 문정환 | 로우 어드레스 스트로브(/ras) 신호의 클램핑 회로 |
JP3236105B2 (ja) * | 1993-03-17 | 2001-12-10 | 富士通株式会社 | 不揮発性半導体記憶装置及びその動作試験方法 |
US5461591A (en) * | 1993-12-02 | 1995-10-24 | Goldstar Electron Co., Ltd. | Voltage generator for semiconductor memory device |
KR0123849B1 (ko) * | 1994-04-08 | 1997-11-25 | 문정환 | 반도체 디바이스의 내부 전압발생기 |
JPH09219092A (ja) * | 1996-02-15 | 1997-08-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100231602B1 (ko) * | 1996-11-08 | 1999-11-15 | 김영환 | 복합 모드형 기판전압 발생회로 |
US5883544A (en) * | 1996-12-03 | 1999-03-16 | Stmicroelectronics, Inc. | Integrated circuit actively biasing the threshold voltage of transistors and related methods |
JP2008191442A (ja) * | 2007-02-06 | 2008-08-21 | Nec Electronics Corp | 表示ドライバic |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6159688A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | 半導体集積回路装置 |
-
1989
- 1989-06-29 KR KR1019890009095A patent/KR0134773B1/ko not_active IP Right Cessation
- 1989-07-05 US US07/375,492 patent/US4985869A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100236813B1 (ko) * | 1996-02-06 | 2000-01-15 | 다니구찌 이찌로오 | 기판 전위의 변동을 방지할 수 있는 반도체 집적 회로 |
Also Published As
Publication number | Publication date |
---|---|
KR0134773B1 (ko) | 1998-04-20 |
US4985869A (en) | 1991-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900002304A (ko) | 반도체 기억장치 | |
KR950012454A (ko) | 다수의 내부 전원을 갖는 동적 메모리장치 | |
US5452253A (en) | Burn-in test circuit for semiconductor memory device | |
KR940001163A (ko) | 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치 | |
KR920010639A (ko) | 강유전성 메모리용 감지증폭기 및 그 감지방법 | |
EP0328110A3 (en) | Operation mode setting circuit for dram | |
KR960038982A (ko) | 반도체 메모리장치 | |
KR900019037A (ko) | 동작전원 전압으로써 복수의 정격 전압을 가지는 다이나믹, 랜덤, 액세스, 메모리 | |
EP0399240A3 (en) | Semiconductor memory device | |
KR940004654A (ko) | 다이나믹 메모리 장치 | |
KR930010987A (ko) | 다이나믹형 ram의 특수 모드제어방법 | |
KR950007089A (ko) | 진폭이 작은 고속 입력 신호에 응답하는 저전력 소비 신호 입력 회로를 갖고 있는 반도체 집적 회로 장치 | |
KR970029795A (ko) | 반도체 기억장치 | |
KR890016677A (ko) | 반도체메모리 | |
KR930010999A (ko) | 반도체기억장치와 그의 구동방법 | |
KR940007883A (ko) | 반도체 기억장치 | |
KR930020443A (ko) | 데이타 리텐션(dr)모드 컨트롤 회로 | |
KR920017115A (ko) | 반도체기억장치 | |
KR950012706A (ko) | 반도체 메모리 장치 | |
KR870000700A (ko) | 반도체 기억 장치 | |
KR950004271A (ko) | 반도체 메모리 장치의 전원전압 감지회로 | |
KR880011795A (ko) | 반도체 메모리장치 | |
KR960038979A (ko) | 외부 입출력제어신호에 대한 입력버퍼회로의 관통전류를 제어할 수 있는 다이나믹형 반도체 기억장치 | |
KR970076822A (ko) | 반도체 기억 장치 | |
KR920022297A (ko) | 다이너믹 랜덤 액세스 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20011228 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |