KR930010987A - 다이나믹형 ram의 특수 모드제어방법 - Google Patents

다이나믹형 ram의 특수 모드제어방법 Download PDF

Info

Publication number
KR930010987A
KR930010987A KR1019920020963A KR920020963A KR930010987A KR 930010987 A KR930010987 A KR 930010987A KR 1019920020963 A KR1019920020963 A KR 1019920020963A KR 920020963 A KR920020963 A KR 920020963A KR 930010987 A KR930010987 A KR 930010987A
Authority
KR
South Korea
Prior art keywords
circuit
mode
voltage
dynamic ram
address strobe
Prior art date
Application number
KR1019920020963A
Other languages
English (en)
Inventor
마사노리 다즈노키
시게토시 사코무라
도시쓰구 다케쿠마
유타카 이토우
가즈야 이토우
와타루 아라카와
히데토시 이와이
도시유키 사쿠타
마사미치 이시하라
Original Assignee
가나이 쓰토무
가부시키가이샤 히차치 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3327032A external-priority patent/JPH05144258A/ja
Application filed by 가나이 쓰토무, 가부시키가이샤 히차치 세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR930010987A publication Critical patent/KR930010987A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

저소비전력용으로 데이터 보지모드가 비치된 다이나믹형 RMA이 제공된다.
데이터 보지모드에서는 메모리셀의 정보보지동작이 유지될 수 있는 범위로 강압전압과 승압전압 및 기판전압등의 전압발생회로의 전류공급기능이 제한된다.
또 데이터 보지모드에서는 통상의 기록/판독 모드 및 리플레쉬모드 때에 선택된 메모리 매트의 수에 대해서 선택수는 많게 된다.
어드레스 스트로브 신호와 다른 제어신호와의 조합에 의해 데이터 보지모드등의 특수모드를 설정하고, 그 특수모드를 해제하는데는 더미 CBR리플레쉬가 행해지도록 한다.

Description

다이나믹형 RMA의 특수 모드제어방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 다이나믹형 RAM의 일실시예를 나타내는 기능블럭도.
제2도는 본 발명에 관한 데이터보지모드를 설정하기 위한 일실시예를 나타내는 동작타이밍도.
제3도는 본 발명에 관한 데이터 보지모드를 설정하기 위한 다른 일실시예를 나타내는 동작타이밍도.

Claims (12)

  1. 외부에서 공급되는 전원전압을 받아서 내부회로의 동작전압을 형성하는 강압회로와, 상기 강압회로의 동작전류를 차단시켜 이것에 대신해서 스위치소자를 통해서 외부에서 공급되는 전원전압을 상기 내부회로에 공급되도록 하는 수단을 포함하여, 상기 전압강압 회로의 동작전류는 다이나믹형 RAM이 데이터 보지모드일 때에 차단되게한 다이나믹형 RAM.
  2. 제1항에 있어서, 상기 강압회로는 기준전압발생회로와 기준전압을 받아서 전력증폭을 행하는 리미터 출력버퍼로 되고, 데이터 보지모드일 때에는 상기 기준전압 발생회로 및 상기 리미터 출력버퍼의 동작을 정지하게 되게한 다이나믹형 RAM.
  3. 제1항에 있어서, 통상의 기록/판독모드 및 리플레쉬모드에서 선택되는 메모리매트수에 대해서 상기 데이터보지모드에서 많은 메모리매트가 선택되게한 다이나믹형 RAM.
  4. 제1항에 있어서, 동작용과 대기용 기판형성전압 형성회로를 구비하여, 상기 데이터 보지모드때에 동작용 기판전압형성회로의 동작이 정지됨과 동시에 상기 대기용 기판전압형성회로에 입력되는 입력펄스의 주기가 연장형성되도록 한 다이나믹형 RAM.
  5. 제4항에 있어서, 내부회로의 동작전압을 받아서 이 내부회로의 동작전압보다 더 높게 된 승압전압을 발생시키는 동작용과 대기용 승압회로를 더 구비하여, 상기 데이터 보지모드에서 동작용 승압회로의 동작이 정지됨과 동시에 대기 승압회로로 입력되는 입력펄스의 주기가 더 연장되도록 한 다이나믹형 RAM.
  6. 제5항에 있어서, 상기 동작용 승압회로는 메모리 억세스가 있을때 또는 승압전압이 소망의 전압 이하로 떨어질 때에 동작되는 발진회로 및 승압회로로 구성되는 다이나믹형 RAM.
  7. 제3항에 있어서, 상기 데이터 보지모드에서 리플레쉬주기는 상기 통상 리플레쉬모드에서의 리플레쉬주기보다 길게 되도록 한 다이나믹형 RAM.
  8. 로우계의 어드레스 신호와 컬럼계의 어드레스 신호를 다중화해서 입력하기 위한 어드레스 스트로브 신호중 로우 어드레스 스트로브 신호만을 로레벨로 설정하는 단계와, 로레벨로 설정된 상기 로우 어드레스 스트로브 신호를 가진 리플레쉬 모드 이외의 특수모드를 설정하는 단계를 구비한 다이나믹형 RAM의 특수모드 제어방법.
  9. 로우계의 어드레스 신호와 컬럼계의 어드레스 신호를 다중화해서 입력하기 위한 기록 제어신호와 로우 및 컬럼 어드레스 스트로브신호를 제공하는 단계와, 상기 로우 어드레스 스트로브 신호를 활성화 하기 전에 상기 기록제어신호 및 상기 컬럼 어드레스 스트로브 신호를 확성하는 단계와, 상기 컬럼 어드레스 스트로브 신호를 리셋트한 후, 재차 특수모드를 설정하기 위해 상기 컬럼 어드레스 스트로브 신호를 활성화하는 단계를 구비한 다이나믹형 RAM의 특수모드 제어방법.
  10. 제8항에 있어서, 상기 특수모드는 다이나믹형 RAM의 회로가 정보보지동작만을 고려함으로써 활성화되는 저소비전력모드인 다이나믹형 RAM의 특수모드 제어방법.
  11. 제10항에 있어서, 상기 특수모드는 더미동작으로 해서 리플레쉬 동작을 행함으로써 해제되는 다이나믹형 RAM의 특수모드 제어방법.
  12. 제11항에 있어서, 더미동작으로써의 상기 리플레쉬동작은 로우 및 컬럼 어드레스신호를 다중화해서 입력하기 위한 로우 및 컬럼 어드레스 스트로브 신호를 이용하고, 상기 로우 어드레스 스트로브 신호를 활성화하기 전에 상기 컬럼 어드레스 스트로브 신호를 활성함으로써 행해지는 다이나믹형 RAM의 특수모드 제어방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920020963A 1991-11-15 1992-11-09 다이나믹형 ram의 특수 모드제어방법 KR930010987A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP3327032A JPH05144258A (ja) 1991-11-15 1991-11-15 ダイナミツク型ｒａｍの特殊モード制御方法
JP91-327033 1991-11-15
JP32703391 1991-11-15
JP91-327032 1991-11-15

Publications (1)

Publication Number Publication Date
KR930010987A true KR930010987A (ko) 1993-06-23

Family

ID=26572373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920020963A KR930010987A (ko) 1991-11-15 1992-11-09 다이나믹형 ram의 특수 모드제어방법

Country Status (4)

Country Link
US (1) US5410507A (ko)
EP (1) EP0542454A3 (ko)
KR (1) KR930010987A (ko)
TW (1) TW212243B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2725824B1 (fr) * 1994-10-18 1997-01-03 Thomson Csf Semiconducteurs Memoire insensible aux perturbations
JPH08315570A (ja) * 1995-05-15 1996-11-29 Mitsubishi Electric Corp 半導体記憶装置
US5657293A (en) * 1995-08-23 1997-08-12 Micron Technology, Inc. Integrated circuit memory with back end mode disable
US5689467A (en) * 1995-11-30 1997-11-18 Texas Instruments Incorporated Apparatus and method for reducing test time of the data retention parameter in a dynamic random access memory
JPH09167488A (ja) * 1995-12-18 1997-06-24 Mitsubishi Electric Corp 半導体記憶装置
US5640361A (en) * 1996-05-01 1997-06-17 Hewlett-Packard Company Memory architecture
JP3863313B2 (ja) * 1999-03-19 2006-12-27 富士通株式会社 半導体記憶装置
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
JP2001202773A (ja) * 2000-01-20 2001-07-27 Mitsubishi Electric Corp 半導体記憶装置
JP2002056671A (ja) 2000-08-14 2002-02-22 Hitachi Ltd ダイナミック型ｒａｍのデータ保持方法と半導体集積回路装置
WO2002032231A1 (en) * 2000-10-19 2002-04-25 Edens, Luppo Protein hydrolysates
US7085186B2 (en) * 2001-04-05 2006-08-01 Purple Mountain Server Llc Method for hiding a refresh in a pseudo-static memory
KR100465597B1 (ko) * 2001-12-07 2005-01-13 주식회사 하이닉스반도체 반도체 메모리 소자의 리프레쉬장치 및 그것의 리프레쉬방법
JP2004133800A (ja) * 2002-10-11 2004-04-30 Renesas Technology Corp 半導体集積回路装置
JP4478974B2 (ja) * 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
US7215188B2 (en) * 2005-02-25 2007-05-08 Freescale Semiconductor, Inc. Integrated circuit having a low power mode and method therefor
US8547756B2 (en) 2010-10-04 2013-10-01 Zeno Semiconductor, Inc. Semiconductor memory device having an electrically floating body transistor
KR100870423B1 (ko) * 2007-06-27 2008-11-26 주식회사 하이닉스반도체 반도체메모리소자
US8130547B2 (en) 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US10340276B2 (en) 2010-03-02 2019-07-02 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
KR102194791B1 (ko) * 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632217B2 (ja) * 1981-06-29 1994-04-27 富士通株式会社 半導体記憶装置
JPH01205788A (ja) * 1988-02-12 1989-08-18 Toshiba Corp 半導体集積回路
JPH02246516A (ja) * 1989-03-20 1990-10-02 Hitachi Ltd 半導体装置
US5172341A (en) * 1990-01-19 1992-12-15 Dallas Semiconductor Corporation Serial dram controller with multi generation interface

Also Published As

Publication number Publication date
TW212243B (ko) 1993-09-01
EP0542454A3 (en) 1996-02-14
EP0542454A2 (en) 1993-05-19
US5410507A (en) 1995-04-25

Similar Documents

Publication Publication Date Title
KR930010987A (ko) 다이나믹형 ram의 특수 모드제어방법
KR920013462A (ko) 반도체 기억장치
KR950012454A (ko) 다수의 내부 전원을 갖는 동적 메모리장치
JPS63146298A (ja) 可変語長シフトレジスタ
KR960006039A (ko) 반도체 기억 장치
KR940004654A (ko) 다이나믹 메모리 장치
KR940001163A (ko) 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치
KR890005993A (ko) 프로그래블 로직디바이스
JP2006309933A (ja) ランダムアクセスメモリにおいてスタンバイモードを実行するための方法と装置
TWI239531B (en) Ripple refresh circuit and method for sequentially refreshing a semiconductor memory system
JPH09180448A (ja) 半導体メモリ装置の昇圧電圧発生器
KR970029795A (ko) 반도체 기억장치
KR950009725A (ko) 반도체 메모리 장치
KR950007089A (ko) 진폭이 작은 고속 입력 신호에 응답하는 저전력 소비 신호 입력 회로를 갖고 있는 반도체 집적 회로 장치
KR900002304A (ko) 반도체 기억장치
KR960012009A (ko) 다이나믹형 메모리
KR920006974A (ko) 다이너믹형 반도체기억장치
KR870000700A (ko) 반도체 기억 장치
KR940007873A (ko) 반도체 메모리장치의 플레시 라이트 회로
KR960025776A (ko) 셰어드 센스앰프 방식의 센스 램프로 소비되는 전력을 경감한 반도체 기억 장치
KR20000009108A (ko) 대기전류를 감소시킨 반도체 메모리용 고전원 발생장치
KR970012694A (ko) 고속 판독 반도체 메모리
KR950020733A (ko) 동기형 메모리
JPS6030039B2 (ja) 半導体ダイナミツクメモリ装置
KR940003837B1 (ko) 기판 전압 발생회로의 구동방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid