KR960012009A - 다이나믹형 메모리 - Google Patents

다이나믹형 메모리 Download PDF

Info

Publication number
KR960012009A
KR960012009A KR1019950031538A KR19950031538A KR960012009A KR 960012009 A KR960012009 A KR 960012009A KR 1019950031538 A KR1019950031538 A KR 1019950031538A KR 19950031538 A KR19950031538 A KR 19950031538A KR 960012009 A KR960012009 A KR 960012009A
Authority
KR
South Korea
Prior art keywords
word line
control circuit
word
level
control
Prior art date
Application number
KR1019950031538A
Other languages
English (en)
Other versions
KR0184092B1 (ko
Inventor
기요후미 사쿠라이
사토루 다카세
마사키 오기하라
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR960012009A publication Critical patent/KR960012009A/ko
Application granted granted Critical
Publication of KR0184092B1 publication Critical patent/KR0184092B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 DRAM셀의 게이트산화막에 걸리는 전제밀도를 작게 하여 그 신속성의 지하를 억제하고, 숭압워드선 구동신호의 레벨저하를 억제하여 리크보상회로를 생략하고, 독출 리스토어시간이나 기록사이클시간을 단축할 수 있다. 본 발명은(MC) 어레이(60)와, 메모리셀로부터 비트선(BL)으로 독출된 전위를 센스증폭하고, 기록데이터의 전위를 비트선에 설정하기 위한 센스엠프(69), /RAS신호에 동기하여 워드선(WL)의 선택 및 센스 엠프의 활성화 제어를 수행하는 제어회로, /RAS신호가 활성레벨로 된 다음 비활성레벨로 되돌아 가기까지의 사이에서 선택워드선에 접속되어 있는 메모리셀로부터 그것에 접속되어 있는 비티선으로 독출된 전위가 센스엠프에 의해 센스 증폭된 후에 선택워드선에 비활성레벨로 되돌리도록 제어하는 워드선 제어회로(11)를 구비하여 구성된 것을 특징으로 한다.

Description

다이나믹형 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시에 따른 DRAM에 블럭구성을 개략적으로 나타낸 도면,
제5도는 제1도중 워드선 제어회로의 1구체예를 나타낸 논리회로도,
제6도는 제1도중 워드선 지연보상회로의 1구체예를 나타낸 논리회로도.

Claims (6)

  1. 다이나믹형 메모리셀이 행열상에 배열된 메모리셀 어레이(60)와, 상기 메모리셀 어레이(60)의 동일 행의 메모리셀에 접속된 복수의 워드선(WL), 상기 메모리셀 어레이(60)의 동일 염의 메모리셀에 접속된 복수의비트선(BL), 상기 워드선(WL)을 선택 구동하기 위한 행디코더(67), 상기 비트선(BL)을 선택하기 위한 열선택회로(69), 상기 열선택회로(69)를 구동하기 위한 열디코더(75), 상기 비트선(BL)에 상기 메모리셀로부터독출된 전위를 센스증폭하고, 기록데이터의 전위를 상기 비트선(BL)에 설정하기 위한 센스엠프(69), 외부로부터 입력하는 /RAS신호에 동기하여 상기 워드선의 선택제어 및 상기 센스엠프(69)의 활성화 제어를 수행하는 제어회로(61∼68) 및 상기/RAS신호가 활성레벨로 된 다음 비활성레벨로 되돌아 가기까지의 사이에서 상기 제어회로(61∼68)에 의해 선택된 워드선(WL)에 접속되어 있는 메모리셀로부터 그것에 접속되어 있는 비트선 (BL)으로 독출된 전위가 상기 센스엠프(69)에 의해 센스 증폭된 후에 상기 워드선(WL)을 비활성레벨로 되돌리도록 제어하는 워드선 제어회로(11)를 구비하여 구성된 것을 특징으로 하는 다이나믹형 메모리.
  2. 제1항에 있어서, 상기 워드선 제어회로(11)가 상기 워드선(WL)을 비활성레벨로 되돌아 간 직후에 상기비트선(BL) 및 상기 센스엠프(69)의 입출력노드를 이퀼라이즈하도록 제어하는 것을 특징으로 하는 다이나믹형 메모리.
  3. 제1항에 있어서, 상기 워드선 제어회로(11)가 상기 워드선(WL)을 비활성레벨로 되돌아 가게 한 후의 기록동작시에 기록 인에이블신호에 동기하여 상기 워드선(WL)을 제차 활성레벨로 설정하도록 제어하는 것을 특징으로 하는 다이나믹형 메모리.
  4. 제2항에 있어서, 상기 워드선 제어회로(11)가 상기 워드선(WL)을 비활성레벨로 되돌아 간 후의 기록동작시에 기록 인에이블신호에 동기하여 상기 워드선을 제차 활성레벨로 설정하도록 제어하는 것을 특징으로 하는 다이나믹형 메모리.
  5. 제3항 또는 제4항에 있어서, 상기 워드선 제어회로(11)가 상기 워드선(WL)을 제차 활성레벨로 설정한 후, 상기/RAS신호가 비활성레벨로 되돌아 가는 것에 의해 상기 워드선을 비활성레벨로 되돌리도록 제어하는 것을 특징으로 하는 다이나믹형 메모리.
  6. 제3항 또는 제4항에 있어서, 상기 워드선 제어회로(11)가 상기 워드선(WL)을 재차 활성레벨로 설정한 후, 상기/RAS신호가 비활성레벨로 되돌아 가는 것을 대기하지 않고 상기 워드선(WL)을 비활성레벨로 되돌리도록 제어하는 것을 특징으로 하는 다이나믹형 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950031538A 1994-09-29 1995-09-23 다이나믹형 메모리 KR0184092B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-234743 1994-09-29
JP6234743A JPH08102187A (ja) 1994-09-29 1994-09-29 ダイナミック型メモリ

Publications (2)

Publication Number Publication Date
KR960012009A true KR960012009A (ko) 1996-04-20
KR0184092B1 KR0184092B1 (ko) 1999-04-15

Family

ID=16975667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031538A KR0184092B1 (ko) 1994-09-29 1995-09-23 다이나믹형 메모리

Country Status (7)

Country Link
US (1) US5642326A (ko)
EP (1) EP0704850B1 (ko)
JP (1) JPH08102187A (ko)
KR (1) KR0184092B1 (ko)
CN (1) CN1087472C (ko)
DE (1) DE69521656T2 (ko)
TW (1) TW303051U (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010010053A (ko) * 1999-07-15 2001-02-05 김영환 화면 소거시 화면 흔들림 방지 회로

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6122710A (en) * 1998-02-17 2000-09-19 International Business Machines Corporation Dynamic word line driver for cache
JP3786521B2 (ja) * 1998-07-01 2006-06-14 株式会社日立製作所 半導体集積回路及びデータ処理システム
JP3298536B2 (ja) * 1999-01-29 2002-07-02 日本電気株式会社 半導体記憶装置
KR100869870B1 (ko) 2000-07-07 2008-11-24 모사이드 테크놀로지스, 인코포레이티드 메모리 소자에서의 읽기 명령 수행 방법 및 ｄｒａｍ액세스 방법
US6414898B1 (en) * 2001-01-16 2002-07-02 Taiwan Semiconductor Manufacturing Company Method to reduce peak current for RAS cycle sensing in DRAM using non-multiplexed row and column addresses to avoid damage to battery
JP4544808B2 (ja) * 2002-04-09 2010-09-15 富士通セミコンダクター株式会社 半導体記憶装置の制御方法、および半導体記憶装置
US7200050B2 (en) * 2003-05-26 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Memory unit and semiconductor device
KR100535131B1 (ko) * 2003-05-30 2005-12-07 주식회사 하이닉스반도체 페이지 모드에서의 메모리 소자 리드 방법 및 이를 이용한로우 디코더 제어회로
JP4769548B2 (ja) 2005-11-04 2011-09-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体記憶装置
KR100780947B1 (ko) * 2006-02-24 2007-12-03 삼성전자주식회사 Ｄｒａｍ 구조의 메모리를 구비하는 디스플레이용 구동집적회로 및 디스플레이 구동방법
JP2008135116A (ja) * 2006-11-28 2008-06-12 Toshiba Corp 半導体記憶装置
JP4675362B2 (ja) * 2007-08-10 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6287043B2 (ja) 2013-10-17 2018-03-07 富士通セミコンダクター株式会社 半導体記憶装置
WO2022246644A1 (en) * 2021-05-25 2022-12-01 Citrix Systems, Inc. Data transfer across storage tiers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969706A (en) * 1974-10-08 1976-07-13 Mostek Corporation Dynamic random access memory misfet integrated circuit
JPS5250867A (en) * 1975-10-23 1977-04-23 Iony Kk Wind wheel device for grain selector
JPS6052679A (ja) * 1983-08-26 1985-03-25 Kanegafuchi Chem Ind Co Ltd 耐候性のすぐれた艶消壁装材用シ−ト
JPS6124091A (ja) * 1984-07-12 1986-02-01 Nec Corp メモリ回路
US5031150A (en) * 1988-08-26 1991-07-09 Kabushiki Kaisha Toshiba Control circuit for a semiconductor memory device and semiconductor memory system
JP2962080B2 (ja) * 1991-12-27 1999-10-12 日本電気株式会社 ランダムアクセスメモリ
JP2833359B2 (ja) * 1992-07-29 1998-12-09 日本電気株式会社 Ｄｒａｍ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010010053A (ko) * 1999-07-15 2001-02-05 김영환 화면 소거시 화면 흔들림 방지 회로

Also Published As

Publication number Publication date
EP0704850B1 (en) 2001-07-11
TW303051U (en) 1997-04-11
JPH08102187A (ja) 1996-04-16
KR0184092B1 (ko) 1999-04-15
DE69521656D1 (de) 2001-08-16
CN1142672A (zh) 1997-02-12
EP0704850A2 (en) 1996-04-03
US5642326A (en) 1997-06-24
CN1087472C (zh) 2002-07-10
DE69521656T2 (de) 2002-05-08
EP0704850A3 (en) 1999-07-07

Similar Documents

Publication Publication Date Title
US6542417B2 (en) Semiconductor memory and method for controlling the same
US6504783B2 (en) Semiconductor device having early operation high voltage generator and high voltage supplying method therefor
JP3101298B2 (ja) 半導体メモリ装置
KR950006608A (ko) 고속순차 액세스용 행어드레스 버퍼 유니트에 독자적인 캐쉬 메모리로서 역할하는 감지 증폭기를 가진 동적 랜덤 액세스 메모리 장치
JPH0252358B2 (ko)
KR960012009A (ko) 다이나믹형 메모리
KR960006039A (ko) 반도체 기억 장치
US6542426B2 (en) Cell data protection circuit in semiconductor memory device and method of driving refresh mode
US5719814A (en) Semiconductor memory device capable of storing high potential level of data
JPH0536277A (ja) 半導体メモリ装置
JPH041955B2 (ko)
KR100486260B1 (ko) 동기식 디램의 고주파수 동작을 위한 비트라인 센스앰프구동 제어회로 및 그 구동 제어방법
US6324116B1 (en) Merged semiconductor device having DRAM and SRAM and data transferring method using the semiconductor device
US4934826A (en) Block partitioned dynamic semiconductor memory device
US7088637B2 (en) Semiconductor memory device for high speed data access
US5796668A (en) Integrated circuit memory devices having reduced write cycle times and related methods
US6041004A (en) Semiconductor device with high speed write capabilities
KR20030009057A (ko) 클럭 신호에 동기하여 동작하는 반도체 기억 장치
JPH04318391A (ja) 半導体記憶装置
KR100663771B1 (ko) 반도체 기억 장치
KR20030009356A (ko) 메모리 배열
US5065365A (en) Semiconductor memory device carrying out reading and writing operations in order in one operating cycle and operating method therefor
US5894440A (en) Semiconductor memory device and data transferring structure and method therein
US6144597A (en) Memory device having a self-test function using sense amplifiers and a method for controlling a data writing operation in a test mode of the memory device
JP2740486B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101124

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee