JP3786521B2 - 半導体集積回路及びデータ処理システム - Google Patents
半導体集積回路及びデータ処理システム Download PDFInfo
- Publication number
- JP3786521B2 JP3786521B2 JP18577898A JP18577898A JP3786521B2 JP 3786521 B2 JP3786521 B2 JP 3786521B2 JP 18577898 A JP18577898 A JP 18577898A JP 18577898 A JP18577898 A JP 18577898A JP 3786521 B2 JP3786521 B2 JP 3786521B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- access
- memory
- data
- bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/30—Providing cache or TLB in specific location of a processing system
- G06F2212/304—In main memory subsystem
- G06F2212/3042—In main memory subsystem being part of a memory device, e.g. cache DRAM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2245—Memory devices with an internal cache buffer
Description
【０００１】
【発明の属する技術分野】
本発明は、メモリを集積した半導体集積回路、更にはＣＰＵ（中央処理装置）のような論理回路と共に大容量メモリを1チップに集積した半導体集積回路に係り、例えば、ＣＰＵ及び1次キャッシュメモリと共に同一チップに搭載された混載ＤＲＡＭに適用して有効な技術に関する。
【０００２】
【従来の技術】
今日、大容量メモリと大規模な論理回路とを1チップに集積化した半導体集積回路が提供されている。このような半導体集積回路では、メモリと論理回路との間のデータスループットを上げるために、メモリと論理回路とを接続するバスを１２８ビットのように増やすことが容易であり、チップ外部の入出力ピンをドライブする場合に比べてデータ入出力にかかる電力消費を抑えて高速にデータ転送が行えると言う利点が有る。
【０００３】
前記大容量メモリとしてマルチバンクＤＲＡＭ（Dynamic Random Access Memory）を用いることができる。マルチバンクＤＲＡＭでは、メモリバンク毎にセンスアンプが設けられ、ワード線選択動作で一旦センスアンプにラッチしたデータを、カラムスイッチの切り替えだけで順次高速に出力することができる。したがって、同一ページ（同一ワード線アドレス）内の連続アドレスのアクセスであれば比較的高速化することが可能である。しかしながら、異なるページがアクセスされる（ページミスが発生する）と、ビット線プリチャージ等によってアクセスが遅くなる。
【０００４】
前記マルチバンクＤＲＡＭは更に、一定条件下でページミスを隠すことも可能である。即ち、あるメモリバンクにリード又はライトコマンドを発行して動作させているとき、これとは異なる他のメモリバンクを次に利用するならば、当該他のメモリバンクに予め活性化コマンドを与えてワード線選択動作を先行させることができる。そうするためには、当然ＣＰＵがそのようなアドレス順でアクセスを行わなければならないが、これをＣＰＵの動作プログラム等で全て規定することは実質的に不可能である。
【０００５】
また、半導体集積回路の中には、前記大容量メモリとＣＰＵ等の大規模論理回路に加えてキャッシュメモリを混載したものがある。これは、大容量メモリとＣＰＵとの動作速度の違いをキャッシュメモリによって緩和することにより、ＣＰＵによる高速データ処理をねらったものである。即ち、大容量メモリが保有するデータの内、ＣＰＵが最近使った一部のデータ並びにその近傍のデータを高速なキャッシュメモリに保持させる。しかしながら、ＣＰＵによるメモリアクセスがキャッシュメモリにヒットしている間はよいが、一旦ミスが起きると、大容量メモリへのアクセスが行なわれるため、これによってＣＰＵのデータ処理速度が制限される。
【０００６】
尚、マルチバンクＤＲＡＭについて記載された文献の例として特開平１０−６５１２４号公報がある。
【０００７】
【発明が解決しようとする課題】
上述のように、マルチバンクＤＲＡＭであってもアクセスアドレスの順番によっては必ずページミスを隠せるとは限らず、マルチバンクＤＲＡＭに対してキャッシュメモリを設けてもキャッシュミスを生ずれば事情は全く同じである。そこで、マルチバンクを持つメモリのアクセス速度を更に改善する必要性が本発明者によって見出された。
【０００８】
本発明の第１の目的は、マルチバンクを持つメモリのファーストアクセス、即ち、その前のアクセスとワード線が相違されるリードアクセスを高速化することにある。
【０００９】
本発明の第２の目的は、マルチバンクを持つメモリに対してキャッシュメモリが設けられている場合に、当該キャッシュメモリのキャッシュミスに起因してキャッシュエントリのリプレースとライトバックとを行うとき、並列動作可能なマルチバンクを持つメモリの動作効率を低下させないようにすることである。すなわち、ライトバックすべきキャッシュラインのデータをマルチバンクを持つメモリに書込む動作と、前記と同一キャッシュラインに書き込むべき新たなキャッシュエントリデータをマルチバンクを持つメモリから読み出す動作との間では、アドレス信号のうちインデックスアドレスに相当するアドレス情報が同一とされる。メモリバンク選択用アドレス情報にインデックスアドレスの情報がマッピングされていると、相互にインデックスアドレスが同一のアドレスに配置されているデータは同一メモリバンクに配置されることになるから、キャッシュラインをリプレースするためのリード動作とライトバックのためのライト動作を同一のメモリバンクに対して行わなければならず、異なるメモリバンクを用いて双方の動作を効率的に行うことはできない。
【００１０】
本発明の第3の目的は、マルチバンクを持つメモリマクロを複数個混載した半導体集積回路においてメモリマクロが競合しない複数のアクセス要求に対しては一方のアクセスが他方のアクセスをブロックしないようにしたノンブロッキングマルチアクセスを可能にすることである。
【００１１】
本発明の第4の目的は、キャッシュラインをワード線単位とするマルチバンクを持つＤＲＡＭに対するデータの書換えを効率化することにある。即ち、キャッシュラインが書換え単位であるとき、通常のＤＲＡＭと同様に、ワード線選択動作によってビット線に読み出された記憶情報がセンスアンプにラッチされるのを待って書き込みデータを印加する非破壊書込みを行う必然性のないことが本発明者によって見出された。
【００１２】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１４】
《１》次アドレス先行発行
マルチバンク構成のメモリマクロを用いて各メモリバンクのセンスアンプにデータを保持させ、アクセスがその保持データにヒットするときは当該センスアンプがラッチするデータを出力させることによってメモリマクロのファーストアクセスを高速化することができる。即ち、各メモリバンクをセンスアンプキャッシュとして機能させる。このようなセンスアンプキャッシュのヒット率（センスアンプのデータに対するヒット率）を更に向上させるために、メモリバンクをアクセスした後に、その次のアドレス（所定のオフセットを加算したアドレス）を先行発行して、当該先行発行アドレスのデータを別メモリバンクのセンスアンプに先読みさせる。先行発行の対象を次アドレスとするのは、ＣＰＵの動作プログラムや一群の処理データはリニアアドレスにマッピングされるのを基本とするという経験則に基づく。
【００１５】
上記次アドレス先行発行を実現する半導体集積回路は、メモリマクロ（５Ｍａ〜５Ｍｄ）とアクセス制御回路（４）を有する。前記メモリマクロは、バンクアドレスが夫々割当てられた複数個のメモリバンク（Ｂａｎｋ１〜Ｂａｎｋ４）を有し、各メモリバンクはロウアドレス信号（Ｒ−ＡＤＤ）によってワード線（ＷＬ）を選択し、選択されたワード線のメモリセルからビット線（ＢＬ）に読み出された記憶情報をラッチ可能なセンスアンプ（５３）を有し、カラムアドレス信号（Ｙｓ０〜Ｙｓ７）に従ってビット線を選択し、選択したビット線をメモリマクロのデータ線（ＧＢＬ）に導通させるものである。前記アクセス制御回路は、メモリバンク毎に動作させることができるコマンド及びアドレス信号の出力手段（４４）と、既に前記センスアンプにラッチされているデータを後のアクセス要求に応答して前記データ線に出力可能にするヒット判定手段（４３）と、外部からのアクセスアドレスに対するメモリマクロのアクセス制御の次に、当該外部からのアクセスアドレスに対して所定のオフセットを持つアクセスアドレスを先行発行して当該先行発行されたアドレスのデータをメモリマクロのメモリセルからセンスアンプに先読みさせるアドレス先行発行手段（４２）とを有する。
【００１６】
先行発行アドレスはその直前のアクセス対象とは異なるメモリバンクのアドレスでなければならない。同一メモリバンクであれば、先のアクセスに対してセンスアンプキャッシュの機能が利用できなくなる。そのためには、前記外部からのアクセスアドレスに対して前記所定のオフセットを持つアクセスアドレスは、前記外部からのアクセスアドレスが指定するメモリバンクとは異なるメモリバンクを指定するアドレスとされる。観点を変えれば、前記出力手段が出力するアドレス信号はカラムアドレス信号（Ｃ０〜Ｃ２）の上位側にバンクアドレス信号（Ｂ０〜Ｂ３）がマッピングされ、バンクアドレス信号の上位側にロウアドレス信号（Ｒ０〜Ｒ７）がマッピングされていて、前記所定のオフセットは、カラムアドレス信号のビット数をｉとするとき、カラムアドレス信号の最下位ビットから２ｉとされる。
【００１７】
ここで、前記センスアンプキャッシュ機能のためのヒット判定手段は、外部から供給されるアクセスアドレスと前記センスアンプが保有する記憶情報のアクセスアドレスとの一致、不一致を検出する比較手段（４３２Ａ，４３２Ｂ）を有するように構成することができる。前記コマンド及びアドレス信号の出力手段は、前記比較手段による不一致検出に応答して、外部からのアクセスアドレスで指定されるメモリマクロにメモリバンク、ワード線及びビット線の選択動作を指示し、前記比較手段による一致検出に応答して、外部からのアクセスアドレスで指定されるメモリマクロにワード線選択動作を抑止してメモリバンク及びビット線選択動作を指示するように構成することができる。
【００１８】
《２》２次キャッシュのアドレスアライメント調整
前記アクセス制御回路（４）にＣＰＵ（１）を接続し、前記ＣＰＵ及びアクセス制御回路にセットアソシアティブ形式の１次キャッシュメモリ（２）を接続するとき、前記アクセス制御回路及び前記メモリマクロを、そのセンスアンプキャッシュ機能による２次キャッシュメモリ（６）として位置付けることができる。それら全体はマルチチップのデータ処理システムとして構成してもよい。前記１次キャッシュメモリのキャッシュミスに起因してミスに係るキャッシュラインのリプレースと共に当該キャッシュラインのライトバックが必要なときがある。このとき、１次キャッシュメモリのキャッシュミスに係るキャッシュラインのデータを２次キャッシュメモリにライトバックする動作と、ミスに係るキャッシュラインとリプレースすべきキャッシュエントリデータを２次キャッシュメモリから読み出す動作との間では、１次キャッシュメモリに対するインデックスアドレスは同一とされる。２次キャッシュメモリのメモリバンクアドレス情報と１次キャッシュメモリのインデックスアドレス情報とが同じであれば、相互にインデックスアドレスが同一のアドレスのデータは２次キャッシュメモリでは同一メモリバンクに配置されることになるから、キャッシュラインをリプレースするためのリード動作とライトバックのためのライト動作を同一のメモリバンクに対して行わなければならず、異なるメモリバンクを用いて双方の動作を効率的に行うことはできない。
【００１９】
そこで、前記アクセス制御回路に、外部から供給されるアクセスアドレス信号のビット配列を変更してメモリマクロに出力するアドレスアライメント調整手段（４１）を設ける。例えばアドレスアライメント調整手段は、前記ＣＰＵから供給されるアドレス信号のうち１次キャッシュメモリのインデックスアドレスに割り付けられる複数アドレスビットの配列とは異なる配列を前記メモリバンクのバンクアドレスに割当てる。これにより、１次キャッシュメモリのキャッシュミスによりキャッシュエントリのリプレースを行うとき、マルチバンクを持つメモリの動作効率を低下させないようにすることができる。
【００２０】
観点を変えれば、前記アドレスアライメント調整手段は、前記ＣＰＵから供給されるアドレス信号のうち少なくとも前記１次キャッシュメモリのインデックスアドレスとして用いられるアドレス情報の全部又は一部の配列を変更して前記メモリバンクのバンクアドレスに割当てるものである。例えば、前記アドレスアライメント調整手段は、ＣＰＵから供給されるアドレス信号のうち前記１次キャッシュメモリのインデックスアドレスとして用いられるアドレス情報の一部とタグアドレスとして用いられるアドレス情報の一部とを入れ替えて前記メモリバンクのバンクアドレスに割当てる。
【００２１】
前記アドレスアライメント調整手段によるアドレスアライメントのその他の例として、ＣＰＵから供給されるアドレス信号のうち１次キャッシュメモリのタグアドレスの少なくとも下位２ビットを前記メモリバンクを指定するアドレスとメモリマクロを指定するアドレスに割当てるか或いはそのどちらか一方に割当てることができる。或いは、前記ＣＰＵから供給されるアドレス信号のうち１次キャッシュメモリのインデックスアドレスの少なくとも下位２ビットを前記メモリバンクを指定するアドレスとメモリマクロを指定するアドレスに割当てるか或いはそのどちらか一方に割当てることができる。更には、前記ＣＰＵから供給されるアドレス信号のうち１次キャッシュメモリのインデックスアドレスの少なくとも下位２ビットをカラムアドレス信号に割当てることも可能である。
【００２２】
前記アドレスアライメント調整手段として、アドレス情報の配列変更を可変とするスイッチ回路（４１１）と、前記スイッチ回路のスイッチ状態を決定するための制御情報をラッチ可能な制御レジスタ（４１０）とを含め、前記制御レジスタを前記ＣＰＵによってアクセス可能に構成することができる。前記アドレスアライメントの相違は、連続アドレスに対して同一メモリバンクが指定される頻度の相違として現れる。キャッシュラインのリプレースにおいて相互に接近しているインデックスアドレスで同一メモリバンクが選択される頻度が多ければ、センスアンプキャッシュ機能によるヒット率は相互に直近のアドレスでアクセスされた情報程低下し、逆に、キャッシュラインのリプレースにおいて相互に接近しているインデックスアドレスで異なるメモリバンクが選択される頻度が多ければ、センスアンプキャッシュ機能によるヒット率は相互に直近のアドレスでアクセスされた情報程高くされる。どちらを選択する方が有利かはデータや命令のアドレスマッピングに依存し、適用システムに応じて選択することが可能になる。
【００２３】
構成の簡素化を第１とするならば、前記アドレスアライメント調整手段として、メタルオプションによってアドレスアライメントを固定化した配線を採用することができる。
【００２４】
《３》ＤＲＡＭマクロから成る２次キャッシュメモリの破壊書込み
通常ＤＲＡＭではデータの書き込みを行う場合には一旦メモリセルからセンスアンプにデータを読み出してからその一部を書きかえる。即ち、非は破壊書き込みを行う。ＤＲＡＭマクロのセンスアンプキャッシュ機能を２次キャッシュメモリとして用いる場合、データの管理はワード線単位で行われるから、非破壊書き込みを行う必然性はない。そこで、書き込みに当たって、センスアンプによる読み出し動作を行わず、ワード線の立ち上げと同時、若しくはその直後に、書き込みアンプからビット線に書き込みデータの転送を開始して１ワード線分のデータを高速に書き込む。
【００２５】
上記破壊書き込みを実現するキャッシュメモリは、ＤＲＡＭマクロ（５Ｍａ〜５Ｍｄ）とアクセス制御回路（４）を有する。前記ＤＲＡＭマクロは、バンクアドレスが夫々割当てられた複数個のメモリバンク（Ｂａｎｋ１〜Ｂａｎｋ４）を有し、各メモリバンクはロウアドレス信号（Ｒ−ＡＤＤ）によってワード線（ＷＬ）を選択し、選択されたワード線のメモリセルからビット線に読み出された記憶情報をラッチ可能なセンスアンプ（５３）を有し、カラムアドレス信号（Ｃ−ＡＤＤ）に従ってビット線（ＢＬ）を選択し、選択したビット線をＤＲＡＭマクロのデータ線（ＧＢＬ）に導通させるものである。前記アクセス制御回路は、メモリバンク毎に動作させることができるコマンド及びアドレス信号の出力手段（４４）と、既に前記センスアンプにラッチされているデータを後のアクセス要求に応答して前記データ線に出力可能にするヒット判定手段（４３）を有する。前記メモリバンクは、ワード線選択から第１のタイミングでセンスアンプを活性化する第１動作モードと、ワード線選択から前記第1のタイミングよりも遅い第２タイミングでセンスアンプを活性化する第２動作モードとを有する。前記第１動作モードは破壊書込み、前記第２動作モードはリフレッシュモードである。前記キャッシュメモリを２次キャッシュメモリとし、それに対する１次キャッシュメモリとＣＰＵを用いてデータ処理システムを構成することがでできる。
【００２６】
《４》非競合メモリマクロの並列アクセス
マルチバンクを持つメモリマクロを複数個混載した半導体集積回路においてメモリマクロが競合しない複数のアクセス要求に対しては一方のアクセスが他方のアクセスをブロックしないようにしたノンブロッキングマルチアクセスを可能にする。これを実現するメモリ（６）は、第１アクセスポート（ＰＴ１）と第２アクセスポート（ＰＴ２）を持つアクセス制御回路（４）と、前記アクセス制御回路にデータ線（９ＤＢａ〜９ＤＢｄ）を介して夫々接続された複数個のメモリマクロ（５Ｍａ〜５Ｍｄ）とを有する。前記メモリマクロは、バンクアドレスが夫々割当てられた複数個のメモリバンク（Ｂａｎｋ１〜Ｂａｎｋ４）を有し、各メモリバンクはロウアドレス信号（Ｒ−ＡＤＤ）によってワード線（ＷＬ）を選択し、選択されたワード線のメモリセルからビット線（ＢＬ）に読み出された記憶情報をラッチ可能なセンスアンプ（５３）を有し、カラムアドレス信号（Ｃ−ＡＤＤ）に従ってビット線を選択し、選択したビット線をメモリマクロの前記データ線（ＧＢＬ）に導通させるものである。前記アクセス制御回路は、第1アクセスポートを介してアクセスするメモリマクロと第2アクセスポートを介してアクセスするメモリマクロを夫々選択可能なセレクタ（４５０Ｒ，４５１Ｒ，４５２Ｗ，４５３Ｗ）と、第１アクセスポートを介するアクセスと第２アクセスポートを介するアクセスが異なるメモリマクロを用いるアクセスであるとき双方のアクセスポートからの並列アクセスを許容する優先アクセス判定手段（４０）と、アクセスすべきメモリマクロに対してメモリバンク毎に動作させることができるコマンド及びアドレス信号の出力手段（４４）と、前記センスアンプにラッチされているデータを後のアクセス要求に応答してデータ線に出力可能にするヒット判定手段（４３）とを有する。
【００２７】
競合メモリマクロの優先制御のために、前記優先アクセス判定手段は、第１アクセスポートを介するアクセスと第２アクセスポートを介するアクセスとが同一のメモリマクロを用いるアクセスであるとき、予め決められた優先度の高い方のアクセスポートの動作を優先させるように構成することができる。
【００２８】
また、前記第１アクセスポート及び前記第２アクセスポートのどちらか一方又はその両方はＳＲＡＭインタフェース機能を有することができる。アドレス入力からデータ出力までのレイテンシはアクセスの状況に応じて変動する。これに対処するには、レイテンシを固定にしたインタフェースに比べ、アドレス入力からデータ出力までの間ウェイト信号などを出力することができるＳＲＡＭインタフェースを前記第１アクセスポート、第２アクセスポートに採用した方が簡単である。
【００２９】
前記メモリ（６）を用いたデータ処理システムは、当該メモリ（６）と、前記メモリの第１アクセスポートに接続された第１アドレスバス（６ＡＢ）及び第１データバス（１０ＤＢ）と、前記メモリの第２アクセスポートに接続された第２アドレスバス（１１ＡＢ）及び第２データバス（１１ＤＢ）と、前記第１アドレスバス及び第１データバスに接続されたＣＰＵ（１）と、前記第２アドレスバス及び第２データバスに接続されたバスインタフェース回路（３）とを有する。
【００３０】
また、前記メモリを用いたデータ処理システムは、前記メモリ（６）と、前記メモリの第１アクセスポートに接続された第１アドレスバス（６ＡＢ）及び第１データバス（１０Ｄ）と、前記メモリの第２アクセスポートに接続された第２アドレスバス（１１ＡＢ）及び第２データバス（１１ＤＢ）と、前記第１アドレスバス及び第１データバスに接続されたＣＰＵ（１）及び１次キャッシュメモリ（２）と、前記第２アドレスバス及び第２データバスに接続されたバスマスタ（７）とを有し、前記メモリは前記１次キャッシュメモリに対して２次キャッシュメモリとされる。
【００３１】
【発明の実施の形態】
《システムＬＳＩ》
図１には本発明を適用した半導体集積回路の一例であるＣＰＵ／ＤＲＡＭ混載ＬＳＩ（システムＬＳＩとも称する）が示される。同図に示されるシステムＬＳＩは、特に制限されないが、単結晶シリコンのような１チップに、大規模論理回路の一例であるＣＰＵ１、１次キャッシュメモリ２、外部バスインタフェース回路３、アクセスオプティマイザ４、及び大容量メモリの一例である複数個のＤＲＡＭマクロ（マルチバンクＤＲＡＭ）５Ｍａ〜５ＭｄがＣＭＯＳ（Complementary Metal Oxide Semiconductor）製造技術によって集積されている。前記ＤＲＡＭマクロ５Ｍａ〜５Ｍｄは、グローバルビット線を共有する複数個のＤＲＡＭバンク（メモリバンク）を夫々有するマルチバンクＤＲＡＭによって構成され、個々のＤＲＡＭバンクはセンスアンプをキャッシュとして用いるセンスアンプキャッシュ機能を有し、センスアンプのデータにヒットしたアクセスに対してはワード線選択動作を行うことなくデータを高速に出力することができる。センスアンプキャッシュのヒット判定及びＤＲＡＭマクロ５Ｍａ〜５Ｍｄの制御は前記アクセスオプティマイザ４が行う。
【００３２】
前記ＣＰＵ１は、特に制限されないが、所謂３２ビットＣＰＵとされ、データの演算処理単位を原則３２ビットとする。また、ＣＰＵ１は、特に制限されないが、３２ビットのアドレス信号によって４ギガバイトのアドレス空間を管理することができる。
【００３３】
前記ＣＰＵ１と１次キャッシュメモリ２はそれぞれ３２ビットの内部データバス６ＤＢと内部アドレスバス６ＡＢによって接続され、１次キャッシュメモリ２と外部バスインタフェース回路３とは夫々３２ビットの内部データバス７ＤＢ及び内部アドレスバス７ＡＢによって接続される。外部バスインタフェース回路３は夫々３２ビットの外部データバス８ＤＢ及び外部アドレスバス８ＡＢを介して外部とインタフェースされる。尚、夫々の制御信号バスは図示を省略してある。
【００３４】
前記ＤＲＡＭマクロ５Ｍａ〜５ＭｄはＣＰＵ１のアドレス空間にマッピングされているが、そのセンスアンプキャッシュ機能により、２次キャッシュメモリとして利用される。ＤＲＡＭマクロ５Ｍａ〜５Ｍｄは、夫々１２８ビットのメモリデータバス９ＤＢａ〜９ＤＢｄを介してアクセスオプティマイザ４とデータの入出力を行い、アクセスオプティマイザ４からバス９ＡＣＢを介してアドレス信号及びコマンド等が供給される。
【００３５】
前記アクセオプティマイザ４は第１アクセスポートＰＴ１を介してＣＰＵ１及び１次キャッシュメモリ２とインタフェースされる。更にアクセスオプティマイザ４は、外部バスインタフェース回路３を介してシステムＬＳＩの外部とインタフェースされる第２アクセスポートＰＴ２を有する。第１アクセスポートＰＴ１は前記アドレスバス６Ａを経由してＣＰＵ１からのアドレス信号を入力し、１次キャッシュメモリ２との間では１２８ビットのデータバス１０ＤＢを介してデータの入出力を行う。第２アクセスポートＰＴ２は３２ビットのアドレスバス１１ＡＢ及びデータバス１１ＤＢを介して前記外部バスインタフェース回路３に接続される。
【００３６】
システムＬＳＩにおいて、ＣＰＵ１がアドレスバス６ＡＢにアドレス信号を出力してリードアクセスを行うと、それに応答して１次キャッシュメモリ２がヒット判定などのキャッシュメモリ動作を開始する。これに並行してアクセスオプティマイザ４もセンスアンプキャッシュのヒット判定などを開始する。１次キャッシュメモリ２はＳＲＡＭ（Static Random Access Memory）から成る小容量高速メモリであり、ＤＲＡＭマクロ５Ｍａ〜５Ｍｄはそれに比べて大容量であってもアクセス速度の低速なメモリとされる。従って、キャッシュヒットの判定は常に１次キャッシュメモリ２が先行する。１次キャッシュメモリ２がキャッシュヒットであれば、アクセスオプティマイザ４によるＤＲＡＭマクロ５Ｍａ〜５Ｍｄからのリードデータの出力は抑止され、必要なデータは１次キャッシュメモリ２からデータバス６ＤＢを経由してＣＰＵ１に与えられる。１次キャッシュメモリ２がキャッシュミスのとき、必要なデータはＤＲＡＭマクロ５Ｍａ〜５Ｍｄからデータバス１０ＤＢ及び１次キャッシュメモリ２を経由してＣＰＵ１に与えられる。このとき、ＤＲＡＭマクロ５Ｍａ〜５Ｍｄから１次キャッシュメモリ２に与えられるデータは１２８ビットであり、１次キャッシュメモリ２はアドレス信号の下位側を用いて３２ビットを切り出し、これをＣＰＵ１に与える。１次キャッシュメモリ２はこれと共に、ミスにかかるキャッシュラインのフィルを行うために、当該キャッシュラインに前記１２８ビットのデータを書き込む。このとき、当該キャッシュラインがライトバックすべき有効なデータを保有しているときはキャッシュフィルに先立って、当該キャッシュラインのデータをＤＲＡＭマクロ５Ｍａ〜５Ｍｄの対応アドレスに書き戻す動作を行う。
【００３７】
ＣＰＵ１によるライトアクセスの場合はＤＲＡＭマクロ５Ｍａ〜５Ｍｄのセンスアンプキャッシュ機能は利用されない。１次キャッシュメモリ２がキャッシュヒットであれば当該キャッシュメモリ２に書き込みが行われ、キャッシュミスであればＤＲＡＭマクロ５Ｍａ〜５Ｍｄの対応アドレスに書き込みが行われる。ＤＲＡＭマクロ５Ｍａ〜５Ｍｄへの書き込みはバス１０ＤＢを介して１２８ビット単位で複数単位まとめて行われる。
【００３８】
システムＬＳＩに混載したＤＲＡＭマクロ５Ｍａ〜５ＭｄとＬＳＩ外部とのデータ転送は外部バスインタフェース回路３とバス１１ＤＢ，１１ＡＢを介して行われる。このときのアクセス制御はＬＳＩの外部に配置された図示を省略するＤＭＡＣ（Direct Memory Access Controller）などで行うことができる。
【００３９】
上記システムＬＳＩでは、大規模論理回路であるＣＰＵ１と大容量メモリであるＤＲＡＭマクロ５Ｍａ〜５Ｍｄとの間にキャッシュメモリ２を配置して大容量メモリ５Ｍａ〜５ＭｄとＣＰＵ１との動作速度の違いをキャッシュメモリ２によって緩和することにより、ＣＰＵ１による高速データ処理を実現している。更に、ＤＲＡＭマクロ５Ｍａ〜５Ｍｄと１次キャッシュメモリ２との間のデータスループットを上げるために、両者を接続するデータバス１０ＤＢを１２８ビットのように増やし、高速データ転送を実現している。
【００４０】
《ＤＲＡＭマクロ》
図２には前記ＤＲＡＭマクロ５Ｍａの一例が示される。図２において１個のＤＲＡＭマクロ５Ｍａは例えば４個のＤＲＡＭバンクＢａｎｋ１〜Ｂａｎｋ４を有する。個々のＤＲＡＭバンクＢａｎｋ１〜Ｂａｎｋ４は、メモリセルアレイ５０、ロウ・カラムデコーダ５１、カラム選択回路５２、センスアンプアレイ５３、及びタイミングジェネレータ５４を有する。メモリセルアレイ５０は、マトリクス配置された多数のダイナミック型メモリセルを有し、メモリセルの選択端子がワード線ＷＬに、メモリセルのデータ入出力端子がローカルビット線ＢＬに接続されている。各ローカルビット線ＢＬは全部で１０２４ビット分ある。ローカルビット線ＢＬの各ビットに対応してセンスアンプが設けられている。それらセンスアンプ全体をセンスアンプアレイ５３と総称する。カラムスイッチ回路５２は、１０２４ビットのローカルビット線ＢＬから１２８ビット分のローカルビット線ＢＬをカラムアドレス信号に従って選択する。カラムスイッチ回路５２で選択される１２８ビット分のローカルビット線は１２８ビット分のグローバルビット線ＧＢＬに導通される。ワード線選択信号とカラムスイッチ回路の選択信号は前記ロウ・カラムデコーダ５１で生成される。１２８ビット分のグローバルビット線ＧＢＬは各ビット毎に設けられたメインアンプを介して前記データバス９ＤＢａに接続する。それらメインアンプをメインアンプアレイ５５と総称する。
【００４１】
各ＤＲＡＭバンクＢａｎｋ１〜Ｂａｎｋ４には、アクセスオプティマイザ４からアドレス・コマンドバス９ＡＣＢを介して、バンク選択信号Ｂ−ＡＤＤ、ロウアドレス信号Ｒ−ＡＤＤ、カラムアドレス信号Ｃ−ＡＤＤ、カラムコマンドＣＣ、ロウコマンドＣＲ、及びライトイネーブル信号ＷＥ等が供給される。
【００４２】
特に制限されないが、前記バンク選択信号Ｂ−ＡＤＤ以外は各ＤＲＡＭバンクＢａｎｋ１〜Ｂａｎｋ４に共通の信号線を介して供給される。前記バンク選択信号Ｂ−ＡＤＤは、２ビットのバンクアドレス信号のデコード信号であり、各ＤＲＡＭバンクＢａｎｋ１２〜Ｂａｎｋ４に固有の選択信号である。従って、２ビットのバンクアドレス信号に対して１個のＤＲＡＭバンクが選択される。ＤＲＡＭバンクＢａｎｋ１２〜Ｂａｎｋ４は対応するバンク選択信号によって選択されることにより動作可能にされる。動作可能にされたＤＲＡＭバンクにおいては、その他の入力信号Ｒ−ＡＤＤ、Ｃ−ＡＤＤ、ＣＣ、ＲＣ、ＷＥ等が有意とされる。
【００４３】
タイミングジェネレータ５４は、バンク選択信号Ｂ−ＡＤＤによって選択されることにより、ロウコマンドＣＲやカラムコマンドＣＣを受付可能にされる。ロウコマンドＣＲは汎用ＤＲＡＭのＲＡＳ（ロウ・アドレス・ストローブ）信号と同様の機能を有し、それがイネーブルにされると、ロウアドレス信号Ｒ−ＡＤＤを取り込み、これをデコードしてワード線選択動作を行い、これによってビット線に読み出されたワード線１本分のメモリセルのデータをセンスアンプアレイ５３のセンスアンプにラッチさせる。前記カラムコマンドＣＣは汎用ＤＲＡＭのＣＡＳ（カラム・アドレス・ストローブ）信号と同様の機能を有し、それがイネーブルにされると、カラムアドレス信号Ｃ−ＡＤＤを取り込み、これをデコードしてカラムスイッチアレイ５２によるビット線選択動作を行い、これによって選択された１２８ビット分のローカルビット線ＢＬがグローバルビット線ＧＢＬに導通される。タイミングジェネレータ５４は、特に制限されないが、ロウコマンドＣＲによるロウアドレス信号の取り込みと一緒にライトイネーブル信号ＷＥを取り込み、それによってリード動作とライト動作の内部シーケンスを決定する。
【００４４】
ＤＲＡＭマクロ５Ｍａにおいて、あるＤＲＡＭバンクでカラムアクセス動作が行われているとき、別のＤＲＡＭバンクを選択してロウコマンドを発行してロウアクセス動作を並行させることができる。これにより、先のカラムアクセスが終了されると、これに並行してロウアクセスが行なわれているＤＲＡＭバンクで即座にカラムアクセスを行うことができ、見掛け上ページミスを隠すことができる。
【００４５】
その他のＤＲＡＭマクロ５Ｍｂ〜５Ｍｄも上記ＤＲＡＭマクロ５Ｍａと同様に構成されている。
【００４６】
図３にはＤＲＡＭバンクとグローバルビット線との接続構成例が示される。１対の相補ビット線ＢＬ<0,0>，ＢＬ<0,0>に関し夫々代表的に示されたＭ１，Ｍ２はカラムスイッチＭＯＳトランジスタ、Ｍ３，Ｍ４はプリチャージＭＯＳトランジスタ、Ｍ５はイコライズＭＯＳトランジスタである。ＭＯＳトランジスタＭ６〜Ｍ９で構成されたスタティックラッチ形態の回路はセンスアンプであり、ｐチャンネルＭＯＳトランジスタＭ７，Ｍ９のコモンソースには電源電圧のような高電位側動作電源φＰが供給され、ｎチャンネルＭＯＳトランジスタＭ６，Ｍ８のコモンソースには回路の接地電圧のような低電位側動作電源φＮが供給される。メモリセルはｎチャンネル選択ＭＯＳトランジスタＭ１０とキャパシタＣｓとの直列回路から構成された１トランジスタ形式である。選択ＭＯＳトランジスタＭ１０のゲートにはワード線ＷＬが接続されている。ＨＶＣはプリチャージ電位であり、例えば電源電圧と回路の接地電圧との中間の電圧とされる。φＰＣはプリチャージ信号であり、ハイレベルにされることにより、相補ビット線をイコライズすると共にプリチャージ電圧ＨＶＰを相補ビット線に供給する。
【００４７】
図示はしないが、他の相補ビット線の構成も、相補ビット線ＢＬ<0,0>，BLB<0,0>に関する上記構成と基本的に同じである。特に制限されないが、カラムアドレス信号は３ビットであり、そのデコード信号であるカラム選択信号はＹｓ０〜Ｙｓ７の８本である。１対のグローバルビット線ＧＬＢ０，ＧＢＬＢ０には、カラム選択信号Ｙｓ０〜Ｙｓ７によってスイッチ制御される８対のカラムスイッチＭＯＳトランジスタＭ１，Ｍ２を介して８対の相補ビット線ＢＬ<0,0>，ＢＬ<0,0>〜ＢＬ<0,7>，ＢＬ<0,7>が接続される。このようにして、合計１０２４（１２８×８）本の相補ビット線ＢＬ<0,0>，ＢＬ<0,0>〜ＢＬ<127,7>，ＢＬ<127,7>が8対単位で順次１２８対のグローバルビット線ＧＢＬ０，ＧＢＬＢ０〜ＧＢＬ１２７，ＧＢＬＢ１２７に接続されている。従って、カラムアドレス信号Ｃ−ＡＤＤのデコード結果にしたがって、カラム選択信号はＹｓ０〜Ｙｓ７の内の何れか１本の信号が選択レベルであるハイレベルにされ、これによって１２８対の相補ビット線が１２８対のグローバルビット線ＧＢＬ０，ＧＢＬＢ０〜ＧＢＬ１２７，ＧＢＬＢ１２７に導通される。
【００４８】
《アクセスオプティマイザ》
図４には前記アクセスオプティマイザの一例が示される。アクセスオプティマイザ４は、優先アクセス判定回路４０、アドレスアライメント調整回路４１、アドレス先行発行回路４２、ヒット判定回路４３、アドレス／コマンド発行回路４４、データバッファ４５、及び制御回路４６を有する。
【００４９】
前記データバッファ回路４５は、データバッファと共に、データバス１０ＤＢをデータバス９ＤＢａ〜９ＤＢｄの何れに接続するか、また、データバス１１ＤＢをデータバス９ＤＢａ〜９ＤＢｄの何れに接続するかを個別に選択可能なセレクタ等を有する。
【００５０】
前記優先アクセス判定回路４０は、第１アクセスポートＰＴ１を介するアクセスと第２アクセスポートＰＴ２を介するアクセスが異なるＤＲＡＭマクロを用いるアクセスであるとき双方のアクセスポートからの並列アクセスを許容し、また、第１アクセスポートＰＴ１を介するアクセスと第２アクセスポートＰＴ２を介するアクセスとが同一のＤＲＡＭマクロを用いるアクセスであるとき、予め決められた優先度の高い方のアクセスポートの動作を優先させる制御を行う。
【００５１】
アドレス／コマンド発行回路４４は、ＤＲＡＭバンク毎に動作させることができるコマンド及びアドレス信号をアドレスコマンドバス９ＡＣＢに出力する回路である。即ち、前記バンク選択信号Ｂ−ＡＤＤ、ロウアドレス信号Ｒ−ＡＤＤ、カラムアドレス信号Ｃ−ＡＤＤ、ロウコマンドＣＲ、カラムコマンドＣＣ、ライトイネーブル信号ＷＥなどを出力する。
【００５２】
前記アドレスアライメント調整回路４１は、アクセスオプティマイザ４の外部から供給されて優先アクセス判定を経たアクセスアドレス信号のビット配列を変更して、前記アドレス／コマンド発行回路４４を介してＤＲＡＭマクロ５Ｍａ〜５Ｍｄに供給可能にする回路である。
【００５３】
前記アドレス先行発行回路４２は、外部からのアクセスアドレスに対するＤＲＡＭマクロのアクセス制御の次に、当該外部からのアクセスアドレスに対して所定のオフセットを持つアクセスアドレスを先行発行し、前記アドレス／コマンド発行回路４４を介して当該先行発行されたアドレスのデータをＤＲＡＭマクロのメモリセルからセンスアンプに先読可能にする。
【００５４】
ヒット判定回路４３は既に前記センスアンプアレイ５３にラッチされているデータに後のアクセス要求がヒットしているか否かを判定する回路である。換言すれば、センスアンプキャッシュを実現するためのヒット判定手段であり、直前のアクセスアドレスを保持しており、これが今回のアクセスアドレスと同一ワード線に関するものか、或いは、先行発行されたアドレスが今回のアクセスアドレスと同一ワード線に関するものかを判定する。同一ワード線に関するものであるとの判定結果はセンスアンプキャッシュのヒット状態であり、その場合にはアドレス／コマンド発行回路４４にロウコマンドＣＲの発行を抑止させ、即座にカラムコマンドＣＣを発行させて、既にセンスアンプアレイにラッチされているデータを読み出し可能にする。前記制御回路４６はアクセスオプティマイザ４全体の制御を司る。
【００５５】
上記アクセスオプティマイザ４は、▲１▼次アドレス先行発行によるセンスアンプキャッシュのヒット率向上、▲２▼セットアソシアティブ形式の１次キャッシュメモリのキャッシュミスに起因してキャッシュエントリのリプレースを行うとき、マルチバンクＤＲＡＭの動作効率を低下させないこと、▲３▼ＣＰＵと外部とからのＤＲＡＭマクロに対するアクセス要求が競合しない複数のアクセス要求に対して一方のアクセスが他方のアクセスをブロックしないようにしたノンブロッキングマルチアクセスを可能にすることを実現する。更にＤＲＡＭバンクＢａｎｋ１〜Ｂａｎｋ４は、▲４▼ワード線毎のメモリセル群をキャッシュラインとしてセンスアンプキャッシュを利用するＤＲＡＭマクロに対するデータの書換えを効率化するために破壊書込みを行う。▲１▼〜▲４▼の内容について以下に詳述する。
【００５６】
《次アドレス先行発行によるセンスアンプキャッシュのヒット率向上》
図５には前記１次キャッシュメモリ２の基本的な構成の一例が示される。１次キャッシュメモリ２は 特に制限されないが、セットアソシアティブ形式とされ、４個のウェイＷＡＹ０〜ＷＡＹ３を有する。各ウェイＷＡＹ０〜ＷＡＹ３は、特に制限されないが、最大２５６個のキャッシュラインを構成するためのメモリセルアレイを有し、このメモリセルアレイはアドレスアレイ２０とデータアレイ２１から構成される。一つのキャッシュラインは、物理ページ番号等のアドレスタグＡＴＡＧを保有したキャッシュタグＣＴＡＧ、有効ビットＶ、図示を省略するダーティービット及びそれに対応される１６バイトのデータＬＷ０〜ＬＷ３を含む。キャッシュタグＣＴＡＧ、有効ビットＶ及びダーティービットはアドレスアレイ２０に、データＬＷ０〜ＬＷ３はデータアレイ２１に格納される。有効ビットＶはキャッシュラインに有効なデータが含まれているかを示し、論理値“１”で有効、論理値“０”で無効を意味する。ダーティービットはキャッシュメモリ２がライトバックモードで利用されるときに用いられ、ライトバックモードにおいて書込みが発生したとき、論理値“１”にされる。このダーティービットによって対応するエントリのデータと外部メモリ（５Ｍａ〜５Ｍｄ）のデータとの不一致を知ることができる。このダーティービットはパワーオンリセットで論理値“０”に初期化される。
【００５７】
前記ＣＰＵ１が出力するアドレス信号（ＣＰＵ１が仮想アドレスをサポートする場合にはアドレス信号は物理アドレス信号であり、そうでない場合には論理アドレス信号である）は、前述の通りＡ０〜Ａ３1の３２ビットであり、バイトアドレスとされる。特に制限されないが、Ａ２１〜Ａ３１はアドレスタグＡＴＡＧとみなされる。Ａ４〜Ａ１１までの８ビットは、各ウェイからキャッシュラインを選択するためのインデックスアドレスＩｎｄｅｘとみなされる。図５にはアドレスアレイ２０とデータアレイ２１のアドレスデコーダは図示を省略しているが、双方のアドレスデコーダにはインデックスアドレスＩｎｄｅｘが供給され、これに対応するキャッシュラインが選択される。
【００５８】
インデックスアドレスＩｎｄｅｘで選択された（インデックスされた）各ウェイＷＡＴ０〜ＷＡＹ３のキャッシュラインのキャッシュタグＣＴＡＧは、比較器（ＣＭＰ）２２〜２５によって、そのときのアクセスアドレスに含まれるアドレスタグＡＴＡＧと比較される。キャッシュタグＣＴＡＧと物理ページ番号のようなアドレスタグＡＴＡＧが一致し、有効ビットＶが論理値“１”のとき、対応する比較器２２〜２５から出力される信号が論理値“１”にされる。比較器２２〜２５から出力される信号は対応するデータアレイ２１に供給され、それが論理値“１”のときデータアレイ２１でインデックスされた３２バイトのキャッシュラインデータが選択される。選択されたキャッシュラインデータは、Ａ２，Ａ３の２ビットによりセレクタ２６で選択される。前記比較器２２〜２５から出力される信号の論理和信号がキャッシュメモリ２のヒット／ミス信号Ｈｉｔとされる。
【００５９】
図６には前記４個のＤＲＡＭマクロ５Ｍａ〜５Ｍｄのセンスアンプキャッシュ機能の論理的な構成を１次キャッシュメモリ２と対比可能に示してある。ＤＲＡＭマクロ５Ｍａ〜５Ｍｄに供給されるアドレス信号の最下位から４ビットは実質的な意味を持たない。カラム選択されるデータは１２８ビットであり、バイトアドレスで４ビット分のデータサイズだからである。Ｃ０〜Ｃ２の３ビットはカラム選択信号Ｃ−ＡＤＤとされる。その上位側の２ビットＭＳ０，ＭＳ１はＤＲＡＭマクロ５Ｍａ〜５Ｍｄを選択するためのマクロアドレス信号とされる。更に、その上位側４ビットはＤＲＡＭバンクを選択するためのバンクアドレス信号とされる。ここではＤＲＡＭバンクは１６個あるものと仮定している。更にその上位側８ビットＲ０〜Ｒ７はロウアドレス信号Ｒ−ＡＤＤとされる。センスアンプキャッシュのアドレス比較はセットアソシアティブキャッシュメモリと相違することは言うまでもなく、ＤＲＡＭバンク毎に直前のアクセスアドレスが前記ヒット判定回路４３に保持されている。図６にはそのように保持されている直前のアクセスアドレス中のロウアドレスをＳＡＴＡＧとして図示している。前記ヒット判定回路４３は、今回のアクセスアドレスのロウアドレス信号と直前のアクセスアドレス中のロウアドレスＳＡＴＡＧとを比較し、一致する場合にはヒット状態になり、アドレス／コマンド発行回路４４に、センスアンプに既にラッチされているデータをカラムアドレス信号で選択させる。
【００６０】
上記より明らかなように、マルチバンク構成のＤＲＡＭマクロ５Ｍａ〜５Ｍｄを用いて各ＤＲＡＭバンクのセンスアンプにデータを保持させ、アクセスがその保持データにヒットするときは当該センスアンプがラッチするデータを出力させることによって、ＤＲＡＭマクロのファーストアクセスを高速化することができる。即ち、各メモリバンクをセンスアンプキャッシュとして機能させることができる。
【００６１】
このようなセンスアンプキャッシュのヒット率（センスアンプのデータに対するヒット率）を更に向上させるために、前記アドレス先行発行回路４２に、外部アクセスの後、その次のアドレス（所定のオフセットを加算したアドレス）を先行発行して、当該先行発行アドレスのデータを別メモリバンクのセンスアンプに先読みさせる。先行発行の対象を次アドレスとするのは、ＣＰＵ１の動作プログラムや一群の処理データがリニアアドレスにマッピングされるのを基本とするという経験則に基づくものであり、そのようなアクセスに対してセンスアンプキャッシュがヒットし易いようにするためである。
【００６２】
先行発行アドレスはその直前のアクセス対象とは異なるメモリバンクのアドレスでなければならない。同一メモリバンクであれば、先のアクセスに対してセンスアンプキャッシュの機能が利用できなくなる。そのためには、前記外部からのアクセスアドレスに対して前記所定のオフセットを持つアクセスアドレスは、前記外部からのアクセスアドレスが指定するメモリバンクとは異なるメモリバンクを指定するアドレスとされる。
【００６３】
ここで、ＣＰＵ１が出力するアドレス信号に対して、ＤＲＡＭマクロ５Ｍａ〜５Ｍｄに供給される図６のアドレス信号のビット配列は、少なくとも、最下位からＭＳ１までは同一とされる。したがって、ＣＰＵ１が出力するアドレス信号が順次インクリメントされた場合、ワード線選択状態が切り替えられるとき必ずＤＲＡＭマクロが切り替えられることになる。これにより、アドレス先行発行回路４２による前記所定のオフセットは、カラムアドレス信号のビット数をｉ（＝３）とするとき、カラムアドレス信号の最下位ビットから２ｉ（＝８）とされる。
【００６４】
図７にはアドレス先行発行動作のタイミングチャートの一例が示される。ＣＰＵ１によるアクセスアドレスがＡＤＤ１であるとする。これに対して新たなワード線選択動作が行われるものとする。例えばその６サイクル後に、アクセスアドレスＡＤＤ１に対応するデータＤ１が読み出される。この間に、アドレス先行発行回路４２はアドレスＡＤＤ１に対して＋８したアドレスＡＤＤ２を内部で生成し、アドレス／コマンド発行回路４４にロウ系動作を指示させ、当該先行発行されたアドレス信号に対応されるＤＲＡＭマクロのＤＲＡＭバンクを指示してワード線選択動作を行い、選択されたワード線のデータをセンスアンプにラッチさせる。前述のように、アクセスアドレス信号を＋８すると、そのアクセスアドレスＡＤＤ２は必ず別のＤＲＡＭマクロに移るから、アクセスアドレスＡＤＤ１によって動作しているメモリバンクの動作が邪魔されることはない。したがって、ＣＰＵ１による次のアクセスアドレスがＡＤＤ２であれば、アドレス／コマンド発行回路４４はそのアドレスＡＤＤ２によるワード線選択動作を行わず、それに含まれるカラムアドレス信号によって、直接センスアンプのラッチ情報を選択させてデータＤ２を外部に出力させる。
【００６５】
図８には前記アドレス先行発行を考慮したときのヒット判定回路４３の一例が示される。ヒット判定回路４３は、アドレスデコーダ４３０、レジスタ回路４３１、及び比較回路４３２Ａ、４３２Ｂを有する。レジスタ回路４３１は、ＤＲＡＭマクロ５Ｍａｓ〜５Ｍｄの各ＤＲＡＭバンク毎に固有のアドレス格納領域を有する。このアドレス格納領域には、対応するメモリバンクにおける直前のアクセスアドレス信号が保持されている。前記アドレスデコーダ４３０は、アドレスアライメント調整回路４１から供給されるアドレス信号及びアドレス先行発行回路４２から供給されるアドレス信号を入力し、夫々の入力アドレス信号に含まれる２ビットのマクロアドレス信号及び４ビットのバンクアドレス信号をデコードする。そのデコード信号を用いて、アクセスされるＤＲＡＭマクロのＤＲＡＭバンクに対応されるアドレス記憶領域を選択する。選択されたアドレス記憶領域は、先ず最初に、既に保持しているアドレス情報を出力し、次に、既に保持しているアドレス情報を今回のアクセスアドレス情報に更新する。前記既に保持しているアドレス情報が出力されると、比較回路４３２Ａはレジスタ回路４３１から供給されるアドレス信号と前記アドレスアライメント調整回路４１から供給されるアドレス信号とを比較し、比較回路４３２Ｂはレジスタ回路４３１から供給されるアドレス信号と前記アドレス先行発行回路４２から供給されるアドレス信号とを比較する。比較の結果、カラムアドレス信号よりも上位のアドレス情報が一致していれば、センスアンプキャッシュヒット情報４３３Ａ，４３３Ｂをイネーブルにして前記アドレス／コマンド発行回路４４に与える。
【００６６】
前記アドレス／コマンド発行回路４４は、センスアンプキャッシュヒット情報４３３Ａ，４３３Ｂの状態に従って、その時のアクセスアドレスに対して、ロウコマンドＣＲを発行するか否かを決定する。即ち、前記アドレス／コマンド発行回路４４は、信号４３３Ａ，４３３Ｂによる不一致検出に応答して、アクセスアドレスで指定されるＤＲＡＭマクロにメモリバンク、ワード線及びビット線の選択動作を指示し、前記信号４３３Ａ，４３３Ｂによる一致検出に応答して、アクセスアドレスで指定されるＤＲＡＭマクロにワード線選択動作を抑止してメモリバンク及びビット線選択動作を指示する。
【００６７】
《２次キャッシュのアドレスアライメント調整》
図９にはアドレスアライメント調整回路４１でアドレスアライメントを行わない状態での前記１次キャッシュメモリ２に供給されるアドレス信号（ＣＰＵ１の出力アドレス信号）とＤＲＡＭマクロ５Ｍａ〜５Ｍｄに供給されるアドレス信号（アクセスオプティマイザの出力アドレス信号）との対応が示されている。
【００６８】
前記アクセスオプティマイザ４及び前記ＤＲＡＭマクロ５Ｍａ〜５Ｍｄは、そのセンスアンプキャッシュ機能により２次キャッシュメモリ６として位置付けることができる。
【００６９】
前記１次キャッシュメモリ２にキャッシュリードミスを生じたとき、キャッシュラインのリプレースと共に当該キャッシュラインのキャッシュデータをライトバックしなければならないことがある。この時の、ライトバック先アドレスと、リプレースすべきキャッシュデータのリードアドレスは、共にインデックスアドレス情報の部分が等しくされる。この事は、セットアソシアティブ形式のキャッシュメモリにおけるインデックス動作から明らかである。アドレスタグの部分は相違されることになる。
【００７０】
このとき、図９のアドレスアライメントから明らかなように、インデックスアドレスＩｎｄｅｘが同一とされるＣＰＵアドレスは、Ａ４〜Ａ１１が同一であり、そこには、バンクアドレス信号の最上位ビットＢ３を除いて、カラムアドレス信号Ｃ０〜Ｃ２、マクロアドレス信号ＭＳ０，ＭＳ１、バンク選択信号の一部Ｂ０〜Ｂ２が割当てられている。ライトバック先アドレスのアドレスタグ情報ＡＴＡＧの最上位Ａ１２と、リプレースすべきキャッシュデータのリードアドレスのアドレスタグ情報ＡＴＡＧの最上位Ａ１２とが相互に一致すれば、ライトバックのためのＤＲＡＭマクロに対するライトアクセスと、リプレースのためのＤＲＡＭマクロからのリードアクセスとは、同一ＤＲＡＭマクロの同一ＤＲＡＭバンクに対して行なわれる。Ａ１２の１ビットが相互に一致する確率は比較的高い。このような状態が起こると。ＤＲＡＭマクロにおいて異なるメモリバンクを用いて双方の動作を効率的に行うことはできない。一つのＤＲＡＭバンクにおいて一つのアクセス動作を終了しなければ他のアクセス動作を行うことはできない。動作させるべきＤＲＡＭバンクが異なれば、一つのＤＲＡＭバンクに対してリード動作を行っているとき、他方のＤＲＡＭバンクに対して、少なくともロウコマンドＣＲを供給して、ワード線選択動作を並行させることができる。
【００７１】
そこで、前記アドレスアライメント調整回路４１が設けられている。このアドレスアライメント調整回路４１は、外部から供給されるアクセスアドレス信号のビット配列を変更してＤＲＡＭマクロ５Ｍａ〜５Ｍｄに供給可能にする。
【００７２】
図１０にはアドレスアライメント調整回路４１によるアドレスアライメントによって得られるＣＰＵ１の出力アドレス信号に対するアクセスオプティマイザ４の出力アドレス信号の対応関係の第１の例が示されている。図１０の例は、Ａ１２〜Ａ１５をバンクアドレス信号Ｂ０〜Ｂ３に、Ａ９〜Ａ１１をロウアドレス信号の一部Ｒ０〜Ｒ２とする。その他の配列は図９と同一である。図１１にはアドレスアライメントの第２の例が示される。図１１の例は、Ａ１２〜Ａ１４をバンクアドレス信号の一部Ｂ１〜Ｂ３に、Ａ１０，Ａ１１をロウアドレス信号の一部Ｒ０，Ｒ１とする。その他の配列は図９と同一である。図１０及び図１１の何れの場合も、ＣＰＵ１から供給されるアドレス信号のうち前記１次キャッシュメモリ２のインデックスアドレスＩｎｄｅｘとして用いられるアドレス情報の一部とタグアドレスＡＴＡＧとして用いられるアドレス情報の一部とを入れ替えて前記メモリバンクのバンクアドレスに割当てる。
【００７３】
これにより、１次キャッシュメモリ２のキャッシュミスによりキャッシュエントリのリプレースとライトバックを行うとき、双方のメモリ動作を相互に異なるＤＲＡＭバンクで行うことができる。一つのＤＲＡＭマクロに含まれる異なるＤＲＡＭバンクに対しては、一つのＤＲＡＭバンクに対してカラム系動作を行っているとき、これに並行して別のＤＲＡＭバンクにロウコマンドＣＲを供給してワード線選択並びにセンスアンプラッチ動作を先行させることができる。従って、一つのＤＲＡＭバンクでカラムアクセス動作を行ってライトバックのための書込み動作を行っているとき、別のＤＲＡＭバンクにロウコマンドＣＲを供給してリプレースのためのリード動作におけるワード線選択並びにセンスアンプラッチ動作を先行させることはできる。したがって、ライトバックのためのライト動作に続けて、リプレースのためのリード動作のカラム選択及び出力動作を即座に行うことができる。これにより、１次キャッシュメモリ２のキャッシュミスによるペナルティー動作を高速化することができる。
【００７４】
図１２には前記アドレスアライメント調整回路４１の一例が示される。アドレスアライメント調整回路４１は、入力アドレス信号の配列を変更して出力可能なスイッチ回路４１１と、前記スイッチ回路４１１のスイッチ状態を決定するための制御情報をラッチ可能な制御レジスタ４１０とを有し、前記制御レジスタ４１０は前記ＣＰＵ１によってアクセス可能に構成される。これにより図１０及び図１１に例示されたアドレスアライメントを任意に選択することができる。
【００７５】
前記アドレスアライメントの相違は、連続アドレスに対して同一メモリバンクが指定される頻度の相違として現れる。図１３乃至図１５にはＣＰＵ１のアドレス空間を順番にアクセスした場合にワード線選択動作が行われるＤＲＡＭバンクの順番を示している。４個のＤＲＡＭマクロ５Ｍａ〜５Ｍｄは１６個のＤＲＡＭバンクを夫々有している。アドレスアライメント調整を行わない図９に対応される図１３の場合には、６４個全部のＤＲＡＭバンクが順番に切り替えられてワード線の選択が順次切り替えられる。調整例１のアドレスアライメントを行う図１０に対応される図１４の場合には、４個のＤＲＡＭバンクがサイクリックに切り替えられながらワード線の選択が切り替えられる。調整例２のアドレスアライメントを行う図１１に対応される図１５の場合には、８個のＤＲＡＭバンクがサイクリックに切り替えられながらワード線の選択が切り替えられる。
【００７６】
キャッシュラインのリプレースにおいて相互に接近しているインデックスアドレスで同一メモリバンクが選択される頻度が多ければ、センスアンプキャッシュ機能によるヒット率は相互に直近のアドレスでアクセスされた情報程低下し、逆に、キャッシュラインのリプレースにおいて相互に接近しているインデックスアドレスで異なるメモリバンクが選択される頻度が多ければ、センスアンプキャッシュ機能によるヒット率は相互に直近のアドレスでアクセスされた情報程高くされる。どちらを選択する方が有利かはデータや命令のアドレスマッピングに依存し、適用システムに応じて選択することが可能になる。
【００７７】
前記アドレスアライメント調整回路４１として、メタルオプションによってアドレスアライメントを固定化した配線を採用することができる。製造プロセス段階若しくは設計段階でしかアドレスアライメントを選択することはできないが、アドレスアライメント調整のための回路構成を簡素化することができる。
【００７８】
《非競合ＤＲＡＭマクロの並列アクセス》
図１６には前記データバッファ回路４５の一例が示される。データバッファ回路４５は、第１ポートＰＴ１のデータバス１０ＤＢに接続されるリードデータバッファ４５４Ｒ及びライトデータバッファ４５４Ｗと、第２ポートＰＴ２のデータバス１１ＤＢに接続されるリードデータバッファ４５５Ｒ及びライトデータバッファ４５５Ｗと、セレクタ４５０Ｒ、４５１Ｒ，４５２Ｗ，４５３Ｗとを有する。セレクタ４５０ＲはＤＲＡＭマクロ５Ｍａ〜５Ｍｄの一つを選択してリードデータバッファ４５４Ｒに接続する。セレクタ４５１ＲはＤＲＡＭマクロ５Ｍａ〜５Ｍｄの一つを選択してリードデータバッファ４５５Ｒに接続する。セレクタ４５２ＷはＤＲＡＭマクロ５Ｍａ〜５Ｍｄの一つを選択してライトデータバッファ４５４Ｗに接続する。セレクタ４５３ＷはＤＲＡＭマクロ５Ｍａ〜５Ｍｄの一つを選択してライトデータバッファ４５５Ｗに接続する。セレクタ４５０Ｒ、４５１Ｒ，４５２Ｗ，４５３Ｗの選択信号は制御回路４６が出力する。
【００７９】
リードデータバッファ４５４Ｒとライトデータバッファ４５４Ｗは入力及び出力が共に１２８ビットとされる。一方、リードデータバッファ４５５Ｒとライトデータバッファ４５５Ｗはデータアライナを内蔵し、バス１１ＤＢ側のインタフェースが３２ビット、セレクタ４５１Ｒ，４５３Ｗ側のインタフェースが１２８ビットとされる。
【００８０】
前記優先アクセス判定回路４０、前記第１アクセスポートＰＴ１を介するアクセスと第２アクセスポートＰＴ２を介するアクセスが異なるＤＲＡＭマクロを用いるアクセスであるとき、双方のアクセスポートからの並列アクセスを許容する。
【００８１】
そのようなＤＲＡＭマクロの非競合アクセスは、バス６ＡＢから供給されるアドレス信号に含まれるマクロアドレス信号と、バス１１ＡＢから供給されるアドレス信号に含まれるマクロアドレス信号とを比較して判定する。その判定結果は制御回路４６に与えられ、制御回路４６は、双方からのマクロアドレス信号に従ってセレクタ４５０Ｒ，４５１Ｒ，４５２Ｗ，４５３Ｗの選択制御を行う。
【００８２】
また、前記優先アクセス判定回路４０は、第１アクセスポートＰＴ１を介するアクセスと第２アクセスポートＰＴ２を介するアクセスとが同一のＤＲＡＭマクロを用いるアクセスであるときは、予め決められた優先度の高い方のアクセスポートの動作を優先させる。
【００８３】
図１７には同一ＤＲＡＭマクロを用いるアクセス競合を生ずる場合の優先アクセス判定並びにそれによるアクセス制御手順の一例が示されている。
【００８４】
優先アクセス設定レジスタにアクセス優先されるポートが指定される。アドレス入力に対してその入力元が優先ポートか否かが判定され（Ｓ１）、優先ポートからのアクセスであれば、ウェイト中の優先アクセスが存在しているかをチェックし（Ｓ２）、優先アクセスが先に終わるまで待つ（Ｓ３）。その後、ヒット判定回路４３でセンスアンプキャッシュのヒット判定が行われ（Ｓ４）、キャッシュミスであれば、ロウアドレス系動作であるワード線選択及びセンスアンプラッチのロウアクセスが行なわれ（Ｓ５）、その後、カラム選択動作等のカラムアクセスが行なわれて（Ｓ６）、データが出力される（Ｓ７）。前記ステップＳ４においてキャッシュミスであれば、ロウアクセス（Ｓ５）をスキップしてカラムアクセス（Ｓ６）及びデータ出力動作（Ｓ７）に進む。前記ステップＳ１において優先アクセスでなければ、優先アクセスとの競合が有るかの判定が行われ（Ｓ８）、競合していれば、当該競合に係る優先アクセスが終わるのを待ち（Ｓ９）、それから前記ステップＳ４に進む。
【００８５】
図１８には前記優先アクセス判定結果に従ったＤＲＡＭマクロの動作タイミングの幾つかが例示される。例えば〔Ａ〕に示されるようにＣＰＵ１からバス６ＡＢを介してアドレス信号ａＡ０，ａＡ１が供給され、外部からバス１１ＡＢを介してアドレス信号ａＢ０〜ａＢ３が供給さる状態を考える。
【００８６】
〔Ｂ〕はアクセス対象ＤＲＡＭマクロが競合しない場合である。この場合には双方のアクセス対象ＤＲＡＭマクロは並列に独立動作される。〔Ｃ〕はアクセス対象ＤＲＡＭマクロが競合する場合であり、アドレス入力ａＢを優先アクセスとする場合である。最先のアクセス要求に関してはアドレスａＡ０とａＢ０とで競合し、アドレスａＡのアクセスは最初から他の優先アクセスに競合するから、アドレスａＢに対する動作が全て終了されるまでアドレスａＡに関するアクセスはウェイト状態にされる。〔Ｄ〕はアクセス対象ＤＲＡＭマクロが競合する場合であり、アドレス入力ａＡを優先アクセスとする場合である。この時、最初のアクセスａＡ０がキャッシュミスであり、キャッシュミスに対するキャッシュエントリのリプレース若しくはキャッシュフィルの期間、アドレスａＢ０，ａＢ１のアクセスがアドレスａＡのアクセスと競合せず、先のデータｄＢ０，ｄＢ１が読み出される。データｄＡ０のアクセス、これに続くキャッシュヒットに係るデータｄＡ１のアクセスは、アドレスａＢ２，ａＢ３に関するアクセスよりも優先され、これが終了するまでデータｄＢ２，ｄＢ３アクセスはウェイトされる。
【００８７】
上記により、ＤＲＡＭマクロを複数個混載したシステムＬＳＩにおいてＤＲＡＭマクロが競合しない複数のアクセス要求に対しては一方のアクセスが他方のアクセスをブロックしないようにしたノンブロッキングマルチアクセスを可能にできる。例えば、図示を省略するＤＭＡＣの制御によって外部からのアクセスが行なわれるとき、ＣＰＵ１の動作を停止させることなく、外部からのアクセスに支障のない範囲でＣＰＵ１によるＤＲＡＭマクロのアクセスが許容され、データ処理効率の向上に寄与することができる。
【００８８】
前記非競合ＤＲＡＭマクロのノンブロッキングマルチアクセスという観点に立つと、システムＬＳＩを図１９のように構成することも可能である。第２のポートＰＴ２にはＤＭＡＣ７を接続する。第１ポートＰＴ１のデータ入出力は３２ビットにされている。１次キャッシュメモリ２は、ユニファイドキャッシュメモリではなく、命令キャッシュメモリ２Ｉとデータキャッシュメモリ２Ｄに分けられている。図１９は専らデータパスのみを示してあるが、アドレスパスについては図１より容易に類推可能であろう。
【００８９】
尚、図１９の構成を各機能ブロック毎にＬＳＩ化してマルチチップでデータ処理システムとして構成することも可能である。また、そのようなアクセス方法では夫々のアクセスの状況に応じてアクセスオプティマイザのアドレス入力からデータ出力までのレイテンシが一定にならない場合がある。そのような場合には、アクセスポートＰＴ１及びＰＴ２のインタフェースとしてＳＲＡＭインタフェースを採用すれば、既存のシステムと組合わせて用いる場合にも簡単に接続が可能である。この目的のためにはアクセスオプティマイザ４がアドレス入力からデータ出力までの期間、ＷＡＩＴ（ウェイト）信号を出力すればよい。
【００９０】
《ＤＲＡＭマクロから成る２次キャッシュメモリの破壊書込み》
次に、システムＬＳＩにおいて２次キャッシュメモリとして特化されたＤＲＡＭマクロにけるＤＲＡＭバンクの破壊書込みについて説明する。通常ＤＲＡＭではデータの書き込みを行う場合には一旦メモリセルからセンスアンプにデータを読み出してからその一部を書きかえる。即ち、非破壊書き込みを行う。ＤＲＡＭマクロのセンスアンプキャッシュ機能を２次キャッシュメモリとして用いる場合、データの管理はワード線単位で行われるから、非破壊書き込みを行う必然性はない。そこで、書き込みに当たって、センスアンプへのデータ読み出し動作を行わず、ワード線の立ち上げと同時、若しくはその直後に、メインアンプからビット線に書き込みデータを転送して１ワード線分のデータを高速に書き込む。
【００９１】
上記破壊書き込みを実現するＤＲＡＭバンクのタイミングジェネレータ５４は、データ書込み動作モードに関し、ワード線選択から第1のタイミングでセンスアンプを活性化する第1動作モード（破壊書込みモード）と、ワード線選択から前記第1のタイミングよりも遅い第2タイミングでセンスアンプを活性化する第２動作モード（リフレッシュモード）を有する。前記第1動作モードは、特に制限されないが、ライトイネーブル信号ＷＥ及びロウコマンドＣＲをアサートし、その直後にカラムコマンドＣＣをアサートすることによって設定され、カラムコマンドＣＣと共にカラムアドレス信号が供給されることになる。前記第２コマンドは、特に制限されないが、ライトイネーブル信号ＷＥをネゲートしロウコマンドＣＲをアサートすることによって設定され、ロウコマンドＣＲと共にリフレッシュアドレス（ロウアドレス）が供給されることになる。リフレッシュ動作ではカラムアクセスは不要である。
【００９２】
図２０には破壊書込みモードの一例であるダイレクト・バースト・ライトモードの動作タイミングチャートの一例が示される。時刻ｔ０にワード線ＷＬが選択されると、その直後に、センスアンプの電源φＮ、φＰが投入され、センスアンプが活性化される。更に、カラム選択信号Ｙｓ０によって最初の１２８ビットの書込みデータＤ０がグローバルビット線ＧＢＬからカラムスイッチ回路５２を介して１２８ビット分のローカルビット線ＢＬに入力される。入力された１２８ビットの書込みデータＤ０は１２８個の対応するセンスアンプにラッチされ、ラッチされたデータに従って対応するローカルビット線ＢＬの電位状態が決定される。以下、時刻ｔ１から時刻ｔ１２７まで同様の書込み動作が連続され、最終的に、１本のワード線に関し、１０２４ビットのメモリセルにデータが書き込まれる。
【００９３】
図２１にはリフレッシュモードの動作タイミングチャートの一例が示される。リフレッシュ動作では、記憶情報のリフレッシュを行う動作の性質上、非破壊書き込みを行わなければならないから、時刻ｔ00でプリチャージ動作を終了し、時刻ｔ01でワード線選択動作を行い、これによってメモリセルからローカルビット線ＢＬに供給された電荷情報による差電圧がある程度大きくなるのを待って、時刻ｔ02にセンスアンプを活性化する。センスアンプには、時刻ｔ１にメモリセルの記憶情報がラッチされる。それによってローカルビット線ＢＬがドライブされ、その電荷情報によってメモリセルの記憶情報がリフレッシュされる。この動作では、時刻ｔ00〜ｔ１の期間でタイミングマージンが採られている。
【００９４】
ワード線1本単位でのデータ書き込みの他に、ワード線1本分のメモリセルの一部に対する書き込み動作をサポートするならば、リフレッシュ動作と同様に非破壊書き込みが必要になる。ワード線が選択されても書き込み対象とされないメモリセルのデータは破壊されてはならないからである。ワード線1本分の書き込みに対しても非破壊書き込みを行うならば、図２２に例示されるようにアクセス時間にリフレッシュ動作同様のタイミングマージンが加算され、図２０に比べて書き込み時間が長くされる。
【００９５】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００９６】
例えば、ＤＲＡＭマクロの数、各ＤＲＡＭマクロが保有するＤＲＡＭバンクの数は上記の例に限定されず、適宜変更可能である。また、システムＬＳＩに代表される半導体集積回路に内蔵する回路モジュール若しくは機能モジュールの種類や数は上記の例に限定されない。アドレス変換バッファを含んだり、ＤＳＰを搭載したりすることも可能である。また、以上の説明では大容量メモリとしてＤＲＡＭマクロ及びＤＲＡＭバンクを一例としたが、破壊書き込みに関する発明以外ではメモリマクロやメモリバンクはＤＲＡＭ形式に限定されず、例えばＳＲＡＭ（Static Random Access Memory）等であってもよい。また、アドレス先行発行やノンブロッキングマルチアクセスに関する発明は、メモリマクロをワード線単位でデータ管理される２次キャッシュとして特化させた利用形態に限定されず、メモリマクロを単にメインメモリとして用いる場合にも適用可能であることは言うまでもない。
【００９７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００９８】
すなわち、次アドレス先行発行によるセンスアンプキャッシュのヒット率を向上させることができる。
【００９９】
セットアソシアティブ形式の１次キャッシュメモリのキャッシュミスに起因してキャッシュエントリのリプレースを行うとき、マルチバンクＤＲＡＭの動作効率を低下させないようにすることができる。
【０１００】
マルチバンクを持つメモリのファーストアクセスを高速化することができる。
【０１０１】
ＣＰＵと外部とからのメモリマクロに対するアクセス要求が競合しない複数のアクセス要求に対して一方のアクセスが他方のアクセスをブロックしないようにしたノンブロッキングマルチアクセスを可能にすることができる。
【０１０２】
キャッシュラインをワード線単位とするマルチバンクを持つＤＲＡＭに対するデータの書換えを効率化することができる。
【図面の簡単な説明】
【図１】本発明を適用した半導体集積回路の一例であるＣＰＵ／ＤＲＡＭ混載ＬＳＩ（システムＬＳＩ）のブロック図である。
【図２】図1のＤＲＡＭマクロの一例を示すブロック図である。
【図３】ＤＲＡＭバンクとグローバルビット線との接続構成の一例を示す回路図である。
【図４】アクセスオプティマイザの一例を示すブロック図である。
【図５】１次キャッシュメモリの基本構成の一例を示すブロック図である。
【図６】複数個のＤＲＡＭマクロを用いたセンスアンプキャッシュ機能の論理的な構成を１次キャッシュメモリと対比可能に示したブロック図である。
【図７】アドレス先行発行動作の一例を示すタイミングチャートである。
【図８】アドレス先行発行を考慮したときのヒット判定回路の一例を示すブロック図である。
【図９】アドレスアライメント調整回路でアドレスアライメントを行わない状態で１次キャッシュメモリに供給されるＣＰＵの出力アドレス信号とＤＲＡＭマクロに供給されるアクセスオプティマイザの出力アドレス信号との対応関係の一例を示す説明図である。
【図１０】アドレスアライメント調整回路によるアドレスアライメントによって得られるＣＰＵの出力アドレス信号とアクセスオプティマイザの出力アドレス信号との対応の第１の例を示す説明図である。
【図１１】アドレスアライメント調整回路によるアドレスアライメントによって得られるＣＰＵの出力アドレス信号とアクセスオプティマイザの出力アドレス信号との対応の第２の例を示す説明図である。
【図１２】アドレスアライメント調整回路の一例を示すブロック図である。
【図１３】図9のようにアドレスアライメントの調整を行わないときＣＰＵのアドレス空間を順番にアクセスした場合にワード線選択動作が行われるＤＲＡＭバンクの順番を示した説明図である。
【図１４】図１０のようにアドレスアライメントの調整を行ったときＣＰＵのアドレス空間を順番にアクセスした場合にワード線選択動作が行われるＤＲＡＭバンクの順番を示した説明図である。
【図１５】図１１のようにアドレスアライメントの調整を行ったときＣＰＵのアドレス空間を順番にアクセスした場合にワード線選択動作が行われるＤＲＡＭバンクの順番を示した説明図である。
【図１６】データバッファ回路の一例を示すブロック図である。
【図１７】同一ＤＲＡＭマクロを用いるアクセス競合を生ずる場合の優先アクセス判定並びにそれによるアクセス動作の制御手順の一例を示すフローチャートである。
【図１８】優先アクセス判定結果に従ったＤＲＡＭマクロの動作タイミングの幾つかを例示したタイミングチャートである。
【図１９】非競合ＤＲＡＭマクロのノンブロッキングマルチアクセスという観点に立ったシステムＬＳＩの別の例を概略的に示すブロック図である。
【図２０】破壊書込みモードの一例であるダイレクト・バースト・ライトモードの動作例を示すタイミングチャートである。
【図２１】リフレッシュモードの動作例を示すタイミングチャートである。
【図２２】ワード線1本分の書き込みに対しても非破壊書き込みを行うと仮定したときの動作タイミングの比較例を示すタイミングチャートである。
【符号の説明】
１ ＣＰＵ
２ 1次キャッシュメモリ
ＡＴＡＧ アドレスタグ
Ｉｎｄｅｘ インデックスアドレス
ＣＴＡＧ キャッシュタグ
ＷＡＹ０〜ＷＡＹ３ ウェイ
３ 外部バスインタフェース回路
４ アクセスオプティマイザ
ＰＴ１ 第1アクセスポート
ＰＴ２ 第2アクセスポート
４０ 優先アクセス判定回路
４１ アドレスアライメント調整回路
４１０ 制御レジスタ
４１１ スイッチ回路
４２ アドレス先行発行回路
４３ ヒット判定回路
４３０ アドレスデコーダ
４３１ レジスタ回路
４３２Ａ，４３２Ｂ 比較回路
４４ アドレス／コマンド発行回路
４５ データバッファ回路
５Ｍａ〜５Ｍｄ ＤＲＡＭマクロ
５３ センスアンプアレイ
Ｂ−ＡＤＤ バンク選択信号
Ｒ−ＡＤＤ ロウアドレス信号
Ｃ−ＡＤＤ カラムアドレス信号
ＣＲ ロウコマンド
ＣＣ カラムコマンド
ＷＥ ライトイネーブル信号
ＧＢＬ グローバルビット線
ＢＬ ローカルビット線
ＷＬ ワード線
６ 2次キャッシュメモリ
【発明の属する技術分野】
本発明は、メモリを集積した半導体集積回路、更にはＣＰＵ（中央処理装置）のような論理回路と共に大容量メモリを1チップに集積した半導体集積回路に係り、例えば、ＣＰＵ及び1次キャッシュメモリと共に同一チップに搭載された混載ＤＲＡＭに適用して有効な技術に関する。
【０００２】
【従来の技術】
今日、大容量メモリと大規模な論理回路とを1チップに集積化した半導体集積回路が提供されている。このような半導体集積回路では、メモリと論理回路との間のデータスループットを上げるために、メモリと論理回路とを接続するバスを１２８ビットのように増やすことが容易であり、チップ外部の入出力ピンをドライブする場合に比べてデータ入出力にかかる電力消費を抑えて高速にデータ転送が行えると言う利点が有る。
【０００３】
前記大容量メモリとしてマルチバンクＤＲＡＭ（Dynamic Random Access Memory）を用いることができる。マルチバンクＤＲＡＭでは、メモリバンク毎にセンスアンプが設けられ、ワード線選択動作で一旦センスアンプにラッチしたデータを、カラムスイッチの切り替えだけで順次高速に出力することができる。したがって、同一ページ（同一ワード線アドレス）内の連続アドレスのアクセスであれば比較的高速化することが可能である。しかしながら、異なるページがアクセスされる（ページミスが発生する）と、ビット線プリチャージ等によってアクセスが遅くなる。
【０００４】
前記マルチバンクＤＲＡＭは更に、一定条件下でページミスを隠すことも可能である。即ち、あるメモリバンクにリード又はライトコマンドを発行して動作させているとき、これとは異なる他のメモリバンクを次に利用するならば、当該他のメモリバンクに予め活性化コマンドを与えてワード線選択動作を先行させることができる。そうするためには、当然ＣＰＵがそのようなアドレス順でアクセスを行わなければならないが、これをＣＰＵの動作プログラム等で全て規定することは実質的に不可能である。
【０００５】
また、半導体集積回路の中には、前記大容量メモリとＣＰＵ等の大規模論理回路に加えてキャッシュメモリを混載したものがある。これは、大容量メモリとＣＰＵとの動作速度の違いをキャッシュメモリによって緩和することにより、ＣＰＵによる高速データ処理をねらったものである。即ち、大容量メモリが保有するデータの内、ＣＰＵが最近使った一部のデータ並びにその近傍のデータを高速なキャッシュメモリに保持させる。しかしながら、ＣＰＵによるメモリアクセスがキャッシュメモリにヒットしている間はよいが、一旦ミスが起きると、大容量メモリへのアクセスが行なわれるため、これによってＣＰＵのデータ処理速度が制限される。
【０００６】
尚、マルチバンクＤＲＡＭについて記載された文献の例として特開平１０−６５１２４号公報がある。
【０００７】
【発明が解決しようとする課題】
上述のように、マルチバンクＤＲＡＭであってもアクセスアドレスの順番によっては必ずページミスを隠せるとは限らず、マルチバンクＤＲＡＭに対してキャッシュメモリを設けてもキャッシュミスを生ずれば事情は全く同じである。そこで、マルチバンクを持つメモリのアクセス速度を更に改善する必要性が本発明者によって見出された。
【０００８】
本発明の第１の目的は、マルチバンクを持つメモリのファーストアクセス、即ち、その前のアクセスとワード線が相違されるリードアクセスを高速化することにある。
【０００９】
本発明の第２の目的は、マルチバンクを持つメモリに対してキャッシュメモリが設けられている場合に、当該キャッシュメモリのキャッシュミスに起因してキャッシュエントリのリプレースとライトバックとを行うとき、並列動作可能なマルチバンクを持つメモリの動作効率を低下させないようにすることである。すなわち、ライトバックすべきキャッシュラインのデータをマルチバンクを持つメモリに書込む動作と、前記と同一キャッシュラインに書き込むべき新たなキャッシュエントリデータをマルチバンクを持つメモリから読み出す動作との間では、アドレス信号のうちインデックスアドレスに相当するアドレス情報が同一とされる。メモリバンク選択用アドレス情報にインデックスアドレスの情報がマッピングされていると、相互にインデックスアドレスが同一のアドレスに配置されているデータは同一メモリバンクに配置されることになるから、キャッシュラインをリプレースするためのリード動作とライトバックのためのライト動作を同一のメモリバンクに対して行わなければならず、異なるメモリバンクを用いて双方の動作を効率的に行うことはできない。
【００１０】
本発明の第3の目的は、マルチバンクを持つメモリマクロを複数個混載した半導体集積回路においてメモリマクロが競合しない複数のアクセス要求に対しては一方のアクセスが他方のアクセスをブロックしないようにしたノンブロッキングマルチアクセスを可能にすることである。
【００１１】
本発明の第4の目的は、キャッシュラインをワード線単位とするマルチバンクを持つＤＲＡＭに対するデータの書換えを効率化することにある。即ち、キャッシュラインが書換え単位であるとき、通常のＤＲＡＭと同様に、ワード線選択動作によってビット線に読み出された記憶情報がセンスアンプにラッチされるのを待って書き込みデータを印加する非破壊書込みを行う必然性のないことが本発明者によって見出された。
【００１２】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１４】
《１》次アドレス先行発行
マルチバンク構成のメモリマクロを用いて各メモリバンクのセンスアンプにデータを保持させ、アクセスがその保持データにヒットするときは当該センスアンプがラッチするデータを出力させることによってメモリマクロのファーストアクセスを高速化することができる。即ち、各メモリバンクをセンスアンプキャッシュとして機能させる。このようなセンスアンプキャッシュのヒット率（センスアンプのデータに対するヒット率）を更に向上させるために、メモリバンクをアクセスした後に、その次のアドレス（所定のオフセットを加算したアドレス）を先行発行して、当該先行発行アドレスのデータを別メモリバンクのセンスアンプに先読みさせる。先行発行の対象を次アドレスとするのは、ＣＰＵの動作プログラムや一群の処理データはリニアアドレスにマッピングされるのを基本とするという経験則に基づく。
【００１５】
上記次アドレス先行発行を実現する半導体集積回路は、メモリマクロ（５Ｍａ〜５Ｍｄ）とアクセス制御回路（４）を有する。前記メモリマクロは、バンクアドレスが夫々割当てられた複数個のメモリバンク（Ｂａｎｋ１〜Ｂａｎｋ４）を有し、各メモリバンクはロウアドレス信号（Ｒ−ＡＤＤ）によってワード線（ＷＬ）を選択し、選択されたワード線のメモリセルからビット線（ＢＬ）に読み出された記憶情報をラッチ可能なセンスアンプ（５３）を有し、カラムアドレス信号（Ｙｓ０〜Ｙｓ７）に従ってビット線を選択し、選択したビット線をメモリマクロのデータ線（ＧＢＬ）に導通させるものである。前記アクセス制御回路は、メモリバンク毎に動作させることができるコマンド及びアドレス信号の出力手段（４４）と、既に前記センスアンプにラッチされているデータを後のアクセス要求に応答して前記データ線に出力可能にするヒット判定手段（４３）と、外部からのアクセスアドレスに対するメモリマクロのアクセス制御の次に、当該外部からのアクセスアドレスに対して所定のオフセットを持つアクセスアドレスを先行発行して当該先行発行されたアドレスのデータをメモリマクロのメモリセルからセンスアンプに先読みさせるアドレス先行発行手段（４２）とを有する。
【００１６】
先行発行アドレスはその直前のアクセス対象とは異なるメモリバンクのアドレスでなければならない。同一メモリバンクであれば、先のアクセスに対してセンスアンプキャッシュの機能が利用できなくなる。そのためには、前記外部からのアクセスアドレスに対して前記所定のオフセットを持つアクセスアドレスは、前記外部からのアクセスアドレスが指定するメモリバンクとは異なるメモリバンクを指定するアドレスとされる。観点を変えれば、前記出力手段が出力するアドレス信号はカラムアドレス信号（Ｃ０〜Ｃ２）の上位側にバンクアドレス信号（Ｂ０〜Ｂ３）がマッピングされ、バンクアドレス信号の上位側にロウアドレス信号（Ｒ０〜Ｒ７）がマッピングされていて、前記所定のオフセットは、カラムアドレス信号のビット数をｉとするとき、カラムアドレス信号の最下位ビットから２ｉとされる。
【００１７】
ここで、前記センスアンプキャッシュ機能のためのヒット判定手段は、外部から供給されるアクセスアドレスと前記センスアンプが保有する記憶情報のアクセスアドレスとの一致、不一致を検出する比較手段（４３２Ａ，４３２Ｂ）を有するように構成することができる。前記コマンド及びアドレス信号の出力手段は、前記比較手段による不一致検出に応答して、外部からのアクセスアドレスで指定されるメモリマクロにメモリバンク、ワード線及びビット線の選択動作を指示し、前記比較手段による一致検出に応答して、外部からのアクセスアドレスで指定されるメモリマクロにワード線選択動作を抑止してメモリバンク及びビット線選択動作を指示するように構成することができる。
【００１８】
《２》２次キャッシュのアドレスアライメント調整
前記アクセス制御回路（４）にＣＰＵ（１）を接続し、前記ＣＰＵ及びアクセス制御回路にセットアソシアティブ形式の１次キャッシュメモリ（２）を接続するとき、前記アクセス制御回路及び前記メモリマクロを、そのセンスアンプキャッシュ機能による２次キャッシュメモリ（６）として位置付けることができる。それら全体はマルチチップのデータ処理システムとして構成してもよい。前記１次キャッシュメモリのキャッシュミスに起因してミスに係るキャッシュラインのリプレースと共に当該キャッシュラインのライトバックが必要なときがある。このとき、１次キャッシュメモリのキャッシュミスに係るキャッシュラインのデータを２次キャッシュメモリにライトバックする動作と、ミスに係るキャッシュラインとリプレースすべきキャッシュエントリデータを２次キャッシュメモリから読み出す動作との間では、１次キャッシュメモリに対するインデックスアドレスは同一とされる。２次キャッシュメモリのメモリバンクアドレス情報と１次キャッシュメモリのインデックスアドレス情報とが同じであれば、相互にインデックスアドレスが同一のアドレスのデータは２次キャッシュメモリでは同一メモリバンクに配置されることになるから、キャッシュラインをリプレースするためのリード動作とライトバックのためのライト動作を同一のメモリバンクに対して行わなければならず、異なるメモリバンクを用いて双方の動作を効率的に行うことはできない。
【００１９】
そこで、前記アクセス制御回路に、外部から供給されるアクセスアドレス信号のビット配列を変更してメモリマクロに出力するアドレスアライメント調整手段（４１）を設ける。例えばアドレスアライメント調整手段は、前記ＣＰＵから供給されるアドレス信号のうち１次キャッシュメモリのインデックスアドレスに割り付けられる複数アドレスビットの配列とは異なる配列を前記メモリバンクのバンクアドレスに割当てる。これにより、１次キャッシュメモリのキャッシュミスによりキャッシュエントリのリプレースを行うとき、マルチバンクを持つメモリの動作効率を低下させないようにすることができる。
【００２０】
観点を変えれば、前記アドレスアライメント調整手段は、前記ＣＰＵから供給されるアドレス信号のうち少なくとも前記１次キャッシュメモリのインデックスアドレスとして用いられるアドレス情報の全部又は一部の配列を変更して前記メモリバンクのバンクアドレスに割当てるものである。例えば、前記アドレスアライメント調整手段は、ＣＰＵから供給されるアドレス信号のうち前記１次キャッシュメモリのインデックスアドレスとして用いられるアドレス情報の一部とタグアドレスとして用いられるアドレス情報の一部とを入れ替えて前記メモリバンクのバンクアドレスに割当てる。
【００２１】
前記アドレスアライメント調整手段によるアドレスアライメントのその他の例として、ＣＰＵから供給されるアドレス信号のうち１次キャッシュメモリのタグアドレスの少なくとも下位２ビットを前記メモリバンクを指定するアドレスとメモリマクロを指定するアドレスに割当てるか或いはそのどちらか一方に割当てることができる。或いは、前記ＣＰＵから供給されるアドレス信号のうち１次キャッシュメモリのインデックスアドレスの少なくとも下位２ビットを前記メモリバンクを指定するアドレスとメモリマクロを指定するアドレスに割当てるか或いはそのどちらか一方に割当てることができる。更には、前記ＣＰＵから供給されるアドレス信号のうち１次キャッシュメモリのインデックスアドレスの少なくとも下位２ビットをカラムアドレス信号に割当てることも可能である。
【００２２】
前記アドレスアライメント調整手段として、アドレス情報の配列変更を可変とするスイッチ回路（４１１）と、前記スイッチ回路のスイッチ状態を決定するための制御情報をラッチ可能な制御レジスタ（４１０）とを含め、前記制御レジスタを前記ＣＰＵによってアクセス可能に構成することができる。前記アドレスアライメントの相違は、連続アドレスに対して同一メモリバンクが指定される頻度の相違として現れる。キャッシュラインのリプレースにおいて相互に接近しているインデックスアドレスで同一メモリバンクが選択される頻度が多ければ、センスアンプキャッシュ機能によるヒット率は相互に直近のアドレスでアクセスされた情報程低下し、逆に、キャッシュラインのリプレースにおいて相互に接近しているインデックスアドレスで異なるメモリバンクが選択される頻度が多ければ、センスアンプキャッシュ機能によるヒット率は相互に直近のアドレスでアクセスされた情報程高くされる。どちらを選択する方が有利かはデータや命令のアドレスマッピングに依存し、適用システムに応じて選択することが可能になる。
【００２３】
構成の簡素化を第１とするならば、前記アドレスアライメント調整手段として、メタルオプションによってアドレスアライメントを固定化した配線を採用することができる。
【００２４】
《３》ＤＲＡＭマクロから成る２次キャッシュメモリの破壊書込み
通常ＤＲＡＭではデータの書き込みを行う場合には一旦メモリセルからセンスアンプにデータを読み出してからその一部を書きかえる。即ち、非は破壊書き込みを行う。ＤＲＡＭマクロのセンスアンプキャッシュ機能を２次キャッシュメモリとして用いる場合、データの管理はワード線単位で行われるから、非破壊書き込みを行う必然性はない。そこで、書き込みに当たって、センスアンプによる読み出し動作を行わず、ワード線の立ち上げと同時、若しくはその直後に、書き込みアンプからビット線に書き込みデータの転送を開始して１ワード線分のデータを高速に書き込む。
【００２５】
上記破壊書き込みを実現するキャッシュメモリは、ＤＲＡＭマクロ（５Ｍａ〜５Ｍｄ）とアクセス制御回路（４）を有する。前記ＤＲＡＭマクロは、バンクアドレスが夫々割当てられた複数個のメモリバンク（Ｂａｎｋ１〜Ｂａｎｋ４）を有し、各メモリバンクはロウアドレス信号（Ｒ−ＡＤＤ）によってワード線（ＷＬ）を選択し、選択されたワード線のメモリセルからビット線に読み出された記憶情報をラッチ可能なセンスアンプ（５３）を有し、カラムアドレス信号（Ｃ−ＡＤＤ）に従ってビット線（ＢＬ）を選択し、選択したビット線をＤＲＡＭマクロのデータ線（ＧＢＬ）に導通させるものである。前記アクセス制御回路は、メモリバンク毎に動作させることができるコマンド及びアドレス信号の出力手段（４４）と、既に前記センスアンプにラッチされているデータを後のアクセス要求に応答して前記データ線に出力可能にするヒット判定手段（４３）を有する。前記メモリバンクは、ワード線選択から第１のタイミングでセンスアンプを活性化する第１動作モードと、ワード線選択から前記第1のタイミングよりも遅い第２タイミングでセンスアンプを活性化する第２動作モードとを有する。前記第１動作モードは破壊書込み、前記第２動作モードはリフレッシュモードである。前記キャッシュメモリを２次キャッシュメモリとし、それに対する１次キャッシュメモリとＣＰＵを用いてデータ処理システムを構成することがでできる。
【００２６】
《４》非競合メモリマクロの並列アクセス
マルチバンクを持つメモリマクロを複数個混載した半導体集積回路においてメモリマクロが競合しない複数のアクセス要求に対しては一方のアクセスが他方のアクセスをブロックしないようにしたノンブロッキングマルチアクセスを可能にする。これを実現するメモリ（６）は、第１アクセスポート（ＰＴ１）と第２アクセスポート（ＰＴ２）を持つアクセス制御回路（４）と、前記アクセス制御回路にデータ線（９ＤＢａ〜９ＤＢｄ）を介して夫々接続された複数個のメモリマクロ（５Ｍａ〜５Ｍｄ）とを有する。前記メモリマクロは、バンクアドレスが夫々割当てられた複数個のメモリバンク（Ｂａｎｋ１〜Ｂａｎｋ４）を有し、各メモリバンクはロウアドレス信号（Ｒ−ＡＤＤ）によってワード線（ＷＬ）を選択し、選択されたワード線のメモリセルからビット線（ＢＬ）に読み出された記憶情報をラッチ可能なセンスアンプ（５３）を有し、カラムアドレス信号（Ｃ−ＡＤＤ）に従ってビット線を選択し、選択したビット線をメモリマクロの前記データ線（ＧＢＬ）に導通させるものである。前記アクセス制御回路は、第1アクセスポートを介してアクセスするメモリマクロと第2アクセスポートを介してアクセスするメモリマクロを夫々選択可能なセレクタ（４５０Ｒ，４５１Ｒ，４５２Ｗ，４５３Ｗ）と、第１アクセスポートを介するアクセスと第２アクセスポートを介するアクセスが異なるメモリマクロを用いるアクセスであるとき双方のアクセスポートからの並列アクセスを許容する優先アクセス判定手段（４０）と、アクセスすべきメモリマクロに対してメモリバンク毎に動作させることができるコマンド及びアドレス信号の出力手段（４４）と、前記センスアンプにラッチされているデータを後のアクセス要求に応答してデータ線に出力可能にするヒット判定手段（４３）とを有する。
【００２７】
競合メモリマクロの優先制御のために、前記優先アクセス判定手段は、第１アクセスポートを介するアクセスと第２アクセスポートを介するアクセスとが同一のメモリマクロを用いるアクセスであるとき、予め決められた優先度の高い方のアクセスポートの動作を優先させるように構成することができる。
【００２８】
また、前記第１アクセスポート及び前記第２アクセスポートのどちらか一方又はその両方はＳＲＡＭインタフェース機能を有することができる。アドレス入力からデータ出力までのレイテンシはアクセスの状況に応じて変動する。これに対処するには、レイテンシを固定にしたインタフェースに比べ、アドレス入力からデータ出力までの間ウェイト信号などを出力することができるＳＲＡＭインタフェースを前記第１アクセスポート、第２アクセスポートに採用した方が簡単である。
【００２９】
前記メモリ（６）を用いたデータ処理システムは、当該メモリ（６）と、前記メモリの第１アクセスポートに接続された第１アドレスバス（６ＡＢ）及び第１データバス（１０ＤＢ）と、前記メモリの第２アクセスポートに接続された第２アドレスバス（１１ＡＢ）及び第２データバス（１１ＤＢ）と、前記第１アドレスバス及び第１データバスに接続されたＣＰＵ（１）と、前記第２アドレスバス及び第２データバスに接続されたバスインタフェース回路（３）とを有する。
【００３０】
また、前記メモリを用いたデータ処理システムは、前記メモリ（６）と、前記メモリの第１アクセスポートに接続された第１アドレスバス（６ＡＢ）及び第１データバス（１０Ｄ）と、前記メモリの第２アクセスポートに接続された第２アドレスバス（１１ＡＢ）及び第２データバス（１１ＤＢ）と、前記第１アドレスバス及び第１データバスに接続されたＣＰＵ（１）及び１次キャッシュメモリ（２）と、前記第２アドレスバス及び第２データバスに接続されたバスマスタ（７）とを有し、前記メモリは前記１次キャッシュメモリに対して２次キャッシュメモリとされる。
【００３１】
【発明の実施の形態】
《システムＬＳＩ》
図１には本発明を適用した半導体集積回路の一例であるＣＰＵ／ＤＲＡＭ混載ＬＳＩ（システムＬＳＩとも称する）が示される。同図に示されるシステムＬＳＩは、特に制限されないが、単結晶シリコンのような１チップに、大規模論理回路の一例であるＣＰＵ１、１次キャッシュメモリ２、外部バスインタフェース回路３、アクセスオプティマイザ４、及び大容量メモリの一例である複数個のＤＲＡＭマクロ（マルチバンクＤＲＡＭ）５Ｍａ〜５ＭｄがＣＭＯＳ（Complementary Metal Oxide Semiconductor）製造技術によって集積されている。前記ＤＲＡＭマクロ５Ｍａ〜５Ｍｄは、グローバルビット線を共有する複数個のＤＲＡＭバンク（メモリバンク）を夫々有するマルチバンクＤＲＡＭによって構成され、個々のＤＲＡＭバンクはセンスアンプをキャッシュとして用いるセンスアンプキャッシュ機能を有し、センスアンプのデータにヒットしたアクセスに対してはワード線選択動作を行うことなくデータを高速に出力することができる。センスアンプキャッシュのヒット判定及びＤＲＡＭマクロ５Ｍａ〜５Ｍｄの制御は前記アクセスオプティマイザ４が行う。
【００３２】
前記ＣＰＵ１は、特に制限されないが、所謂３２ビットＣＰＵとされ、データの演算処理単位を原則３２ビットとする。また、ＣＰＵ１は、特に制限されないが、３２ビットのアドレス信号によって４ギガバイトのアドレス空間を管理することができる。
【００３３】
前記ＣＰＵ１と１次キャッシュメモリ２はそれぞれ３２ビットの内部データバス６ＤＢと内部アドレスバス６ＡＢによって接続され、１次キャッシュメモリ２と外部バスインタフェース回路３とは夫々３２ビットの内部データバス７ＤＢ及び内部アドレスバス７ＡＢによって接続される。外部バスインタフェース回路３は夫々３２ビットの外部データバス８ＤＢ及び外部アドレスバス８ＡＢを介して外部とインタフェースされる。尚、夫々の制御信号バスは図示を省略してある。
【００３４】
前記ＤＲＡＭマクロ５Ｍａ〜５ＭｄはＣＰＵ１のアドレス空間にマッピングされているが、そのセンスアンプキャッシュ機能により、２次キャッシュメモリとして利用される。ＤＲＡＭマクロ５Ｍａ〜５Ｍｄは、夫々１２８ビットのメモリデータバス９ＤＢａ〜９ＤＢｄを介してアクセスオプティマイザ４とデータの入出力を行い、アクセスオプティマイザ４からバス９ＡＣＢを介してアドレス信号及びコマンド等が供給される。
【００３５】
前記アクセオプティマイザ４は第１アクセスポートＰＴ１を介してＣＰＵ１及び１次キャッシュメモリ２とインタフェースされる。更にアクセスオプティマイザ４は、外部バスインタフェース回路３を介してシステムＬＳＩの外部とインタフェースされる第２アクセスポートＰＴ２を有する。第１アクセスポートＰＴ１は前記アドレスバス６Ａを経由してＣＰＵ１からのアドレス信号を入力し、１次キャッシュメモリ２との間では１２８ビットのデータバス１０ＤＢを介してデータの入出力を行う。第２アクセスポートＰＴ２は３２ビットのアドレスバス１１ＡＢ及びデータバス１１ＤＢを介して前記外部バスインタフェース回路３に接続される。
【００３６】
システムＬＳＩにおいて、ＣＰＵ１がアドレスバス６ＡＢにアドレス信号を出力してリードアクセスを行うと、それに応答して１次キャッシュメモリ２がヒット判定などのキャッシュメモリ動作を開始する。これに並行してアクセスオプティマイザ４もセンスアンプキャッシュのヒット判定などを開始する。１次キャッシュメモリ２はＳＲＡＭ（Static Random Access Memory）から成る小容量高速メモリであり、ＤＲＡＭマクロ５Ｍａ〜５Ｍｄはそれに比べて大容量であってもアクセス速度の低速なメモリとされる。従って、キャッシュヒットの判定は常に１次キャッシュメモリ２が先行する。１次キャッシュメモリ２がキャッシュヒットであれば、アクセスオプティマイザ４によるＤＲＡＭマクロ５Ｍａ〜５Ｍｄからのリードデータの出力は抑止され、必要なデータは１次キャッシュメモリ２からデータバス６ＤＢを経由してＣＰＵ１に与えられる。１次キャッシュメモリ２がキャッシュミスのとき、必要なデータはＤＲＡＭマクロ５Ｍａ〜５Ｍｄからデータバス１０ＤＢ及び１次キャッシュメモリ２を経由してＣＰＵ１に与えられる。このとき、ＤＲＡＭマクロ５Ｍａ〜５Ｍｄから１次キャッシュメモリ２に与えられるデータは１２８ビットであり、１次キャッシュメモリ２はアドレス信号の下位側を用いて３２ビットを切り出し、これをＣＰＵ１に与える。１次キャッシュメモリ２はこれと共に、ミスにかかるキャッシュラインのフィルを行うために、当該キャッシュラインに前記１２８ビットのデータを書き込む。このとき、当該キャッシュラインがライトバックすべき有効なデータを保有しているときはキャッシュフィルに先立って、当該キャッシュラインのデータをＤＲＡＭマクロ５Ｍａ〜５Ｍｄの対応アドレスに書き戻す動作を行う。
【００３７】
ＣＰＵ１によるライトアクセスの場合はＤＲＡＭマクロ５Ｍａ〜５Ｍｄのセンスアンプキャッシュ機能は利用されない。１次キャッシュメモリ２がキャッシュヒットであれば当該キャッシュメモリ２に書き込みが行われ、キャッシュミスであればＤＲＡＭマクロ５Ｍａ〜５Ｍｄの対応アドレスに書き込みが行われる。ＤＲＡＭマクロ５Ｍａ〜５Ｍｄへの書き込みはバス１０ＤＢを介して１２８ビット単位で複数単位まとめて行われる。
【００３８】
システムＬＳＩに混載したＤＲＡＭマクロ５Ｍａ〜５ＭｄとＬＳＩ外部とのデータ転送は外部バスインタフェース回路３とバス１１ＤＢ，１１ＡＢを介して行われる。このときのアクセス制御はＬＳＩの外部に配置された図示を省略するＤＭＡＣ（Direct Memory Access Controller）などで行うことができる。
【００３９】
上記システムＬＳＩでは、大規模論理回路であるＣＰＵ１と大容量メモリであるＤＲＡＭマクロ５Ｍａ〜５Ｍｄとの間にキャッシュメモリ２を配置して大容量メモリ５Ｍａ〜５ＭｄとＣＰＵ１との動作速度の違いをキャッシュメモリ２によって緩和することにより、ＣＰＵ１による高速データ処理を実現している。更に、ＤＲＡＭマクロ５Ｍａ〜５Ｍｄと１次キャッシュメモリ２との間のデータスループットを上げるために、両者を接続するデータバス１０ＤＢを１２８ビットのように増やし、高速データ転送を実現している。
【００４０】
《ＤＲＡＭマクロ》
図２には前記ＤＲＡＭマクロ５Ｍａの一例が示される。図２において１個のＤＲＡＭマクロ５Ｍａは例えば４個のＤＲＡＭバンクＢａｎｋ１〜Ｂａｎｋ４を有する。個々のＤＲＡＭバンクＢａｎｋ１〜Ｂａｎｋ４は、メモリセルアレイ５０、ロウ・カラムデコーダ５１、カラム選択回路５２、センスアンプアレイ５３、及びタイミングジェネレータ５４を有する。メモリセルアレイ５０は、マトリクス配置された多数のダイナミック型メモリセルを有し、メモリセルの選択端子がワード線ＷＬに、メモリセルのデータ入出力端子がローカルビット線ＢＬに接続されている。各ローカルビット線ＢＬは全部で１０２４ビット分ある。ローカルビット線ＢＬの各ビットに対応してセンスアンプが設けられている。それらセンスアンプ全体をセンスアンプアレイ５３と総称する。カラムスイッチ回路５２は、１０２４ビットのローカルビット線ＢＬから１２８ビット分のローカルビット線ＢＬをカラムアドレス信号に従って選択する。カラムスイッチ回路５２で選択される１２８ビット分のローカルビット線は１２８ビット分のグローバルビット線ＧＢＬに導通される。ワード線選択信号とカラムスイッチ回路の選択信号は前記ロウ・カラムデコーダ５１で生成される。１２８ビット分のグローバルビット線ＧＢＬは各ビット毎に設けられたメインアンプを介して前記データバス９ＤＢａに接続する。それらメインアンプをメインアンプアレイ５５と総称する。
【００４１】
各ＤＲＡＭバンクＢａｎｋ１〜Ｂａｎｋ４には、アクセスオプティマイザ４からアドレス・コマンドバス９ＡＣＢを介して、バンク選択信号Ｂ−ＡＤＤ、ロウアドレス信号Ｒ−ＡＤＤ、カラムアドレス信号Ｃ−ＡＤＤ、カラムコマンドＣＣ、ロウコマンドＣＲ、及びライトイネーブル信号ＷＥ等が供給される。
【００４２】
特に制限されないが、前記バンク選択信号Ｂ−ＡＤＤ以外は各ＤＲＡＭバンクＢａｎｋ１〜Ｂａｎｋ４に共通の信号線を介して供給される。前記バンク選択信号Ｂ−ＡＤＤは、２ビットのバンクアドレス信号のデコード信号であり、各ＤＲＡＭバンクＢａｎｋ１２〜Ｂａｎｋ４に固有の選択信号である。従って、２ビットのバンクアドレス信号に対して１個のＤＲＡＭバンクが選択される。ＤＲＡＭバンクＢａｎｋ１２〜Ｂａｎｋ４は対応するバンク選択信号によって選択されることにより動作可能にされる。動作可能にされたＤＲＡＭバンクにおいては、その他の入力信号Ｒ−ＡＤＤ、Ｃ−ＡＤＤ、ＣＣ、ＲＣ、ＷＥ等が有意とされる。
【００４３】
タイミングジェネレータ５４は、バンク選択信号Ｂ−ＡＤＤによって選択されることにより、ロウコマンドＣＲやカラムコマンドＣＣを受付可能にされる。ロウコマンドＣＲは汎用ＤＲＡＭのＲＡＳ（ロウ・アドレス・ストローブ）信号と同様の機能を有し、それがイネーブルにされると、ロウアドレス信号Ｒ−ＡＤＤを取り込み、これをデコードしてワード線選択動作を行い、これによってビット線に読み出されたワード線１本分のメモリセルのデータをセンスアンプアレイ５３のセンスアンプにラッチさせる。前記カラムコマンドＣＣは汎用ＤＲＡＭのＣＡＳ（カラム・アドレス・ストローブ）信号と同様の機能を有し、それがイネーブルにされると、カラムアドレス信号Ｃ−ＡＤＤを取り込み、これをデコードしてカラムスイッチアレイ５２によるビット線選択動作を行い、これによって選択された１２８ビット分のローカルビット線ＢＬがグローバルビット線ＧＢＬに導通される。タイミングジェネレータ５４は、特に制限されないが、ロウコマンドＣＲによるロウアドレス信号の取り込みと一緒にライトイネーブル信号ＷＥを取り込み、それによってリード動作とライト動作の内部シーケンスを決定する。
【００４４】
ＤＲＡＭマクロ５Ｍａにおいて、あるＤＲＡＭバンクでカラムアクセス動作が行われているとき、別のＤＲＡＭバンクを選択してロウコマンドを発行してロウアクセス動作を並行させることができる。これにより、先のカラムアクセスが終了されると、これに並行してロウアクセスが行なわれているＤＲＡＭバンクで即座にカラムアクセスを行うことができ、見掛け上ページミスを隠すことができる。
【００４５】
その他のＤＲＡＭマクロ５Ｍｂ〜５Ｍｄも上記ＤＲＡＭマクロ５Ｍａと同様に構成されている。
【００４６】
図３にはＤＲＡＭバンクとグローバルビット線との接続構成例が示される。１対の相補ビット線ＢＬ<0,0>，ＢＬ<0,0>に関し夫々代表的に示されたＭ１，Ｍ２はカラムスイッチＭＯＳトランジスタ、Ｍ３，Ｍ４はプリチャージＭＯＳトランジスタ、Ｍ５はイコライズＭＯＳトランジスタである。ＭＯＳトランジスタＭ６〜Ｍ９で構成されたスタティックラッチ形態の回路はセンスアンプであり、ｐチャンネルＭＯＳトランジスタＭ７，Ｍ９のコモンソースには電源電圧のような高電位側動作電源φＰが供給され、ｎチャンネルＭＯＳトランジスタＭ６，Ｍ８のコモンソースには回路の接地電圧のような低電位側動作電源φＮが供給される。メモリセルはｎチャンネル選択ＭＯＳトランジスタＭ１０とキャパシタＣｓとの直列回路から構成された１トランジスタ形式である。選択ＭＯＳトランジスタＭ１０のゲートにはワード線ＷＬが接続されている。ＨＶＣはプリチャージ電位であり、例えば電源電圧と回路の接地電圧との中間の電圧とされる。φＰＣはプリチャージ信号であり、ハイレベルにされることにより、相補ビット線をイコライズすると共にプリチャージ電圧ＨＶＰを相補ビット線に供給する。
【００４７】
図示はしないが、他の相補ビット線の構成も、相補ビット線ＢＬ<0,0>，BLB<0,0>に関する上記構成と基本的に同じである。特に制限されないが、カラムアドレス信号は３ビットであり、そのデコード信号であるカラム選択信号はＹｓ０〜Ｙｓ７の８本である。１対のグローバルビット線ＧＬＢ０，ＧＢＬＢ０には、カラム選択信号Ｙｓ０〜Ｙｓ７によってスイッチ制御される８対のカラムスイッチＭＯＳトランジスタＭ１，Ｍ２を介して８対の相補ビット線ＢＬ<0,0>，ＢＬ<0,0>〜ＢＬ<0,7>，ＢＬ<0,7>が接続される。このようにして、合計１０２４（１２８×８）本の相補ビット線ＢＬ<0,0>，ＢＬ<0,0>〜ＢＬ<127,7>，ＢＬ<127,7>が8対単位で順次１２８対のグローバルビット線ＧＢＬ０，ＧＢＬＢ０〜ＧＢＬ１２７，ＧＢＬＢ１２７に接続されている。従って、カラムアドレス信号Ｃ−ＡＤＤのデコード結果にしたがって、カラム選択信号はＹｓ０〜Ｙｓ７の内の何れか１本の信号が選択レベルであるハイレベルにされ、これによって１２８対の相補ビット線が１２８対のグローバルビット線ＧＢＬ０，ＧＢＬＢ０〜ＧＢＬ１２７，ＧＢＬＢ１２７に導通される。
【００４８】
《アクセスオプティマイザ》
図４には前記アクセスオプティマイザの一例が示される。アクセスオプティマイザ４は、優先アクセス判定回路４０、アドレスアライメント調整回路４１、アドレス先行発行回路４２、ヒット判定回路４３、アドレス／コマンド発行回路４４、データバッファ４５、及び制御回路４６を有する。
【００４９】
前記データバッファ回路４５は、データバッファと共に、データバス１０ＤＢをデータバス９ＤＢａ〜９ＤＢｄの何れに接続するか、また、データバス１１ＤＢをデータバス９ＤＢａ〜９ＤＢｄの何れに接続するかを個別に選択可能なセレクタ等を有する。
【００５０】
前記優先アクセス判定回路４０は、第１アクセスポートＰＴ１を介するアクセスと第２アクセスポートＰＴ２を介するアクセスが異なるＤＲＡＭマクロを用いるアクセスであるとき双方のアクセスポートからの並列アクセスを許容し、また、第１アクセスポートＰＴ１を介するアクセスと第２アクセスポートＰＴ２を介するアクセスとが同一のＤＲＡＭマクロを用いるアクセスであるとき、予め決められた優先度の高い方のアクセスポートの動作を優先させる制御を行う。
【００５１】
アドレス／コマンド発行回路４４は、ＤＲＡＭバンク毎に動作させることができるコマンド及びアドレス信号をアドレスコマンドバス９ＡＣＢに出力する回路である。即ち、前記バンク選択信号Ｂ−ＡＤＤ、ロウアドレス信号Ｒ−ＡＤＤ、カラムアドレス信号Ｃ−ＡＤＤ、ロウコマンドＣＲ、カラムコマンドＣＣ、ライトイネーブル信号ＷＥなどを出力する。
【００５２】
前記アドレスアライメント調整回路４１は、アクセスオプティマイザ４の外部から供給されて優先アクセス判定を経たアクセスアドレス信号のビット配列を変更して、前記アドレス／コマンド発行回路４４を介してＤＲＡＭマクロ５Ｍａ〜５Ｍｄに供給可能にする回路である。
【００５３】
前記アドレス先行発行回路４２は、外部からのアクセスアドレスに対するＤＲＡＭマクロのアクセス制御の次に、当該外部からのアクセスアドレスに対して所定のオフセットを持つアクセスアドレスを先行発行し、前記アドレス／コマンド発行回路４４を介して当該先行発行されたアドレスのデータをＤＲＡＭマクロのメモリセルからセンスアンプに先読可能にする。
【００５４】
ヒット判定回路４３は既に前記センスアンプアレイ５３にラッチされているデータに後のアクセス要求がヒットしているか否かを判定する回路である。換言すれば、センスアンプキャッシュを実現するためのヒット判定手段であり、直前のアクセスアドレスを保持しており、これが今回のアクセスアドレスと同一ワード線に関するものか、或いは、先行発行されたアドレスが今回のアクセスアドレスと同一ワード線に関するものかを判定する。同一ワード線に関するものであるとの判定結果はセンスアンプキャッシュのヒット状態であり、その場合にはアドレス／コマンド発行回路４４にロウコマンドＣＲの発行を抑止させ、即座にカラムコマンドＣＣを発行させて、既にセンスアンプアレイにラッチされているデータを読み出し可能にする。前記制御回路４６はアクセスオプティマイザ４全体の制御を司る。
【００５５】
上記アクセスオプティマイザ４は、▲１▼次アドレス先行発行によるセンスアンプキャッシュのヒット率向上、▲２▼セットアソシアティブ形式の１次キャッシュメモリのキャッシュミスに起因してキャッシュエントリのリプレースを行うとき、マルチバンクＤＲＡＭの動作効率を低下させないこと、▲３▼ＣＰＵと外部とからのＤＲＡＭマクロに対するアクセス要求が競合しない複数のアクセス要求に対して一方のアクセスが他方のアクセスをブロックしないようにしたノンブロッキングマルチアクセスを可能にすることを実現する。更にＤＲＡＭバンクＢａｎｋ１〜Ｂａｎｋ４は、▲４▼ワード線毎のメモリセル群をキャッシュラインとしてセンスアンプキャッシュを利用するＤＲＡＭマクロに対するデータの書換えを効率化するために破壊書込みを行う。▲１▼〜▲４▼の内容について以下に詳述する。
【００５６】
《次アドレス先行発行によるセンスアンプキャッシュのヒット率向上》
図５には前記１次キャッシュメモリ２の基本的な構成の一例が示される。１次キャッシュメモリ２は 特に制限されないが、セットアソシアティブ形式とされ、４個のウェイＷＡＹ０〜ＷＡＹ３を有する。各ウェイＷＡＹ０〜ＷＡＹ３は、特に制限されないが、最大２５６個のキャッシュラインを構成するためのメモリセルアレイを有し、このメモリセルアレイはアドレスアレイ２０とデータアレイ２１から構成される。一つのキャッシュラインは、物理ページ番号等のアドレスタグＡＴＡＧを保有したキャッシュタグＣＴＡＧ、有効ビットＶ、図示を省略するダーティービット及びそれに対応される１６バイトのデータＬＷ０〜ＬＷ３を含む。キャッシュタグＣＴＡＧ、有効ビットＶ及びダーティービットはアドレスアレイ２０に、データＬＷ０〜ＬＷ３はデータアレイ２１に格納される。有効ビットＶはキャッシュラインに有効なデータが含まれているかを示し、論理値“１”で有効、論理値“０”で無効を意味する。ダーティービットはキャッシュメモリ２がライトバックモードで利用されるときに用いられ、ライトバックモードにおいて書込みが発生したとき、論理値“１”にされる。このダーティービットによって対応するエントリのデータと外部メモリ（５Ｍａ〜５Ｍｄ）のデータとの不一致を知ることができる。このダーティービットはパワーオンリセットで論理値“０”に初期化される。
【００５７】
前記ＣＰＵ１が出力するアドレス信号（ＣＰＵ１が仮想アドレスをサポートする場合にはアドレス信号は物理アドレス信号であり、そうでない場合には論理アドレス信号である）は、前述の通りＡ０〜Ａ３1の３２ビットであり、バイトアドレスとされる。特に制限されないが、Ａ２１〜Ａ３１はアドレスタグＡＴＡＧとみなされる。Ａ４〜Ａ１１までの８ビットは、各ウェイからキャッシュラインを選択するためのインデックスアドレスＩｎｄｅｘとみなされる。図５にはアドレスアレイ２０とデータアレイ２１のアドレスデコーダは図示を省略しているが、双方のアドレスデコーダにはインデックスアドレスＩｎｄｅｘが供給され、これに対応するキャッシュラインが選択される。
【００５８】
インデックスアドレスＩｎｄｅｘで選択された（インデックスされた）各ウェイＷＡＴ０〜ＷＡＹ３のキャッシュラインのキャッシュタグＣＴＡＧは、比較器（ＣＭＰ）２２〜２５によって、そのときのアクセスアドレスに含まれるアドレスタグＡＴＡＧと比較される。キャッシュタグＣＴＡＧと物理ページ番号のようなアドレスタグＡＴＡＧが一致し、有効ビットＶが論理値“１”のとき、対応する比較器２２〜２５から出力される信号が論理値“１”にされる。比較器２２〜２５から出力される信号は対応するデータアレイ２１に供給され、それが論理値“１”のときデータアレイ２１でインデックスされた３２バイトのキャッシュラインデータが選択される。選択されたキャッシュラインデータは、Ａ２，Ａ３の２ビットによりセレクタ２６で選択される。前記比較器２２〜２５から出力される信号の論理和信号がキャッシュメモリ２のヒット／ミス信号Ｈｉｔとされる。
【００５９】
図６には前記４個のＤＲＡＭマクロ５Ｍａ〜５Ｍｄのセンスアンプキャッシュ機能の論理的な構成を１次キャッシュメモリ２と対比可能に示してある。ＤＲＡＭマクロ５Ｍａ〜５Ｍｄに供給されるアドレス信号の最下位から４ビットは実質的な意味を持たない。カラム選択されるデータは１２８ビットであり、バイトアドレスで４ビット分のデータサイズだからである。Ｃ０〜Ｃ２の３ビットはカラム選択信号Ｃ−ＡＤＤとされる。その上位側の２ビットＭＳ０，ＭＳ１はＤＲＡＭマクロ５Ｍａ〜５Ｍｄを選択するためのマクロアドレス信号とされる。更に、その上位側４ビットはＤＲＡＭバンクを選択するためのバンクアドレス信号とされる。ここではＤＲＡＭバンクは１６個あるものと仮定している。更にその上位側８ビットＲ０〜Ｒ７はロウアドレス信号Ｒ−ＡＤＤとされる。センスアンプキャッシュのアドレス比較はセットアソシアティブキャッシュメモリと相違することは言うまでもなく、ＤＲＡＭバンク毎に直前のアクセスアドレスが前記ヒット判定回路４３に保持されている。図６にはそのように保持されている直前のアクセスアドレス中のロウアドレスをＳＡＴＡＧとして図示している。前記ヒット判定回路４３は、今回のアクセスアドレスのロウアドレス信号と直前のアクセスアドレス中のロウアドレスＳＡＴＡＧとを比較し、一致する場合にはヒット状態になり、アドレス／コマンド発行回路４４に、センスアンプに既にラッチされているデータをカラムアドレス信号で選択させる。
【００６０】
上記より明らかなように、マルチバンク構成のＤＲＡＭマクロ５Ｍａ〜５Ｍｄを用いて各ＤＲＡＭバンクのセンスアンプにデータを保持させ、アクセスがその保持データにヒットするときは当該センスアンプがラッチするデータを出力させることによって、ＤＲＡＭマクロのファーストアクセスを高速化することができる。即ち、各メモリバンクをセンスアンプキャッシュとして機能させることができる。
【００６１】
このようなセンスアンプキャッシュのヒット率（センスアンプのデータに対するヒット率）を更に向上させるために、前記アドレス先行発行回路４２に、外部アクセスの後、その次のアドレス（所定のオフセットを加算したアドレス）を先行発行して、当該先行発行アドレスのデータを別メモリバンクのセンスアンプに先読みさせる。先行発行の対象を次アドレスとするのは、ＣＰＵ１の動作プログラムや一群の処理データがリニアアドレスにマッピングされるのを基本とするという経験則に基づくものであり、そのようなアクセスに対してセンスアンプキャッシュがヒットし易いようにするためである。
【００６２】
先行発行アドレスはその直前のアクセス対象とは異なるメモリバンクのアドレスでなければならない。同一メモリバンクであれば、先のアクセスに対してセンスアンプキャッシュの機能が利用できなくなる。そのためには、前記外部からのアクセスアドレスに対して前記所定のオフセットを持つアクセスアドレスは、前記外部からのアクセスアドレスが指定するメモリバンクとは異なるメモリバンクを指定するアドレスとされる。
【００６３】
ここで、ＣＰＵ１が出力するアドレス信号に対して、ＤＲＡＭマクロ５Ｍａ〜５Ｍｄに供給される図６のアドレス信号のビット配列は、少なくとも、最下位からＭＳ１までは同一とされる。したがって、ＣＰＵ１が出力するアドレス信号が順次インクリメントされた場合、ワード線選択状態が切り替えられるとき必ずＤＲＡＭマクロが切り替えられることになる。これにより、アドレス先行発行回路４２による前記所定のオフセットは、カラムアドレス信号のビット数をｉ（＝３）とするとき、カラムアドレス信号の最下位ビットから２ｉ（＝８）とされる。
【００６４】
図７にはアドレス先行発行動作のタイミングチャートの一例が示される。ＣＰＵ１によるアクセスアドレスがＡＤＤ１であるとする。これに対して新たなワード線選択動作が行われるものとする。例えばその６サイクル後に、アクセスアドレスＡＤＤ１に対応するデータＤ１が読み出される。この間に、アドレス先行発行回路４２はアドレスＡＤＤ１に対して＋８したアドレスＡＤＤ２を内部で生成し、アドレス／コマンド発行回路４４にロウ系動作を指示させ、当該先行発行されたアドレス信号に対応されるＤＲＡＭマクロのＤＲＡＭバンクを指示してワード線選択動作を行い、選択されたワード線のデータをセンスアンプにラッチさせる。前述のように、アクセスアドレス信号を＋８すると、そのアクセスアドレスＡＤＤ２は必ず別のＤＲＡＭマクロに移るから、アクセスアドレスＡＤＤ１によって動作しているメモリバンクの動作が邪魔されることはない。したがって、ＣＰＵ１による次のアクセスアドレスがＡＤＤ２であれば、アドレス／コマンド発行回路４４はそのアドレスＡＤＤ２によるワード線選択動作を行わず、それに含まれるカラムアドレス信号によって、直接センスアンプのラッチ情報を選択させてデータＤ２を外部に出力させる。
【００６５】
図８には前記アドレス先行発行を考慮したときのヒット判定回路４３の一例が示される。ヒット判定回路４３は、アドレスデコーダ４３０、レジスタ回路４３１、及び比較回路４３２Ａ、４３２Ｂを有する。レジスタ回路４３１は、ＤＲＡＭマクロ５Ｍａｓ〜５Ｍｄの各ＤＲＡＭバンク毎に固有のアドレス格納領域を有する。このアドレス格納領域には、対応するメモリバンクにおける直前のアクセスアドレス信号が保持されている。前記アドレスデコーダ４３０は、アドレスアライメント調整回路４１から供給されるアドレス信号及びアドレス先行発行回路４２から供給されるアドレス信号を入力し、夫々の入力アドレス信号に含まれる２ビットのマクロアドレス信号及び４ビットのバンクアドレス信号をデコードする。そのデコード信号を用いて、アクセスされるＤＲＡＭマクロのＤＲＡＭバンクに対応されるアドレス記憶領域を選択する。選択されたアドレス記憶領域は、先ず最初に、既に保持しているアドレス情報を出力し、次に、既に保持しているアドレス情報を今回のアクセスアドレス情報に更新する。前記既に保持しているアドレス情報が出力されると、比較回路４３２Ａはレジスタ回路４３１から供給されるアドレス信号と前記アドレスアライメント調整回路４１から供給されるアドレス信号とを比較し、比較回路４３２Ｂはレジスタ回路４３１から供給されるアドレス信号と前記アドレス先行発行回路４２から供給されるアドレス信号とを比較する。比較の結果、カラムアドレス信号よりも上位のアドレス情報が一致していれば、センスアンプキャッシュヒット情報４３３Ａ，４３３Ｂをイネーブルにして前記アドレス／コマンド発行回路４４に与える。
【００６６】
前記アドレス／コマンド発行回路４４は、センスアンプキャッシュヒット情報４３３Ａ，４３３Ｂの状態に従って、その時のアクセスアドレスに対して、ロウコマンドＣＲを発行するか否かを決定する。即ち、前記アドレス／コマンド発行回路４４は、信号４３３Ａ，４３３Ｂによる不一致検出に応答して、アクセスアドレスで指定されるＤＲＡＭマクロにメモリバンク、ワード線及びビット線の選択動作を指示し、前記信号４３３Ａ，４３３Ｂによる一致検出に応答して、アクセスアドレスで指定されるＤＲＡＭマクロにワード線選択動作を抑止してメモリバンク及びビット線選択動作を指示する。
【００６７】
《２次キャッシュのアドレスアライメント調整》
図９にはアドレスアライメント調整回路４１でアドレスアライメントを行わない状態での前記１次キャッシュメモリ２に供給されるアドレス信号（ＣＰＵ１の出力アドレス信号）とＤＲＡＭマクロ５Ｍａ〜５Ｍｄに供給されるアドレス信号（アクセスオプティマイザの出力アドレス信号）との対応が示されている。
【００６８】
前記アクセスオプティマイザ４及び前記ＤＲＡＭマクロ５Ｍａ〜５Ｍｄは、そのセンスアンプキャッシュ機能により２次キャッシュメモリ６として位置付けることができる。
【００６９】
前記１次キャッシュメモリ２にキャッシュリードミスを生じたとき、キャッシュラインのリプレースと共に当該キャッシュラインのキャッシュデータをライトバックしなければならないことがある。この時の、ライトバック先アドレスと、リプレースすべきキャッシュデータのリードアドレスは、共にインデックスアドレス情報の部分が等しくされる。この事は、セットアソシアティブ形式のキャッシュメモリにおけるインデックス動作から明らかである。アドレスタグの部分は相違されることになる。
【００７０】
このとき、図９のアドレスアライメントから明らかなように、インデックスアドレスＩｎｄｅｘが同一とされるＣＰＵアドレスは、Ａ４〜Ａ１１が同一であり、そこには、バンクアドレス信号の最上位ビットＢ３を除いて、カラムアドレス信号Ｃ０〜Ｃ２、マクロアドレス信号ＭＳ０，ＭＳ１、バンク選択信号の一部Ｂ０〜Ｂ２が割当てられている。ライトバック先アドレスのアドレスタグ情報ＡＴＡＧの最上位Ａ１２と、リプレースすべきキャッシュデータのリードアドレスのアドレスタグ情報ＡＴＡＧの最上位Ａ１２とが相互に一致すれば、ライトバックのためのＤＲＡＭマクロに対するライトアクセスと、リプレースのためのＤＲＡＭマクロからのリードアクセスとは、同一ＤＲＡＭマクロの同一ＤＲＡＭバンクに対して行なわれる。Ａ１２の１ビットが相互に一致する確率は比較的高い。このような状態が起こると。ＤＲＡＭマクロにおいて異なるメモリバンクを用いて双方の動作を効率的に行うことはできない。一つのＤＲＡＭバンクにおいて一つのアクセス動作を終了しなければ他のアクセス動作を行うことはできない。動作させるべきＤＲＡＭバンクが異なれば、一つのＤＲＡＭバンクに対してリード動作を行っているとき、他方のＤＲＡＭバンクに対して、少なくともロウコマンドＣＲを供給して、ワード線選択動作を並行させることができる。
【００７１】
そこで、前記アドレスアライメント調整回路４１が設けられている。このアドレスアライメント調整回路４１は、外部から供給されるアクセスアドレス信号のビット配列を変更してＤＲＡＭマクロ５Ｍａ〜５Ｍｄに供給可能にする。
【００７２】
図１０にはアドレスアライメント調整回路４１によるアドレスアライメントによって得られるＣＰＵ１の出力アドレス信号に対するアクセスオプティマイザ４の出力アドレス信号の対応関係の第１の例が示されている。図１０の例は、Ａ１２〜Ａ１５をバンクアドレス信号Ｂ０〜Ｂ３に、Ａ９〜Ａ１１をロウアドレス信号の一部Ｒ０〜Ｒ２とする。その他の配列は図９と同一である。図１１にはアドレスアライメントの第２の例が示される。図１１の例は、Ａ１２〜Ａ１４をバンクアドレス信号の一部Ｂ１〜Ｂ３に、Ａ１０，Ａ１１をロウアドレス信号の一部Ｒ０，Ｒ１とする。その他の配列は図９と同一である。図１０及び図１１の何れの場合も、ＣＰＵ１から供給されるアドレス信号のうち前記１次キャッシュメモリ２のインデックスアドレスＩｎｄｅｘとして用いられるアドレス情報の一部とタグアドレスＡＴＡＧとして用いられるアドレス情報の一部とを入れ替えて前記メモリバンクのバンクアドレスに割当てる。
【００７３】
これにより、１次キャッシュメモリ２のキャッシュミスによりキャッシュエントリのリプレースとライトバックを行うとき、双方のメモリ動作を相互に異なるＤＲＡＭバンクで行うことができる。一つのＤＲＡＭマクロに含まれる異なるＤＲＡＭバンクに対しては、一つのＤＲＡＭバンクに対してカラム系動作を行っているとき、これに並行して別のＤＲＡＭバンクにロウコマンドＣＲを供給してワード線選択並びにセンスアンプラッチ動作を先行させることができる。従って、一つのＤＲＡＭバンクでカラムアクセス動作を行ってライトバックのための書込み動作を行っているとき、別のＤＲＡＭバンクにロウコマンドＣＲを供給してリプレースのためのリード動作におけるワード線選択並びにセンスアンプラッチ動作を先行させることはできる。したがって、ライトバックのためのライト動作に続けて、リプレースのためのリード動作のカラム選択及び出力動作を即座に行うことができる。これにより、１次キャッシュメモリ２のキャッシュミスによるペナルティー動作を高速化することができる。
【００７４】
図１２には前記アドレスアライメント調整回路４１の一例が示される。アドレスアライメント調整回路４１は、入力アドレス信号の配列を変更して出力可能なスイッチ回路４１１と、前記スイッチ回路４１１のスイッチ状態を決定するための制御情報をラッチ可能な制御レジスタ４１０とを有し、前記制御レジスタ４１０は前記ＣＰＵ１によってアクセス可能に構成される。これにより図１０及び図１１に例示されたアドレスアライメントを任意に選択することができる。
【００７５】
前記アドレスアライメントの相違は、連続アドレスに対して同一メモリバンクが指定される頻度の相違として現れる。図１３乃至図１５にはＣＰＵ１のアドレス空間を順番にアクセスした場合にワード線選択動作が行われるＤＲＡＭバンクの順番を示している。４個のＤＲＡＭマクロ５Ｍａ〜５Ｍｄは１６個のＤＲＡＭバンクを夫々有している。アドレスアライメント調整を行わない図９に対応される図１３の場合には、６４個全部のＤＲＡＭバンクが順番に切り替えられてワード線の選択が順次切り替えられる。調整例１のアドレスアライメントを行う図１０に対応される図１４の場合には、４個のＤＲＡＭバンクがサイクリックに切り替えられながらワード線の選択が切り替えられる。調整例２のアドレスアライメントを行う図１１に対応される図１５の場合には、８個のＤＲＡＭバンクがサイクリックに切り替えられながらワード線の選択が切り替えられる。
【００７６】
キャッシュラインのリプレースにおいて相互に接近しているインデックスアドレスで同一メモリバンクが選択される頻度が多ければ、センスアンプキャッシュ機能によるヒット率は相互に直近のアドレスでアクセスされた情報程低下し、逆に、キャッシュラインのリプレースにおいて相互に接近しているインデックスアドレスで異なるメモリバンクが選択される頻度が多ければ、センスアンプキャッシュ機能によるヒット率は相互に直近のアドレスでアクセスされた情報程高くされる。どちらを選択する方が有利かはデータや命令のアドレスマッピングに依存し、適用システムに応じて選択することが可能になる。
【００７７】
前記アドレスアライメント調整回路４１として、メタルオプションによってアドレスアライメントを固定化した配線を採用することができる。製造プロセス段階若しくは設計段階でしかアドレスアライメントを選択することはできないが、アドレスアライメント調整のための回路構成を簡素化することができる。
【００７８】
《非競合ＤＲＡＭマクロの並列アクセス》
図１６には前記データバッファ回路４５の一例が示される。データバッファ回路４５は、第１ポートＰＴ１のデータバス１０ＤＢに接続されるリードデータバッファ４５４Ｒ及びライトデータバッファ４５４Ｗと、第２ポートＰＴ２のデータバス１１ＤＢに接続されるリードデータバッファ４５５Ｒ及びライトデータバッファ４５５Ｗと、セレクタ４５０Ｒ、４５１Ｒ，４５２Ｗ，４５３Ｗとを有する。セレクタ４５０ＲはＤＲＡＭマクロ５Ｍａ〜５Ｍｄの一つを選択してリードデータバッファ４５４Ｒに接続する。セレクタ４５１ＲはＤＲＡＭマクロ５Ｍａ〜５Ｍｄの一つを選択してリードデータバッファ４５５Ｒに接続する。セレクタ４５２ＷはＤＲＡＭマクロ５Ｍａ〜５Ｍｄの一つを選択してライトデータバッファ４５４Ｗに接続する。セレクタ４５３ＷはＤＲＡＭマクロ５Ｍａ〜５Ｍｄの一つを選択してライトデータバッファ４５５Ｗに接続する。セレクタ４５０Ｒ、４５１Ｒ，４５２Ｗ，４５３Ｗの選択信号は制御回路４６が出力する。
【００７９】
リードデータバッファ４５４Ｒとライトデータバッファ４５４Ｗは入力及び出力が共に１２８ビットとされる。一方、リードデータバッファ４５５Ｒとライトデータバッファ４５５Ｗはデータアライナを内蔵し、バス１１ＤＢ側のインタフェースが３２ビット、セレクタ４５１Ｒ，４５３Ｗ側のインタフェースが１２８ビットとされる。
【００８０】
前記優先アクセス判定回路４０、前記第１アクセスポートＰＴ１を介するアクセスと第２アクセスポートＰＴ２を介するアクセスが異なるＤＲＡＭマクロを用いるアクセスであるとき、双方のアクセスポートからの並列アクセスを許容する。
【００８１】
そのようなＤＲＡＭマクロの非競合アクセスは、バス６ＡＢから供給されるアドレス信号に含まれるマクロアドレス信号と、バス１１ＡＢから供給されるアドレス信号に含まれるマクロアドレス信号とを比較して判定する。その判定結果は制御回路４６に与えられ、制御回路４６は、双方からのマクロアドレス信号に従ってセレクタ４５０Ｒ，４５１Ｒ，４５２Ｗ，４５３Ｗの選択制御を行う。
【００８２】
また、前記優先アクセス判定回路４０は、第１アクセスポートＰＴ１を介するアクセスと第２アクセスポートＰＴ２を介するアクセスとが同一のＤＲＡＭマクロを用いるアクセスであるときは、予め決められた優先度の高い方のアクセスポートの動作を優先させる。
【００８３】
図１７には同一ＤＲＡＭマクロを用いるアクセス競合を生ずる場合の優先アクセス判定並びにそれによるアクセス制御手順の一例が示されている。
【００８４】
優先アクセス設定レジスタにアクセス優先されるポートが指定される。アドレス入力に対してその入力元が優先ポートか否かが判定され（Ｓ１）、優先ポートからのアクセスであれば、ウェイト中の優先アクセスが存在しているかをチェックし（Ｓ２）、優先アクセスが先に終わるまで待つ（Ｓ３）。その後、ヒット判定回路４３でセンスアンプキャッシュのヒット判定が行われ（Ｓ４）、キャッシュミスであれば、ロウアドレス系動作であるワード線選択及びセンスアンプラッチのロウアクセスが行なわれ（Ｓ５）、その後、カラム選択動作等のカラムアクセスが行なわれて（Ｓ６）、データが出力される（Ｓ７）。前記ステップＳ４においてキャッシュミスであれば、ロウアクセス（Ｓ５）をスキップしてカラムアクセス（Ｓ６）及びデータ出力動作（Ｓ７）に進む。前記ステップＳ１において優先アクセスでなければ、優先アクセスとの競合が有るかの判定が行われ（Ｓ８）、競合していれば、当該競合に係る優先アクセスが終わるのを待ち（Ｓ９）、それから前記ステップＳ４に進む。
【００８５】
図１８には前記優先アクセス判定結果に従ったＤＲＡＭマクロの動作タイミングの幾つかが例示される。例えば〔Ａ〕に示されるようにＣＰＵ１からバス６ＡＢを介してアドレス信号ａＡ０，ａＡ１が供給され、外部からバス１１ＡＢを介してアドレス信号ａＢ０〜ａＢ３が供給さる状態を考える。
【００８６】
〔Ｂ〕はアクセス対象ＤＲＡＭマクロが競合しない場合である。この場合には双方のアクセス対象ＤＲＡＭマクロは並列に独立動作される。〔Ｃ〕はアクセス対象ＤＲＡＭマクロが競合する場合であり、アドレス入力ａＢを優先アクセスとする場合である。最先のアクセス要求に関してはアドレスａＡ０とａＢ０とで競合し、アドレスａＡのアクセスは最初から他の優先アクセスに競合するから、アドレスａＢに対する動作が全て終了されるまでアドレスａＡに関するアクセスはウェイト状態にされる。〔Ｄ〕はアクセス対象ＤＲＡＭマクロが競合する場合であり、アドレス入力ａＡを優先アクセスとする場合である。この時、最初のアクセスａＡ０がキャッシュミスであり、キャッシュミスに対するキャッシュエントリのリプレース若しくはキャッシュフィルの期間、アドレスａＢ０，ａＢ１のアクセスがアドレスａＡのアクセスと競合せず、先のデータｄＢ０，ｄＢ１が読み出される。データｄＡ０のアクセス、これに続くキャッシュヒットに係るデータｄＡ１のアクセスは、アドレスａＢ２，ａＢ３に関するアクセスよりも優先され、これが終了するまでデータｄＢ２，ｄＢ３アクセスはウェイトされる。
【００８７】
上記により、ＤＲＡＭマクロを複数個混載したシステムＬＳＩにおいてＤＲＡＭマクロが競合しない複数のアクセス要求に対しては一方のアクセスが他方のアクセスをブロックしないようにしたノンブロッキングマルチアクセスを可能にできる。例えば、図示を省略するＤＭＡＣの制御によって外部からのアクセスが行なわれるとき、ＣＰＵ１の動作を停止させることなく、外部からのアクセスに支障のない範囲でＣＰＵ１によるＤＲＡＭマクロのアクセスが許容され、データ処理効率の向上に寄与することができる。
【００８８】
前記非競合ＤＲＡＭマクロのノンブロッキングマルチアクセスという観点に立つと、システムＬＳＩを図１９のように構成することも可能である。第２のポートＰＴ２にはＤＭＡＣ７を接続する。第１ポートＰＴ１のデータ入出力は３２ビットにされている。１次キャッシュメモリ２は、ユニファイドキャッシュメモリではなく、命令キャッシュメモリ２Ｉとデータキャッシュメモリ２Ｄに分けられている。図１９は専らデータパスのみを示してあるが、アドレスパスについては図１より容易に類推可能であろう。
【００８９】
尚、図１９の構成を各機能ブロック毎にＬＳＩ化してマルチチップでデータ処理システムとして構成することも可能である。また、そのようなアクセス方法では夫々のアクセスの状況に応じてアクセスオプティマイザのアドレス入力からデータ出力までのレイテンシが一定にならない場合がある。そのような場合には、アクセスポートＰＴ１及びＰＴ２のインタフェースとしてＳＲＡＭインタフェースを採用すれば、既存のシステムと組合わせて用いる場合にも簡単に接続が可能である。この目的のためにはアクセスオプティマイザ４がアドレス入力からデータ出力までの期間、ＷＡＩＴ（ウェイト）信号を出力すればよい。
【００９０】
《ＤＲＡＭマクロから成る２次キャッシュメモリの破壊書込み》
次に、システムＬＳＩにおいて２次キャッシュメモリとして特化されたＤＲＡＭマクロにけるＤＲＡＭバンクの破壊書込みについて説明する。通常ＤＲＡＭではデータの書き込みを行う場合には一旦メモリセルからセンスアンプにデータを読み出してからその一部を書きかえる。即ち、非破壊書き込みを行う。ＤＲＡＭマクロのセンスアンプキャッシュ機能を２次キャッシュメモリとして用いる場合、データの管理はワード線単位で行われるから、非破壊書き込みを行う必然性はない。そこで、書き込みに当たって、センスアンプへのデータ読み出し動作を行わず、ワード線の立ち上げと同時、若しくはその直後に、メインアンプからビット線に書き込みデータを転送して１ワード線分のデータを高速に書き込む。
【００９１】
上記破壊書き込みを実現するＤＲＡＭバンクのタイミングジェネレータ５４は、データ書込み動作モードに関し、ワード線選択から第1のタイミングでセンスアンプを活性化する第1動作モード（破壊書込みモード）と、ワード線選択から前記第1のタイミングよりも遅い第2タイミングでセンスアンプを活性化する第２動作モード（リフレッシュモード）を有する。前記第1動作モードは、特に制限されないが、ライトイネーブル信号ＷＥ及びロウコマンドＣＲをアサートし、その直後にカラムコマンドＣＣをアサートすることによって設定され、カラムコマンドＣＣと共にカラムアドレス信号が供給されることになる。前記第２コマンドは、特に制限されないが、ライトイネーブル信号ＷＥをネゲートしロウコマンドＣＲをアサートすることによって設定され、ロウコマンドＣＲと共にリフレッシュアドレス（ロウアドレス）が供給されることになる。リフレッシュ動作ではカラムアクセスは不要である。
【００９２】
図２０には破壊書込みモードの一例であるダイレクト・バースト・ライトモードの動作タイミングチャートの一例が示される。時刻ｔ０にワード線ＷＬが選択されると、その直後に、センスアンプの電源φＮ、φＰが投入され、センスアンプが活性化される。更に、カラム選択信号Ｙｓ０によって最初の１２８ビットの書込みデータＤ０がグローバルビット線ＧＢＬからカラムスイッチ回路５２を介して１２８ビット分のローカルビット線ＢＬに入力される。入力された１２８ビットの書込みデータＤ０は１２８個の対応するセンスアンプにラッチされ、ラッチされたデータに従って対応するローカルビット線ＢＬの電位状態が決定される。以下、時刻ｔ１から時刻ｔ１２７まで同様の書込み動作が連続され、最終的に、１本のワード線に関し、１０２４ビットのメモリセルにデータが書き込まれる。
【００９３】
図２１にはリフレッシュモードの動作タイミングチャートの一例が示される。リフレッシュ動作では、記憶情報のリフレッシュを行う動作の性質上、非破壊書き込みを行わなければならないから、時刻ｔ00でプリチャージ動作を終了し、時刻ｔ01でワード線選択動作を行い、これによってメモリセルからローカルビット線ＢＬに供給された電荷情報による差電圧がある程度大きくなるのを待って、時刻ｔ02にセンスアンプを活性化する。センスアンプには、時刻ｔ１にメモリセルの記憶情報がラッチされる。それによってローカルビット線ＢＬがドライブされ、その電荷情報によってメモリセルの記憶情報がリフレッシュされる。この動作では、時刻ｔ00〜ｔ１の期間でタイミングマージンが採られている。
【００９４】
ワード線1本単位でのデータ書き込みの他に、ワード線1本分のメモリセルの一部に対する書き込み動作をサポートするならば、リフレッシュ動作と同様に非破壊書き込みが必要になる。ワード線が選択されても書き込み対象とされないメモリセルのデータは破壊されてはならないからである。ワード線1本分の書き込みに対しても非破壊書き込みを行うならば、図２２に例示されるようにアクセス時間にリフレッシュ動作同様のタイミングマージンが加算され、図２０に比べて書き込み時間が長くされる。
【００９５】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００９６】
例えば、ＤＲＡＭマクロの数、各ＤＲＡＭマクロが保有するＤＲＡＭバンクの数は上記の例に限定されず、適宜変更可能である。また、システムＬＳＩに代表される半導体集積回路に内蔵する回路モジュール若しくは機能モジュールの種類や数は上記の例に限定されない。アドレス変換バッファを含んだり、ＤＳＰを搭載したりすることも可能である。また、以上の説明では大容量メモリとしてＤＲＡＭマクロ及びＤＲＡＭバンクを一例としたが、破壊書き込みに関する発明以外ではメモリマクロやメモリバンクはＤＲＡＭ形式に限定されず、例えばＳＲＡＭ（Static Random Access Memory）等であってもよい。また、アドレス先行発行やノンブロッキングマルチアクセスに関する発明は、メモリマクロをワード線単位でデータ管理される２次キャッシュとして特化させた利用形態に限定されず、メモリマクロを単にメインメモリとして用いる場合にも適用可能であることは言うまでもない。
【００９７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００９８】
すなわち、次アドレス先行発行によるセンスアンプキャッシュのヒット率を向上させることができる。
【００９９】
セットアソシアティブ形式の１次キャッシュメモリのキャッシュミスに起因してキャッシュエントリのリプレースを行うとき、マルチバンクＤＲＡＭの動作効率を低下させないようにすることができる。
【０１００】
マルチバンクを持つメモリのファーストアクセスを高速化することができる。
【０１０１】
ＣＰＵと外部とからのメモリマクロに対するアクセス要求が競合しない複数のアクセス要求に対して一方のアクセスが他方のアクセスをブロックしないようにしたノンブロッキングマルチアクセスを可能にすることができる。
【０１０２】
キャッシュラインをワード線単位とするマルチバンクを持つＤＲＡＭに対するデータの書換えを効率化することができる。
【図面の簡単な説明】
【図１】本発明を適用した半導体集積回路の一例であるＣＰＵ／ＤＲＡＭ混載ＬＳＩ（システムＬＳＩ）のブロック図である。
【図２】図1のＤＲＡＭマクロの一例を示すブロック図である。
【図３】ＤＲＡＭバンクとグローバルビット線との接続構成の一例を示す回路図である。
【図４】アクセスオプティマイザの一例を示すブロック図である。
【図５】１次キャッシュメモリの基本構成の一例を示すブロック図である。
【図６】複数個のＤＲＡＭマクロを用いたセンスアンプキャッシュ機能の論理的な構成を１次キャッシュメモリと対比可能に示したブロック図である。
【図７】アドレス先行発行動作の一例を示すタイミングチャートである。
【図８】アドレス先行発行を考慮したときのヒット判定回路の一例を示すブロック図である。
【図９】アドレスアライメント調整回路でアドレスアライメントを行わない状態で１次キャッシュメモリに供給されるＣＰＵの出力アドレス信号とＤＲＡＭマクロに供給されるアクセスオプティマイザの出力アドレス信号との対応関係の一例を示す説明図である。
【図１０】アドレスアライメント調整回路によるアドレスアライメントによって得られるＣＰＵの出力アドレス信号とアクセスオプティマイザの出力アドレス信号との対応の第１の例を示す説明図である。
【図１１】アドレスアライメント調整回路によるアドレスアライメントによって得られるＣＰＵの出力アドレス信号とアクセスオプティマイザの出力アドレス信号との対応の第２の例を示す説明図である。
【図１２】アドレスアライメント調整回路の一例を示すブロック図である。
【図１３】図9のようにアドレスアライメントの調整を行わないときＣＰＵのアドレス空間を順番にアクセスした場合にワード線選択動作が行われるＤＲＡＭバンクの順番を示した説明図である。
【図１４】図１０のようにアドレスアライメントの調整を行ったときＣＰＵのアドレス空間を順番にアクセスした場合にワード線選択動作が行われるＤＲＡＭバンクの順番を示した説明図である。
【図１５】図１１のようにアドレスアライメントの調整を行ったときＣＰＵのアドレス空間を順番にアクセスした場合にワード線選択動作が行われるＤＲＡＭバンクの順番を示した説明図である。
【図１６】データバッファ回路の一例を示すブロック図である。
【図１７】同一ＤＲＡＭマクロを用いるアクセス競合を生ずる場合の優先アクセス判定並びにそれによるアクセス動作の制御手順の一例を示すフローチャートである。
【図１８】優先アクセス判定結果に従ったＤＲＡＭマクロの動作タイミングの幾つかを例示したタイミングチャートである。
【図１９】非競合ＤＲＡＭマクロのノンブロッキングマルチアクセスという観点に立ったシステムＬＳＩの別の例を概略的に示すブロック図である。
【図２０】破壊書込みモードの一例であるダイレクト・バースト・ライトモードの動作例を示すタイミングチャートである。
【図２１】リフレッシュモードの動作例を示すタイミングチャートである。
【図２２】ワード線1本分の書き込みに対しても非破壊書き込みを行うと仮定したときの動作タイミングの比較例を示すタイミングチャートである。
【符号の説明】
１ ＣＰＵ
２ 1次キャッシュメモリ
ＡＴＡＧ アドレスタグ
Ｉｎｄｅｘ インデックスアドレス
ＣＴＡＧ キャッシュタグ
ＷＡＹ０〜ＷＡＹ３ ウェイ
３ 外部バスインタフェース回路
４ アクセスオプティマイザ
ＰＴ１ 第1アクセスポート
ＰＴ２ 第2アクセスポート
４０ 優先アクセス判定回路
４１ アドレスアライメント調整回路
４１０ 制御レジスタ
４１１ スイッチ回路
４２ アドレス先行発行回路
４３ ヒット判定回路
４３０ アドレスデコーダ
４３１ レジスタ回路
４３２Ａ，４３２Ｂ 比較回路
４４ アドレス／コマンド発行回路
４５ データバッファ回路
５Ｍａ〜５Ｍｄ ＤＲＡＭマクロ
５３ センスアンプアレイ
Ｂ−ＡＤＤ バンク選択信号
Ｒ−ＡＤＤ ロウアドレス信号
Ｃ−ＡＤＤ カラムアドレス信号
ＣＲ ロウコマンド
ＣＣ カラムコマンド
ＷＥ ライトイネーブル信号
ＧＢＬ グローバルビット線
ＢＬ ローカルビット線
ＷＬ ワード線
６ 2次キャッシュメモリ
Claims (3)
- メモリマクロと、前記メモリマクロに接続されたアクセス制御回路と、前記アクセス制御回路に接続されたＣＰＵと、前記ＣＰＵ及び前記アクセス制御回路に接続された１次キャッシュメモリとを備え、
前記１次キャッシュメモリは前記メモリマクロが保有する情報の一部を保有可能な下位階層記憶とされ、
前記メモリマクロは、バンクアドレスが夫々割当てられた複数個のメモリバンクを有し、
前記複数のメモリバンクは、
ロウアドレス信号によって選択されるワード線と、
カラムアドレス信号によって選択され前記メモリマクロのデータ線に導通されるビット線と、
選択された前記ワード線のメモリセルから前記ビット線に読み出された記憶情報をラッチ可能なセンスアンプと、を有し、
前記アクセス制御回路は、
前記メモリバンク毎に動作させることができるコマンド及びアドレス信号の出力手段と、
前記センスアンプにラッチされているデータを後のアクセス要求に応答して前記データ線に出力可能にするヒット判定手段と、を有し、
前記アクセス制御回路は更に、前記ＣＰＵからのアクセスアドレスに対する前記メモリマクロのアクセス制御の次に、当該ＣＰＵからのアクセスアドレスに対して所定のオフセットを持つアクセスアドレスを先行発行して、当該先行発行されたアドレスのデータを前記メモリマクロのメモリセルから前記センスアンプに先読みさせるアドレス先行発行手段を有し、前記外部からのアクセスアドレスに対して前記所定のオフセットを持つアクセスアドレスは、前記ＣＰＵからのアクセスアドレスが指定するメモリバンクとは異なるメモリバンクを指定するアドレスとされ、
前記アクセス制御回路は更に、前記ＣＰＵから供給されるアドレス信号のうち１次キャッシュメモリのタグアドレスの少なくとも下位２ビットを、前記メモリバンクの指定に用いるアドレスに割り当てるように、前記ＣＰＵから供給されるアドレス信号の配列を変更して前記出力手段から出力可能にするアライメント調整手段を有し、前記１次キャッシュメモリのキャッシュミスにおいて、キャッシュエントリのリプレースとライトバックのためのメモリバンクアクセスを異なるメモリバンクに対して並行可能にすることを特徴とする半導体集積回路。 - 前記ヒット判定手段は、外部から供給されるアクセスアドレスと前記センスアンプが保有する記憶情報のアクセスアドレスとの一致または不一致を検出する比較手段を有し、
前記コマンド及びアドレス信号の出力手段は、前記比較手段による不一致検出に応答して、外部からのアクセスアドレスで指定されるメモリマクロにメモリバンク、ワード線及びビット線の選択動作を指示し、前記比較手段による一致検出に応答して、外部からのアクセスアドレスで指定されるメモリマクロにワード線選択動作を抑止してメモリバンク及びビット線選択動作を指示するものであることを特徴とする請求項１記載の半導体集積回路。 - 前記ヒット判定手段は、前記センスアンプが保有する記憶情報のアクセスアドレスの情報を前記複数のメモリバンク毎に保持するアドレスレジスタを更に有し、
前記比較手段は、前記アドレスレジスタが保持するアクセスアドレスの情報と前記アクセスアドレスの次に発行されるアクセスアドレスと比較し、比較結果を前記コマンド及びアドレス信号の出力手段に与えるものであることを特徴とする請求項２記載の半導体集積回路。
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18577898A JP3786521B2 (ja) | 1998-07-01 | 1998-07-01 | 半導体集積回路及びデータ処理システム |
| TW088106903A TW413760B (en) | 1998-07-01 | 1999-04-29 | Semiconductor integrated circuit and data processing system |
| SG9903121A SG87041A1 (en) | 1998-07-01 | 1999-06-23 | Semiconductor integrated circuit and data processing system |
| MYPI99002672A MY118269A (en) | 1998-07-01 | 1999-06-28 | Semiconductor integrated circuit and data processing system |
| US09/342,240 US6381671B1 (en) | 1998-07-01 | 1999-06-29 | Semiconductor integrated circuit and data processing system |
| CNB991088999A CN1185580C (zh) | 1998-07-01 | 1999-06-30 | 半导体集成电路和数据处理系统 |
| CNB2004101003910A CN100428194C (zh) | 1998-07-01 | 1999-06-30 | 半导体存储器和高速缓存器 |
| KR1019990026335A KR100575137B1 (ko) | 1998-07-01 | 1999-07-01 | 반도체집적회로 및 데이터처리시스템 |
| US10/101,063 US6708249B2 (en) | 1998-07-01 | 2002-03-20 | Semiconductor integrated circuit and data processing system |
| US10/729,934 US6847578B2 (en) | 1998-07-01 | 2003-12-09 | Semiconductor integrated circuit and data processing system |
| US11/010,324 US7165151B2 (en) | 1998-07-01 | 2004-12-14 | Semiconductor integrated circuit and data processing system |
| US11/641,808 US7254680B2 (en) | 1998-07-01 | 2006-12-20 | Semiconductor integrated circuit and data processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18577898A JP3786521B2 (ja) | 1998-07-01 | 1998-07-01 | 半導体集積回路及びデータ処理システム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004215288A Division JP2004296088A (ja) | 2004-07-23 | 2004-07-23 | 半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000021160A JP2000021160A (ja) | 2000-01-21 |
| JP3786521B2 true JP3786521B2 (ja) | 2006-06-14 |
Family
ID=16176738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18577898A Expired - Fee Related JP3786521B2 (ja) | 1998-07-01 | 1998-07-01 | 半導体集積回路及びデータ処理システム |
Country Status (7)
| Country | Link |
|---|---|
| US (5) | US6381671B1 (ja) |
| JP (1) | JP3786521B2 (ja) |
| KR (1) | KR100575137B1 (ja) |
| CN (2) | CN1185580C (ja) |
| MY (1) | MY118269A (ja) |
| SG (1) | SG87041A1 (ja) |
| TW (1) | TW413760B (ja) |
Families Citing this family (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3807582B2 (ja) | 1999-02-18 | 2006-08-09 | 株式会社ルネサステクノロジ | 情報処理装置及び半導体装置 |
| DE60029290T2 (de) * | 1999-04-27 | 2007-07-12 | Seiko Epson Corp. | Integrierte schaltung |
| JP2002063069A (ja) | 2000-08-21 | 2002-02-28 | Hitachi Ltd | メモリ制御装置、データ処理システム及び半導体装置 |
| US6553449B1 (en) * | 2000-09-29 | 2003-04-22 | Intel Corporation | System and method for providing concurrent row and column commands |
| US6845432B2 (en) | 2000-12-28 | 2005-01-18 | Intel Corporation | Low power cache architecture |
| JP2002244920A (ja) * | 2001-02-15 | 2002-08-30 | Oki Electric Ind Co Ltd | Ｄｒａｍインターフェース回路 |
| US7424576B2 (en) * | 2001-05-02 | 2008-09-09 | Intel Corporation | Parallel cachelets |
| ATE521040T1 (de) | 2001-06-11 | 2011-09-15 | Zoran Microelectronics Ltd | Ein spezialspeichergerät |
| JP4540889B2 (ja) * | 2001-07-09 | 2010-09-08 | 富士通セミコンダクター株式会社 | 半導体メモリ |
| JP3985889B2 (ja) * | 2001-08-08 | 2007-10-03 | 株式会社ルネサステクノロジ | 半導体装置 |
| DE60223555T2 (de) * | 2001-08-29 | 2009-06-10 | Mediatek Inc. | Verfahren und apparat zur takt- und leistungssteuerung in drahtlosen systemen |
| GB2379523B (en) * | 2001-09-05 | 2003-11-19 | 3Com Corp | Shared memory system including hardware memory protection |
| US7539825B2 (en) * | 2001-10-25 | 2009-05-26 | Samsung Electronics Co., Ltd. | Multi-port memory device providing protection signal |
| US6728159B2 (en) * | 2001-12-21 | 2004-04-27 | International Business Machines Corporation | Flexible multibanking interface for embedded memory applications |
| US6938129B2 (en) * | 2001-12-31 | 2005-08-30 | Intel Corporation | Distributed memory module cache |
| US7389387B2 (en) * | 2001-12-31 | 2008-06-17 | Intel Corporation | Distributed memory module cache writeback |
| US6925534B2 (en) * | 2001-12-31 | 2005-08-02 | Intel Corporation | Distributed memory module cache prefetch |
| US6801980B2 (en) * | 2002-04-25 | 2004-10-05 | International Business Machines Corporation | Destructive-read random access memory system buffered with destructive-read memory cache |
| JP4160790B2 (ja) | 2002-06-28 | 2008-10-08 | 株式会社ルネサステクノロジ | 半導体装置 |
| GB2396442B (en) * | 2002-09-17 | 2006-03-01 | Micron Technology Inc | Host memory interface for a parallel processor |
| US7130229B2 (en) * | 2002-11-08 | 2006-10-31 | Intel Corporation | Interleaved mirrored memory systems |
| CN100458978C (zh) * | 2003-03-19 | 2009-02-04 | Nxp股份有限公司 | 具有简档存储单元的通用存储器件 |
| US20040216101A1 (en) * | 2003-04-24 | 2004-10-28 | International Business Machines Corporation | Method and logical apparatus for managing resource redistribution in a simultaneous multi-threaded (SMT) processor |
| US7290261B2 (en) * | 2003-04-24 | 2007-10-30 | International Business Machines Corporation | Method and logical apparatus for rename register reallocation in a simultaneous multi-threaded (SMT) processor |
| US7350060B2 (en) * | 2003-04-24 | 2008-03-25 | International Business Machines Corporation | Method and apparatus for sending thread-execution-state-sensitive supervisory commands to a simultaneous multi-threaded (SMT) processor |
| US7155600B2 (en) * | 2003-04-24 | 2006-12-26 | International Business Machines Corporation | Method and logical apparatus for switching between single-threaded and multi-threaded execution states in a simultaneous multi-threaded (SMT) processor |
| JP4656862B2 (ja) * | 2004-05-28 | 2011-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR100650730B1 (ko) * | 2004-12-28 | 2006-11-27 | 주식회사 하이닉스반도체 | 메모리 장치의 프리차지 타이밍 제어 방법 및 그 장치 |
| JP4836487B2 (ja) * | 2005-04-28 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
| JP2007034943A (ja) * | 2005-07-29 | 2007-02-08 | Sony Corp | 共有メモリ装置 |
| EP1760619A1 (en) * | 2005-08-19 | 2007-03-07 | STMicroelectronics Ltd. | System for restricting data access |
| FR2921507B1 (fr) * | 2007-09-26 | 2011-04-15 | Arteris | Dispositif de memoire electronique |
| US7983091B2 (en) * | 2007-11-06 | 2011-07-19 | Intel Corporation | Divided bitline flash memory array with local sense and signal transmission |
| US20090193187A1 (en) * | 2008-01-25 | 2009-07-30 | International Business Machines Corporation | Design structure for an embedded dram having multi-use refresh cycles |
| JP2009217640A (ja) * | 2008-03-11 | 2009-09-24 | Ricoh Co Ltd | データ転送制御装置 |
| US8386510B2 (en) * | 2008-04-15 | 2013-02-26 | International Business Machines Corporation | Flexible connector framework for data feed generation |
| JP5423483B2 (ja) * | 2010-03-04 | 2014-02-19 | 株式会社リコー | データ転送制御装置 |
| JP5520747B2 (ja) * | 2010-08-25 | 2014-06-11 | 株式会社日立製作所 | キャッシュを搭載した情報装置及びコンピュータ読み取り可能な記憶媒体 |
| JP4936489B2 (ja) * | 2010-10-15 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2012059121A1 (en) * | 2010-11-01 | 2012-05-10 | Telefonaktiebolaget L M Ericsson (Publ) | Memory arrangement for accessing matrices |
| US8918594B2 (en) * | 2010-11-16 | 2014-12-23 | Micron Technology, Inc. | Multi-interface memory with access control |
| US8625345B2 (en) | 2011-07-27 | 2014-01-07 | Micron Technology, Inc. | Determining and transferring data from a memory array |
| JP2015108972A (ja) * | 2013-12-04 | 2015-06-11 | 富士通株式会社 | 演算装置、演算装置の決定方法及びプログラム |
| US9672043B2 (en) | 2014-05-12 | 2017-06-06 | International Business Machines Corporation | Processing of multiple instruction streams in a parallel slice processor |
| US9665372B2 (en) | 2014-05-12 | 2017-05-30 | International Business Machines Corporation | Parallel slice processor with dynamic instruction stream mapping |
| US9760375B2 (en) | 2014-09-09 | 2017-09-12 | International Business Machines Corporation | Register files for storing data operated on by instructions of multiple widths |
| US9720696B2 (en) | 2014-09-30 | 2017-08-01 | International Business Machines Corporation | Independent mapping of threads |
| US10996959B2 (en) * | 2015-01-08 | 2021-05-04 | Technion Research And Development Foundation Ltd. | Hybrid processor |
| US10133581B2 (en) | 2015-01-13 | 2018-11-20 | International Business Machines Corporation | Linkable issue queue parallel execution slice for a processor |
| US10133576B2 (en) | 2015-01-13 | 2018-11-20 | International Business Machines Corporation | Parallel slice processor having a recirculating load-store queue for fast deallocation of issue queue entries |
| KR102076196B1 (ko) * | 2015-04-14 | 2020-02-12 | 에스케이하이닉스 주식회사 | 메모리 시스템, 메모리 모듈 및 메모리 모듈의 동작 방법 |
| KR102373544B1 (ko) | 2015-11-06 | 2022-03-11 | 삼성전자주식회사 | 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법 |
| US9983875B2 (en) | 2016-03-04 | 2018-05-29 | International Business Machines Corporation | Operation of a multi-slice processor preventing early dependent instruction wakeup |
| US10037211B2 (en) | 2016-03-22 | 2018-07-31 | International Business Machines Corporation | Operation of a multi-slice processor with an expanded merge fetching queue |
| US10346174B2 (en) | 2016-03-24 | 2019-07-09 | International Business Machines Corporation | Operation of a multi-slice processor with dynamic canceling of partial loads |
| US10761854B2 (en) | 2016-04-19 | 2020-09-01 | International Business Machines Corporation | Preventing hazard flushes in an instruction sequencing unit of a multi-slice processor |
| US10037229B2 (en) | 2016-05-11 | 2018-07-31 | International Business Machines Corporation | Operation of a multi-slice processor implementing a load/store unit maintaining rejected instructions |
| US10146690B2 (en) | 2016-06-13 | 2018-12-04 | Intel Corporation | Synchronization logic for memory requests |
| US9934033B2 (en) | 2016-06-13 | 2018-04-03 | International Business Machines Corporation | Operation of a multi-slice processor implementing simultaneous two-target loads and stores |
| KR102548599B1 (ko) * | 2016-06-17 | 2023-06-29 | 삼성전자주식회사 | 버퍼메모리를 포함하는 메모리 장치 및 이를 포함하는 메모리 모듈 |
| US10042647B2 (en) | 2016-06-27 | 2018-08-07 | International Business Machines Corporation | Managing a divided load reorder queue |
| US10318419B2 (en) | 2016-08-08 | 2019-06-11 | International Business Machines Corporation | Flush avoidance in a load store unit |
| US11868804B1 (en) | 2019-11-18 | 2024-01-09 | Groq, Inc. | Processor instruction dispatch configuration |
| US11360934B1 (en) | 2017-09-15 | 2022-06-14 | Groq, Inc. | Tensor streaming processor architecture |
| US11243880B1 (en) | 2017-09-15 | 2022-02-08 | Groq, Inc. | Processor architecture |
| US11114138B2 (en) * | 2017-09-15 | 2021-09-07 | Groq, Inc. | Data structures with multiple read ports |
| US11170307B1 (en) | 2017-09-21 | 2021-11-09 | Groq, Inc. | Predictive model compiler for generating a statically scheduled binary with known resource constraints |
| KR102535104B1 (ko) * | 2018-03-19 | 2023-05-23 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
| US10783938B2 (en) * | 2018-06-29 | 2020-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | SRAM with local bit line, input/output circuit, and global bit line |
| US11537687B2 (en) | 2018-11-19 | 2022-12-27 | Groq, Inc. | Spatial locality transform of matrices |
| US20200201562A1 (en) * | 2018-12-20 | 2020-06-25 | Nanya Technology Corporation | Memory device, memory system and method of reading from memory device |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4445177A (en) * | 1981-05-22 | 1984-04-24 | Data General Corporation | Digital data processing system utilizing a unique arithmetic logic unit for handling uniquely identifiable addresses for operands and instructions |
| JP2714944B2 (ja) * | 1987-08-05 | 1998-02-16 | 三菱電機株式会社 | 半導体記憶装置 |
| US4937781A (en) * | 1988-05-13 | 1990-06-26 | Dallas Semiconductor Corporation | Dual port ram with arbitration status register |
| JPH0512110A (ja) | 1990-12-25 | 1993-01-22 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
| US6222762B1 (en) * | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
| US5390308A (en) * | 1992-04-15 | 1995-02-14 | Rambus, Inc. | Method and apparatus for address mapping of dynamic random access memory |
| US5555388A (en) * | 1992-08-20 | 1996-09-10 | Borland International, Inc. | Multi-user system and methods providing improved file management by reading |
| JP3279681B2 (ja) * | 1992-09-03 | 2002-04-30 | 株式会社日立製作所 | 半導体装置 |
| JP3400824B2 (ja) * | 1992-11-06 | 2003-04-28 | 三菱電機株式会社 | 半導体記憶装置 |
| JP3476231B2 (ja) * | 1993-01-29 | 2003-12-10 | 三菱電機エンジニアリング株式会社 | 同期型半導体記憶装置および半導体記憶装置 |
| JPH06314241A (ja) * | 1993-03-04 | 1994-11-08 | Sharp Corp | 高速半導体記憶装置及び高速連想記憶装置 |
| JP2894170B2 (ja) | 1993-08-18 | 1999-05-24 | 日本電気株式会社 | メモリ装置 |
| US5742841A (en) * | 1993-12-08 | 1998-04-21 | Packard Bell Nec | Alternate I/O port access to standard register set |
| JP3218844B2 (ja) * | 1994-03-22 | 2001-10-15 | 松下電器産業株式会社 | 半導体メモリ装置 |
| US5649144A (en) * | 1994-06-13 | 1997-07-15 | Hewlett-Packard Co. | Apparatus, systems and methods for improving data cache hit rates |
| JPH08102187A (ja) * | 1994-09-29 | 1996-04-16 | Toshiba Microelectron Corp | ダイナミック型メモリ |
| JP2705590B2 (ja) * | 1994-10-28 | 1998-01-28 | 日本電気株式会社 | 半導体記憶装置 |
| US5901105A (en) * | 1995-04-05 | 1999-05-04 | Ong; Adrian E | Dynamic random access memory having decoding circuitry for partial memory blocks |
| US6108015A (en) * | 1995-11-02 | 2000-08-22 | Cirrus Logic, Inc. | Circuits, systems and methods for interfacing processing circuitry with a memory |
| JP3345282B2 (ja) | 1996-06-10 | 2002-11-18 | 株式会社日立製作所 | 半導体集積回路装置の設計方法 |
| JPH09288614A (ja) | 1996-04-22 | 1997-11-04 | Mitsubishi Electric Corp | 半導体集積回路装置、半導体記憶装置およびそのための制御回路 |
| US6094370A (en) * | 1996-06-10 | 2000-07-25 | Kabushiki Kaisha Toshiba | Semiconductor memory device and various systems mounting them |
| US5890219A (en) * | 1996-11-27 | 1999-03-30 | Emc Corporation | Redundant writing of data to cached storage system |
| US5890207A (en) * | 1996-11-27 | 1999-03-30 | Emc Corporation | High performance integrated cached storage device |
| US6088693A (en) * | 1996-12-06 | 2000-07-11 | International Business Machines Corporation | Data management system for file and database management |
| US5920873A (en) * | 1996-12-06 | 1999-07-06 | International Business Machines Corporation | Data management control system for file and database |
| US5826265A (en) * | 1996-12-06 | 1998-10-20 | International Business Machines Corporation | Data management system having shared libraries |
| US6098109A (en) * | 1996-12-30 | 2000-08-01 | Compaq Computer Corporation | Programmable arbitration system for determining priority of the ports of a network switch |
| AUPO647997A0 (en) * | 1997-04-30 | 1997-05-22 | Canon Information Systems Research Australia Pty Ltd | Memory controller architecture |
| US6145027A (en) * | 1997-07-09 | 2000-11-07 | Texas Instruments Incorporated | DMA controller with split channel transfer capability and FIFO buffering allowing transmit channel to get ahead of corresponding receive channel by preselected number of elements |
| US6401176B1 (en) * | 1997-11-14 | 2002-06-04 | Agere Systems Guardian Corp. | Multiple agent use of a multi-ported shared memory |
| US6516351B2 (en) * | 1997-12-05 | 2003-02-04 | Network Appliance, Inc. | Enforcing uniform file-locking for diverse file-locking protocols |
| US6173356B1 (en) * | 1998-02-20 | 2001-01-09 | Silicon Aquarius, Inc. | Multi-port DRAM with integrated SRAM and systems and methods using the same |
| US6263390B1 (en) * | 1998-08-18 | 2001-07-17 | Ati International Srl | Two-port memory to connect a microprocessor bus to multiple peripherals |
| US6329997B1 (en) * | 1998-12-04 | 2001-12-11 | Silicon Motion, Inc. | 3-D graphics chip with embedded DRAM buffers |
| US6282145B1 (en) * | 1999-01-14 | 2001-08-28 | Silicon Storage Technology, Inc. | Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system |
| TW522399B (en) * | 1999-12-08 | 2003-03-01 | Hitachi Ltd | Semiconductor device |
| WO2002056181A2 (en) * | 2001-01-11 | 2002-07-18 | Force Communications Inc Z | File switch and switched file system |
| US6708175B2 (en) * | 2001-06-06 | 2004-03-16 | International Business Machines Corporation | Program support for disk fencing in a shared disk parallel file system across storage area network |
| US6480424B1 (en) * | 2001-07-12 | 2002-11-12 | Broadcom Corporation | Compact analog-multiplexed global sense amplifier for RAMS |
-
1998
- 1998-07-01 JP JP18577898A patent/JP3786521B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-29 TW TW088106903A patent/TW413760B/zh not_active IP Right Cessation
- 1999-06-23 SG SG9903121A patent/SG87041A1/en unknown
- 1999-06-28 MY MYPI99002672A patent/MY118269A/en unknown
- 1999-06-29 US US09/342,240 patent/US6381671B1/en not_active Expired - Lifetime
- 1999-06-30 CN CNB991088999A patent/CN1185580C/zh not_active Expired - Fee Related
- 1999-06-30 CN CNB2004101003910A patent/CN100428194C/zh not_active Expired - Fee Related
- 1999-07-01 KR KR1019990026335A patent/KR100575137B1/ko not_active IP Right Cessation
-
2002
- 2002-03-20 US US10/101,063 patent/US6708249B2/en not_active Expired - Fee Related
-
2003
- 2003-12-09 US US10/729,934 patent/US6847578B2/en not_active Expired - Fee Related
-
2004
- 2004-12-14 US US11/010,324 patent/US7165151B2/en not_active Expired - Fee Related
-
2006
- 2006-12-20 US US11/641,808 patent/US7254680B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000011417A (ko) | 2000-02-25 |
| TW413760B (en) | 2000-12-01 |
| US6381671B1 (en) | 2002-04-30 |
| SG87041A1 (en) | 2002-03-19 |
| US20050099876A1 (en) | 2005-05-12 |
| US20070101088A1 (en) | 2007-05-03 |
| MY118269A (en) | 2004-09-30 |
| US7165151B2 (en) | 2007-01-16 |
| JP2000021160A (ja) | 2000-01-21 |
| CN1185580C (zh) | 2005-01-19 |
| CN1624802A (zh) | 2005-06-08 |
| US6708249B2 (en) | 2004-03-16 |
| US20040114451A1 (en) | 2004-06-17 |
| KR100575137B1 (ko) | 2006-05-03 |
| CN1241753A (zh) | 2000-01-19 |
| US7254680B2 (en) | 2007-08-07 |
| US6847578B2 (en) | 2005-01-25 |
| US20020103961A1 (en) | 2002-08-01 |
| CN100428194C (zh) | 2008-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3786521B2 (ja) | 半導体集積回路及びデータ処理システム | |
| US6848035B2 (en) | Semiconductor device with multi-bank DRAM and cache memory | |
| US6675269B2 (en) | Semiconductor device with memory controller that controls page mode access | |
| JP3304413B2 (ja) | 半導体記憶装置 | |
| JPH09288614A (ja) | 半導体集積回路装置、半導体記憶装置およびそのための制御回路 | |
| JPH04255989A (ja) | 半導体記憶装置および内部電圧発生方法 | |
| US20080098176A1 (en) | Method and Apparatus for Implementing Memory Accesses Using Open Page Mode for Data Prefetching | |
| JP3816110B2 (ja) | 半導体集積回路装置 | |
| US7328311B2 (en) | Memory controller controlling cashed DRAM | |
| US7159066B2 (en) | Precharge suggestion | |
| WO2001088717A2 (en) | System and method for using a page tracking buffer to reduce main memory latency in a computer system | |
| US6404694B2 (en) | Semiconductor memory device with address comparing functions | |
| US6778461B2 (en) | Dynamic random access memory device externally functionally equivalent to a static random access memory | |
| JP2004296088A (ja) | 半導体メモリ | |
| JPH09101917A (ja) | キャッシュメモリ制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060320 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |