KR20000009108A - 대기전류를 감소시킨 반도체 메모리용 고전원 발생장치 - Google Patents
대기전류를 감소시킨 반도체 메모리용 고전원 발생장치 Download PDFInfo
- Publication number
- KR20000009108A KR20000009108A KR1019980029302A KR19980029302A KR20000009108A KR 20000009108 A KR20000009108 A KR 20000009108A KR 1019980029302 A KR1019980029302 A KR 1019980029302A KR 19980029302 A KR19980029302 A KR 19980029302A KR 20000009108 A KR20000009108 A KR 20000009108A
- Authority
- KR
- South Korea
- Prior art keywords
- high voltage
- detector
- low voltage
- generator
- signal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000005086 pumping Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 13
- 238000010248 power generation Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 20
- 238000001994 activation Methods 0.000 description 7
- 230000004913 activation Effects 0.000 description 6
- 230000007704 transition Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dram (AREA)
Abstract
본 발명은 셀프리프레쉬 기간동안 소모되는 대기 전류를 감소시킨 고전원 발생장치에 관한 것으로, 펌핑 동작에 의하여 상기 고전압을 출력하는 고전압 발생기와, 상기 고전압을 피드백 수신하여 상기 고전압의 전위 레벨을 감지하고 상기 고전압 발생기를 제어하는 고전압 감지기와, 상기 고전압 감지기의 동작 여부를 결정하여 제어하는 감지기 단속기를 구비한다.
Description
본 발명은 셀프리프레쉬 기간동안 소모되는 대기 전류를 감소시킨 고전원발생장치에 관한 것이다.
일반적으로, 반도메 메모리 장치는 정방형의 이차원 행렬 형식을 갖는 메모리 셀 어레이와, 그 셀어레이중에서 임의의 셀들에게 데이터를 쓰는 동작 및 읽는 동작을 주관하는 로직들과 제어신호를 입력하는 외부 제어신호단자 그리고 이차원 메모리 셀 배열에 접근하기 위한 방향을 지시하는 어드레스 그리고 임의의 메모리 셀에 읽고 쓸 데이터를 입출력 시키는 데이터 단자로 구성된다.
디램의 셀은 한 개의 트랜지스터와 한 개의 커패시터로 구성되며 이진데이타는 커패시터에 전하의 형태로 저장되어 하이 혹은 로우 데이터를 표현한다. 그런데 커패시터에 저장된 전하는 시간이 흐르면 누설되어 본래의 상태를 유지시키는데는 디램만의 독특한 방법을 사용해야 한다. 즉, 디램의 셀이 장시간 본래의 데이터를 유지하기 위해서 리프레쉬라는 동작이 필수적인데 리프레쉬란 디램 셀에 저장된 데이터를 비트라인 센스앰프에서 센싱 증폭하여 다시 셀에 재 저장하는 과정을 말한다.
이러한 리프레쉬 방법으로는 라스액티브와 리프레쉬 대상 주소를 외부에서 인가하는 "RAS Only Refresh" 그리고, 카스와 라스의 입력 순서를 달리하여 내부의 어드레스를 이용하여 리프레쉬를 수행하는 CBR 리프레쉬(혹은 오토 리프레쉬라고 부르기도 함), 그리고 특별한 명령을 인가하여 스스로 리프레쉬 시간과 어드레스를 결정하여 리프레쉬를 수행하는 셀프리프레쉬로 크게 나뉜다.
본 발명에서는 상기 리프레쉬 방법중에서 셀프리프레쉬 기간동안 전력을 절감하는 수단을 논하고자한다. 셀프레프레시에 진입하는 방법은 도 11 과 도 12 에 타이밍도로 도시하였다. 즉, 그림에 도시된 방식으로 디램이 동작 명령을 인가 받으면 셀프리프레쉬 동작을 시작함을 의미한다. 이때, 도 11 은 SDRAM 의 셀프리프레쉬 진입 파형도이고, 도 12 는 DRAM 의 셀프리프레쉬 진입 파형도이다. 도 11 과 도 12 의 셀프리프레쉬 신호는 본 발명 고전원 발생장치의 제어신호로 사용되며, 그 기능에 대해서는 후술될 것이다.
디램의 구성은 크게 메모리 셀 어레이와 메모리 셀 어레이에 유효 주소를 찾아가기위한 로우패스 혹은 칼럼 패스를 단속하는 주변 로직으로 나뉘고 이런 로직과 셀의 상태를 유지시키기 위한 내부 전압 발생회로들로 구성된다.
상기 구성 요소중에서 내부 전압 발생 회로들을 단속하는 방법이 디램의 대기 상태 전력을 결정하는 중요한 요소가 된다. 디램이 셀프 리프레쉬 상태로 진입하면 반드시 필요한 외부 신호만 유지되고 기타 외부 접속 핀에 연결된 모든 버퍼들은 오프상태에 진입한다. 그리고 내부적으로 동작 상태를 유지시키기 위한 전원 장치들이 주요 전력 소모 요소들이다.
주요 전원 장치들 중에서 가장 중요한 구성은 셀어레이의 벌크 바이어스 전원으로 사용되는 VBB 전원(저전압 전원), 그리고 셀 어레이의 워드선을 활성화 시키는 전원인 VPP (고전압 전원)가 있으며 이들은 디램의 동작 구간에 따라 여러 가지 형태로 변형시키면서 동작시킬 수 있다.
VBB 및 VPP 전원 장치를 구성함에 있어 이들은 디램 동작 영역별로 나뉘어 설계된다.
하나는 스탠바이 상태로서, 대기 상태라고도 말하는데 디램 셀들이 어느 한 부분도 활성화 되어 있지 않은 상태를 말한다. 활성화 되어있지 않은 상황이란 디램 셀을 구성하는 한 개의 트래지스터가 오프상태에 있으며 또한 디램 셀의 데이터를 증폭하는 장치인 비트라인 센스앰프가 활성화되어있지 않은 상태를 말하는 것이다.
두 번째는 액티브 상태로서, 디램의 활성화 상태라고도 말하는데 디램 셀들중 어느 한 부분이 활성화되어있으며 또한 비트라인 센스앰프가 활성화되어 디램 셀의 데이터를 증폭하고 있는 상태를 말하는데 디램 셀이 활성화 된다는 의미는 셀들이 저장하고 있는 데이터가 패스 트랜지스터를 경유하여 비트 라인에 분배가 되고 이들 분배된 데이터를 비트라인 센스앰프가 증폭시키는 과정을 거쳐 디램이 활성화된다.
일반적으로 이런 활성화 과정은 많은 양의 전류 소모를 유발하며 대기상태에 비하여 더 많은 잡음을 발생시키게 되어 대부분의 내부 전원 장치들은 더 큰 출력을 가지고 그들의 전원을 안정되게 이끌어 가도록 설계해야한다. 이러한 기능을 고려하여 도 1 에 도시된 종래의 고전원 발생장치는 대기 상태 모드와 활성화 상태 모드에서 각기 동작하는 고전압 (VPP) 발생기를 구비한다.
도시된 바와같이, 고전원 발생장치는 대기상태 모드에서 동작하는 고전압 감지기 (1) 및 고전압 발생기 (2) 와, 활성화 상태모드에서 동작하는 고전압 감지기 (3) 및 고전압 발생기 (4) 를 구비한다.
앞서 설명된 셀프리프레쉬 동작 구간을 부분별로 살펴보면 상기 대기 상태와 활성화 상태를 반복하면서 각각의 디램 셀들의 데이터를 리스토아하면서 리프레쉬가 진행되는 것이다.
고전원 발생장치는 도 1에서 보여지듯이 대기상태에서 사용되는 고전압 발생기 (2) (즉, 소규모 펌핑 장치)와 활성화 상태에서 사용되어지는 고전압 발생기 (4) (즉, 대규모 펌핑 장치) 로 나뉘어지고 이들은 각각 감지기를 갖추고 있어 고전압의 레벨상태를 감지하여 펌프 동작 여부를 결정하게 된다.
도 1 에 도시된 고전압 감지기 (1, 2) 의 회로를 도 2와 도 3에 도시하였다. 대기상태모드에서 동작하는 도 2 에 도시된 고전압 감지기는 커런트 미러 회로와 인버터로 구성된다. 동작에 있어서, 고전압이 감소하면 /PPEST 는 로우 액티브되어 도 1 에 도시된 고전압 발생기 (2) 를 동작시킨다.
도 3 의 활성화 상태용 고전압 감지기의 동작을 살펴보면 다음과 같다. VPP 라고 표시된 노드는 칩 내부의 고전압 파워라인을 의미하며 이것은 고전압 펌프(도 4, 도 5)의 출력과 연결된다. 상기 VPP 노드는 저항 성분 R1에 연결되어 있고 트랜지스터 MN1에 전류를 공급한다. 트랜지스터 MN1에 흐르는 전류는 전류미러 현상에 의해 MN2에 동일한 전류가 흐르게되고 만일 VPP 전위가 높아지게되면 이 전류의 흐름도 비례하여 커지게된다. 이렇게 유기된 전류는 구동전원 VCC에 연결된 저항 R2를 통하여 흐르는 전류와 비례하여 MN2와 R2 사이의 노드의 전기적 위상을 결정하게 된다. 물론, 이때 감지기의 상태를 결정하는 rasatv 신호는 하이상태로 활성화 되어있어야 한다. 결과적으로VPP 전위가 상승하게되면 MN1 과 MN2의 전류가 증가하게 되어 /PPEAT 신호는 하이상태로 전이하여 오실레이터로 전달되고 펌핑 동작이 중단되어 더 이상 VPP 전원공급이 이루어지지 않도록 만든다. 그리고 VPP 전원의 소모로 인하여 VPP 전원의 전위가 하강하게되면 반대의 동작이 이루어져 VPP 펌핑 전원 장치는 다시 동작하게되어 다시 VPP 전원이 상승하는 방향으로 공급된다.
이상에서 알 수 있는 바와같이, 고전압 감지기의 동작은 항상 일정한 양의 전류 소모를 동반한다. 특히 대기상태 동작 모드용 고전압 감지기의 경우는 어떠한 스위치 장치도 없기 때문에 항상 일정한 양의 전류를 소모하면서 고전압 상태를 감지하게된다. 이런 경우 이 고전압 감지기의 소모 전류는 디램의 대기 상태 모드에서 소모하는 전류의 상당 부분을 잠식하게되고 이것은 결과적으로 소비전력을 증가시킨다.
특히 셀프 리프레쉬 동작처럼 그 목적이 극소의 소비 전력을 추가하는 동작 모드에서는 이런 소비 전류는 상당한 부담으로 작용한다.
특별히 셀프 리프레쉬 구간중 활성화 모드에서는 센스앰프의 동작 전류 때문에 고전압 감지기의 동작 전류는 표면적으로 드러나지 않는다. 그러나 셀프 리프레쉬 구간중 대기 상태 모드에서는 이러한 고전압 감지기의 소모 전류가 상당한 비중으로 작용하게 되어 층분히 개선 되어야 할 문제점으로 다가온다.
저전압 전원인 VBB 에서도 마찬가지 양상으로 설명될 수 있다. 저전압 VBB는 디램 셀을 구성하는 트랜지스터의 벌크 바이어스 전원으로 사용된다. 이것은 비트라인의 부하인 정전용량을 감소시키는 효과와 트랜지스터의 문턱전압을 조절하는 기능을 갖는다. 이 저전압을 유지시키기위한 감지기의 소모전류도 고전압 감지기의 그것과 마찬가지로 취급되어질 수 있다.
본 발명은 상기 문제점을 해소하기 위하여 다음과 같은 방식으로 접근하였다.
셀프 리프레쉬 동작 모드중 대기 상태 모드 구간에서는 고전압 및 저전압 상태가 치밀하게 유지될 필요가 없다. 이것은 리프레쉬가 진행되는 상태인 활성화 동작 모드와 조건이 다르다. 즉, 활성화 동작 모드에서는 해당 고전압 및 저전압이 활성화 동작 모드에 직접적으로 영향을 미치지만 대기상태 모드에서는 보다 거칠게 최소한의 상태유지만 되어도 만족하기 때문이다.
따라서, 본 발명에서는 대기 상태 모드에서 동작하는 감지기의 동작 상태를 오프시키는 모드와 온 시키는 모드로 나누어 오프 시킨 모드에서 전류 소모를 제거하여 전반적으로 동작 전류를 감소시킨 고전원 발생장치를 제공한다.
도 1 은 종래의 고전원 발생장치의 기능 블록도.
도 2 는 도 1 에 도시된 대기 모드용 고전압 감지기의 회로도.
도 3 은 도 1 에 도시된 활성화 모드용 고전압 감지기 회로도.
도 4 는 도 1 에 도시된 대기 모드용 고전압 발생기의 회로도.
도 5 는 도 1 에 도시된 활성화 모드용 고전압 발생기의 회로도.
도 6 은 본 발명 고전원 발생장치의 기능 블록도.
도 7 은 도 6 에 도시된 대기 모드용 고전압 감지기의 회로도.
도 8a 는 도 6 에 도시된 감지기 단속기의 회로도.
도 8b 는 도 8a 의 감지기 단속기에 인가되는 셀프리플레쉬 신호 (selfref) 와 그 출력신호 (det_osc) 의 파형도.
도 9 는 본 발명의 또다른 실시예인 저전원 발생장치의 기능 블록도.
도 10 은 도 9 에 도시된 저전압 감지기와 저전압 발생장치의 회로도.
도 11 은 SDRAM 의 셀프리프레쉬 진입 파형도.
도 12 는 DRAM 의 셀프리프레쉬 진입 파형도.
< 도면의 주요부분에 대한 부호의 설명 >
1, 3. 고전압 감지기 2, 4. 고전압 발생기
5. 감지기 단속기
상기 본 발명의 목적을 달성하기 위하여,
반도체 메모리 장치에 사용되며 공급전압보다 높은 고전압을 발생시키는 고전원 발생 장치에 있어서,
펌핑 동작에 의하여 상기 고전압을 출력하는 고전압 발생기와,
상기 고전압을 피드백 수신하여 상기 고전압의 전위 레벨을 감지하고 상기 고전압 발생기를 제어하는 고전압 감지기와,
상기 고전압 감지기의 동작 여부를 결정하여 제어하는 감지기 단속기를 구비하는 것을 특징으로하는 반도체 메모리 장치용 고전원 발생장치가 제공된다.
이하, 도면을 참조하여 본 발명의 고전원 발생장치를 상세히 기술한다.
도 6 은 대기 상태 모드에서 동작하는 고전압감지기를 제어하는 감지기 단속장치 (5) 를 갖춘 본 발명의 고전원 발생장치의 블록도이다.
감지기 단속 장치 (5) 에는 selfref 라는 신호가 입력으로 작용하는데 이 신호는 디램 공정 중 도 11과 도 12의 동작방식에 의하여 발생한 내부 신호이고 이것을 셀프리프레쉬 상태 신호라고 부른다.
상기 셀프 리프레쉬 상태 신호는 싱크로노스 디램의 경우에는 CKE 핀이 하이로 전이할 때 해제가 되고 EDO 디램의 경우에는 라스프리차지 동작에 의하여 해제된다.
도 7 은 도 6 에 사용된 대기 상태 모드에서 동작하는 고전압 감지기의 회로도이다.
도시된 바와같이, 본발명의 고전압 감지기는 감지기 단속기 (5) 로부터의 출력신호 (det_osc) 에 의하여 제어되는 커런트 미러 회로로 구성된다.
도 8a 는 도 6 에 도시된 감지기 단속기 (5) 의 회로도이다.
도시된 바와같이, 감지기 단속기 (5) 는 직렬 연결된 제 1 내지 제 2N 개의 인버터와, 제 2N 번째 인버터의 출력과 제어 신호를 수신하는 NAND 게이트와, 상기 NAND 게이트의 출력 신호를 수신하는 제 2N+1 번째 인버터를 구비한다. 상기 제어신호는 메모리 장치의 셀프리프레쉬 신호 (selfref) 이다.
또한, NAND 게이트의 출력 신호는 상기 제 1 번째 인버터의 입력단에 인가되고, 상기 제 2N+1 번째 인버터의 출력신호 (det_osc)는 상기 고전압 감지기의 동작을 제어한다.
도 8b 는 감지기 단속기에 인가되는 셀프리프레쉬 신호 (selfref) 와 그 출력신호 (det_osc) 의 파형도를 도시한다.
셀프리프레쉬 상태에 진입하면, 도 8a 에 도시된 감지기 단속기가 동작을 시작하고 그 결과 신호로서 주기적으로 하이상태 혹은 로우 상태를 알리는 신호가 발생한다. 따라서 이 출력 신호(det_osc)을 앞서 설명한 고전압 감지기에 인가하면, 고전압 감지기는 주기적으로 온 상태와 오프 상태를 취하며 결과적으로 오프 상태의 구간에서 감지 소모 전류를 억제하는 것이다.
도 9 는 본 발명에서 구현한 반도체 메모리 장치에 사용되는 저전원 발생장치의 블록도이다.
도시된 바와같이, 대기모드상태에서 동작하는 본 발명의 저전원 발생장치는
펌핑 동작에 의하여 저전압을 출력하는 저전압 발생기와,
상기 저전압을 피드백 수신하여 상기 저전압의 전위 레벨을 감지하고 상기 저전압 발생기를 제어하는 저전압 감지기와,
상기 저전압 감지기의 동작 여부를 결정하여 제어하는 감지기 단속기를 구비한다.
저전원 발생장치에 사용되는 감지기 단속기는 고전원 발생장치에서 사용되는 감지기 단속기와 동일하다.
도 10 은 감지기 단속기로부터의 출력 신호 (det_osc) 를 수신하는 저전압 감지기와, 저전압 감지기의 출력 신호를 수신하여 저전압 (VBB) 을 출력하는 저전압 발생장치를 도시한다.
저전압 감지기는 저전압 (VBB) 가 상승하여 목적값에 미치지 못할 경우 전류 (I) 가 감소하여 노드 (det) 가 하이로 천이하고 /BBE 가 로우로 천이하여 저전압 발생기가 동작상태로 들어간다. 따라서, 저전압 레벨은 하강하게된다.
종래의 기술은 대기상태에서 동작하는 모든 감지기는 항상 동작하도록 구성되어 있었다.
반면에, 발명에서 구현된 고전원 발생장치와 저전원 발생장치는 대기상태에서 감지기가 동작하지 않는 구간을 설정하여, 동작하지 않는 구간동안 감지기의 전류소모를 억제하고 있다.
따라서, 장시간 대기 상태를 유지해야하는 셀프리프레쉬 구간동안 소모 전류를 억제하는 효과를 얻을 수 있다.
Claims (8)
- 반도체 메모리 장치에 사용되며 공급전압보다 높은 고전압을 발생시키는 고전원 발생 장치에 있어서,펌핑 동작에 의하여 상기 고전압을 출력하는 고전압 발생기와,상기 고전압을 피드백 수신하여 상기 고전압의 전위 레벨을 감지하고 상기 고전압 발생기를 제어하는 고전압 감지기와,상기 고전압 감지기의 동작 여부를 결정하여 제어하는 감지기 단속기를 구비하는 것을 특징으로하는 반도체 메모리 장치용 고전원 발생장치.
- 제 1 항에 있어서,상기 감지기 단속기는 제어신호를 수신하며, 상기 제어신호가 액티브 상태인동안 소정 주기의 클락 신호를 발생시키며,상기 고전압 발생기는 상기 클락 신호에 의하여 동작 여부가 제어되는 것을 특징으로하는 반도체 메모리 장치용 고전원 발생장치.
- 제 1 항에 있어서,상기 감지기 단속기는 직렬 연결된 제 1 내지 제 2N 개의 인버터와, 제 2N 번째 인버터의 출력과 제어 신호를 수신하는 NAND 게이트와, 상기 NAND 게이트의 출력 신호를 수신하는 제 2N+1 번째 인버터를 구비하며,상기 NAND 게이트의 출력 신호는 상기 제 1 번째 인버터의 입력단에 인가되고, 상기 제 2N+1 번째 인버터의 출력신호는 상기 고전압 감지기의 동작을 제어하는 것을 특징으로하는 반도체 메모리 장치용 고전원 발생장치.
- 제 2 항 또는 제 3 항에 있어서,상기 제어신호는 상기 반도체 메모리 장치의 셀프리프레쉬 신호인 것을 특징으로하는 반도체 메모리 장치용 고전원 발생장치.
- 반도체 메모리 장치에 사용되며 공급전압보다 낮은 저전압을 발생시키는 저전원 발생 장치에 있어서,펌핑 동작에 의하여 상기 저전압을 출력하는 저전압 발생기와,상기 저전압을 피드백 수신하여 상기 저전압의 전위 레벨을 감지하고 상기 저전압 발생기를 제어하는 저전압 감지기와,상기 저전압 감지기의 동작 여부를 결정하여 제어하는 감지기 단속기를 구비하는 것을 특징으로하는 반도체 메모리 장치용 고전원 발생장치.
- 제 5 항에 있어서,상기 감지기 단속기는 제어신호를 수신하며, 상기 제어신호가 액티브 상태인동안 소정 주기의 클락 신호를 발생시키며,상기 저전압 발생기는 상기 클락 신호에 의하여 동작 여부가 제어되는 것을 특징으로하는 반도체 메모리 장치용 고전원 발생장치.
- 제 5 항에 있어서,상기 감지기 단속기는 직렬 연결된 제 1 내지 제 2N 개의 인버터와, 제 2N 번째 인버터의 출력과 제어 신호를 수신하는 NAND 게이트와, 상기 NAND 게이트의 출력 신호를 수신하는 제 2N+1 번째 인버터를 구비하며,상기 NAND 게이트의 출력 신호는 상기 제 1 번째 인버터의 입력단에 인가되고, 상기 제 2N+1 번째 인버터의 출력신호는 상기 저전압 감지기의 동작을 제어하는 것을 특징으로하는 반도체 메모리 장치용 고전원 발생장치.
- 제 6 항 또는 제 7 항에 있어서,상기 제어신호는 상기 반도체 메모리 장치의 셀프리프레쉬 신호인 것을 특징으로하는 반도체 메모리 장치용 고전원 발생장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0029302A KR100378690B1 (ko) | 1998-07-21 | 1998-07-21 | 대기전류를감소시킨반도체메모리용고전원발생장치 |
| US09/343,560 US6172932B1 (en) | 1998-07-21 | 1999-06-30 | On-chip voltage generating device for semiconductor memory with reduced stand-by current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0029302A KR100378690B1 (ko) | 1998-07-21 | 1998-07-21 | 대기전류를감소시킨반도체메모리용고전원발생장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000009108A true KR20000009108A (ko) | 2000-02-15 |
| KR100378690B1 KR100378690B1 (ko) | 2003-06-12 |
Family
ID=19544745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0029302A KR100378690B1 (ko) | 1998-07-21 | 1998-07-21 | 대기전류를감소시킨반도체메모리용고전원발생장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6172932B1 (ko) |
| KR (1) | KR100378690B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7505333B2 (en) | 2006-05-19 | 2009-03-17 | Samsung Electronics Co., Ltd. | High voltage detecting circuit for semiconductor memory device and method of controlling the same |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885092B1 (en) * | 1997-09-29 | 2005-04-26 | Hitachi, Ltd. | Semiconductor device and a memory system including a plurality of IC chips in a common package |
| KR100361656B1 (ko) * | 1999-09-17 | 2002-11-21 | 삼성전자 주식회사 | 반도체 메모리 장치의 고전압 발생회로 |
| KR100550637B1 (ko) * | 2000-12-30 | 2006-02-10 | 주식회사 하이닉스반도체 | 저전압 감지기를 내장한 고전압 검출기 |
| JP3892692B2 (ja) * | 2001-09-21 | 2007-03-14 | 株式会社東芝 | 半導体集積回路 |
| US6737925B1 (en) * | 2002-09-24 | 2004-05-18 | Xilinx, Inc. | Method and apparatus for controlling supply voltage levels for integrated circuits |
| KR100718046B1 (ko) * | 2006-06-08 | 2007-05-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| KR102430865B1 (ko) * | 2015-10-02 | 2022-08-10 | 삼성전자주식회사 | 멀티 메모리 다이 구조에서 외부 파워에 대한 피크 전류 감소 기능을 갖는 반도체 메모리 장치 |
| US11398258B2 (en) * | 2018-04-30 | 2022-07-26 | Invensas Llc | Multi-die module with low power operation |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5297097A (en) | 1988-06-17 | 1994-03-22 | Hitachi Ltd. | Large scale integrated circuit for low voltage operation |
| US5365487A (en) | 1992-03-24 | 1994-11-15 | Texas Instruments Incorporated | DRAM power management with self-refresh |
| JPH0620471A (ja) * | 1992-06-30 | 1994-01-28 | Hitachi Ltd | ダイナミック型ｒａｍ |
| JP2787639B2 (ja) | 1992-08-07 | 1998-08-20 | 三菱電機株式会社 | パルス信号発生回路および半導体記憶装置 |
| KR960000837B1 (ko) | 1992-12-02 | 1996-01-13 | 삼성전자주식회사 | 반도체 메모리장치 |
| JPH06282985A (ja) | 1993-03-30 | 1994-10-07 | Hitachi Ltd | ダイナミック型ｒａｍ |
| JPH0765571A (ja) | 1993-08-27 | 1995-03-10 | Nec Corp | 半導体記憶装置 |
| KR0129197B1 (ko) | 1994-04-21 | 1998-10-01 | 문정환 | 메모리셀어레이의 리플레쉬 제어회로 |
| JP3413298B2 (ja) * | 1994-12-02 | 2003-06-03 | 三菱電機株式会社 | 半導体記憶装置 |
| KR0142403B1 (ko) | 1994-12-20 | 1998-07-15 | 김광호 | 반도체 메모리장치의 전원승압회로 |
| KR0172404B1 (ko) | 1995-12-21 | 1999-03-30 | 김광호 | 반도체 메모리장치의 리프레쉬별 내부 승압전원 제어방법 |
-
1998
- 1998-07-21 KR KR10-1998-0029302A patent/KR100378690B1/ko not_active IP Right Cessation
-
1999
- 1999-06-30 US US09/343,560 patent/US6172932B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7505333B2 (en) | 2006-05-19 | 2009-03-17 | Samsung Electronics Co., Ltd. | High voltage detecting circuit for semiconductor memory device and method of controlling the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100378690B1 (ko) | 2003-06-12 |
| US6172932B1 (en) | 2001-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4152094B2 (ja) | 半導体記憶装置の制御方法及び半導体記憶装置 | |
| US7706209B2 (en) | Semiconductor memory device capable of driving non-selected word lines to a variable negative potential based on a bank access operation | |
| US4964082A (en) | Semiconductor memory device having a back-bias voltage generator | |
| KR100518399B1 (ko) | 내부 전압 레벨 제어 회로 및 반도체 기억 장치 및 그들의제어 방법 | |
| US6489796B2 (en) | Semiconductor device provided with boost circuit consuming less current | |
| US6021082A (en) | Semiconductor memory device including an internal power supply circuit having standby and activation mode | |
| US5986959A (en) | Semiconductor memory device having internal voltage down-converting circuit reducing current consumption upon power ON | |
| KR100226085B1 (ko) | 반도체기억장치 | |
| KR0142403B1 (ko) | 반도체 메모리장치의 전원승압회로 | |
| KR100378690B1 (ko) | 대기전류를감소시킨반도체메모리용고전원발생장치 | |
| US5774405A (en) | Dynamic random access memory having an internal circuit using a boosted potential | |
| JP4495854B2 (ja) | 半導体メモリ装置及びそれの読み出し方法 | |
| JP3869690B2 (ja) | 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法 | |
| KR100576924B1 (ko) | 고전압 발생 회로 | |
| US5694365A (en) | Semiconductor memory device capable of setting the magnitude of substrate voltage in accordance with the mode | |
| KR100230372B1 (ko) | 반도체 메모리 장치의 내부 전압 변환기 | |
| JP3633996B2 (ja) | 半導体装置 | |
| JP4804609B2 (ja) | セルアレイ電源の上昇を防止したメモリ回路 | |
| KR100265607B1 (ko) | 저전력 메모리 장치 | |
| KR0172371B1 (ko) | 반도체 메모리장치의 전원전압 발생회로 | |
| KR20060095376A (ko) | 고전압 펌핑장치 | |
| JP4031546B2 (ja) | 半導体装置 | |
| KR20040048028A (ko) | 리프레시 동작시 전원 안정화 장치 및 방법 | |
| KR19990013146A (ko) | 리프레시 동작모드시 소비되는 동작전류를 감소시키기 위한 반도체 메모리 장치 | |
| US6141285A (en) | Power down scheme for regulated sense amplifier power in dram |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130225 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140221 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150223 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |