KR20040048028A - 리프레시 동작시 전원 안정화 장치 및 방법 - Google Patents
리프레시 동작시 전원 안정화 장치 및 방법 Download PDFInfo
- Publication number
- KR20040048028A KR20040048028A KR1020020075776A KR20020075776A KR20040048028A KR 20040048028 A KR20040048028 A KR 20040048028A KR 1020020075776 A KR1020020075776 A KR 1020020075776A KR 20020075776 A KR20020075776 A KR 20020075776A KR 20040048028 A KR20040048028 A KR 20040048028A
- Authority
- KR
- South Korea
- Prior art keywords
- refresh operation
- external power
- power source
- output
- vdd
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
Abstract
본 발명에 의한 리프레시 동작시의 전원 안정화 장치는 리프레시 동작 여부를 탐지하는 리프레시 동작 탐지부, 및 상기 리프레시 동작 탐지부의 출력에 의하여 제1 외부 전원과 제2 외부 전원간의 단락 여부를 제어하는 스위치를 포함한다.
본 발명에 의하여 리프레시 동작시 전원 공급능력을 증가시킴으로써 내부 전원을 안정화 시키고 칩의 동작 특성을 개선할 수 있다.
Description
본 발명은 DRAM 장치에 관한 것으로서 특히 리프레시 동작 중 전원을 안정화 하는 장치 및 방법에 관한 것이다.
도 1은 일반적인 256Mb DDR DRAM의 핀 배치도이다. VDD, VSS, VDDQ, 및 VSSQ 단자를 통하여 외부로부터 전력이 공급된다. VDD 및 VSS는 각각 3개씩이고, VDDQ 및 VSSQ는 각각 5개씩이다. VDD 및 VSS는 데이터 출력 동작을 제외한 나머지 모든 동작에 필요한 전원을 공급한다. VDDQ 및 VSSQ는 데이터 출력 동작에 필요한 전원을 공급한다. 이와 같이 전원을 분리하는 이유는 데이터 출력시 발생하는 노이즈를 감소시키기 위해서이다.
도 2는 DRAM의 내부 동작을 나타내는 타이밍도이다. t0 구간에서는 비트라인(BL)의 전압을 Vdd/2로 프리차지 한다. t1 구간에서 워드라인(WL)이 활성화 되면 Vdd/2로 프리차지 되어 있던 비트라인에 셀의 전위가 실려 비트라인(BL)과사이에는 전위차가 발생한다. 이 전위차를 통상 센싱 마진이라고 한다. t2 구간에서 센스앰프(도시되지 않음)는 셀의 데이터를 감지하여 증폭함으로써 셀 데이터 레벨에 따라서 비트라인(BL)의 전압과의 전압이 0과 Vdd로 갈라지게 된다. t3 구간에서는 증폭한 셀 데이터를 가지고 셀의 정보를 리프레시한다. t4 구간에서 리드 동작이 끝나면 비트라인(BL)의 전압은 Vdd/2로 유지된다.
DRAM은 일정한 시간이 경과하면 리프레시를 수행해야 한다. 리프레시의 종류에는 오토 리프레시(auto refresh), 셀프 리프레시(self refresh), 분산 리프레시(distributed refresh), 및 기타 이들을 응용한 리프레시들이 있다. 리프레시 동작에서는 일반적인 리드(read) 라이트(write) 동작에서보다 많은 전류를 소모하게 된다. 리프레시 동작에서 전류는 도 2의 t2 영역에서 거의 대부분 흐르고 나머지 영역에서는 거의 흐르지 않는다.
도 2의 t2 영역에서 흐르는 전류를 대략 계산하면 다음과 같다. 워드라인 하나에 달려있는 비트라인 쌍이 각각 512*16 = 8192인 경우에, 비트라인의 커패시턴스를 100fF라고 가정하면 전체 커패시턴스 Q = (전체 용량) ×△V ×(뱅크 수) = (100fF ×8192) ×(2-1) ×4 = 3.3 nC 이 된다. Q = I ×△t이므로 I = Q ×△t가 된다. 여기서 도 2의 t2 구간의 시간을 5㎱라고 하면 I = 3.3 nC ×5㎱ = 660 ㎃가 된다.
일반적인 DRAM 데이터북에는 위 전류값이 100㎃ 정도로 표기되어 있으나, 이는 평균값으로서 순간적으로는 위에서 계산한 값 이상의 전류가 흐른다. 즉 5㎱와 같이 짧은 시간동안에 큰 전류가 필요한데 칩 외부에서 지원하는 전원전압은 현재의 패키지 구조에서 충분한 전류를 공급해 주지 못하여 내부 전원 레벨이 급격히 떨어지는 현상이 발생한다. 이로 인하여 칩이 정상적인 동작을 하지 못하게 된다. 특히 이러한 현상은 향후 외부 전원전압이 낮아질수록 더욱 심해질 것이다.
본 발명에서는 리프레시 동작시 외부 전원인 VDD와 VDDQ, VSS와 VSSQ를 단락시켜 외부 전원 단자를 증가시킴으로써 충분한 전류 공급 능력을 갖도록 한다.
도 1은 256Mb DDR DRAM(Double Data Rate Dynamic Random Access Memory)의 핀 배치도.
도 2는 DRAM 내부 동작을 나타내는 파형도.
도 3은 본 발명에 의한 전원 안정화 장치의 일실시예를 나타내는 도면.
본 발명에 의한 리프레시 동작시의 전원 안정화 장치는 리프레시 동작 여부를 탐지하는 리프레시 동작 탐지부, 및 상기 리프레시 동작 탐지부의 출력에 의하여 제1 외부 전원과 제2 외부 전원간의 단락 여부를 제어하는 스위치를 포함한다.
본 발명에 의한 리프레시 동작시의 전원 안정화 방법은 리프레시 동작을 탐지하는 제1 단계, 및 상기 탐지 결과 리프레시 동작을 수행하는 경우에는 제1 외부 전원과 제2 외부 전원을 단락시키고, 리프레시 동작을 수행하지 않는 경우에는 상기 제1 외부 전원과 상기 제2 외부 전원을 단락시키지 않는 제2 단계를 포함한다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.
전술한 바와 같이 DRAM의 외부전원으로는 VDD와 VDDQ, VSS와 VSSQ가 존재한다. VDDQ 및 VSSQ는 칩의 데이터 출력 구동회로에만 전원전압을 공급하고 VDD 및 VSS는 칩의 데이터 출력 이외의 기타 부분에 전원전압을 공급한다.
리프레시 동작에서는 데이터가 입출력되는 일이 없으므로 VDDQ는 실제로 사용되지 않는다. 따라서 리프레시 동작이 수행되는 경우에 VDDQ를 VDD와 단락시킴으로써 전원공급원의 수를 증가시킬 수 있다. VSS 및 VSSQ에 대해서도 마찬가지이다.
도 3은 본 발명에 의한 일 실시예에서 VDD와 VDDQ를 단락시키는 구성을 나타낸다.
리프레시 동작 탐지부(100)는 리프레시 동작시에는 "로우"를 출력하고 그렇지 않은 경우에는 "하이"를 출력한다. 리프레시 동작 탐지부(100)의 출력은 인버터(200)에 연결된다. 인버터(200)에는 전원전압으로서 고전압인 VPP를 사용하여 NMOS 스위치(300)를 고속으로 턴-온할 수 있도록 한다. NMOS 스위치(300)는 게이트에 인버터(200)의 출력이 입력되고, 드레인과 소스에는 각각 VDD와 VDDQ가 연결된다.
리프레시 동작 탐지부(100)의 출력이 "로우"가 되면 인버터(200)의 출력은 고전압인 VPP가 되어 NMOS 스위치(300)는 고속으로 온 상태가 된다. 따라서 외부 전원 VDD와 VDDQ가 단락되고 구동 용량이 증가하게 된다.
이와 반대로 리프레시 동작 탐지부(100)의 출력이 "하이"가 되면 인버터(200)의 출력은 로우 전압인 VSS가 되어 NMOS 스위치는 오프 상태가 된다. 따라서 외부 전원 VDD와 VDDQ는 분리된다.
도 4는 본 발명에 의한 일 실시예에서 VSS와 VSSQ를 단락시키는 구성을 나타낸다. 외부 전원의 종류를 제외하고 구성 및 동작이 도 3의 경우와 동일하므로 설명을 생략한다.
본 발명에 의하여 리프레시 동작시 전원 공급능력을 증가시킴으로써 내부 전원을 안정화 시키고 칩의 동작 특성을 개선할 수 있다.
Claims (9)
- 리프레시 동작 여부를 탐지하는 리프레시 동작 탐지부; 및상기 리프레시 동작 탐지부의 출력에 의하여 제1 외부 전원과 제2 외부 전원간의 단락 여부를 제어하는 스위치를 포함하는 것을 특징으로 하는 리프레시 동작시의 전원 안정화 장치.
- 제 1 항에 있어서,상기 제1 외부 전원은 VDD이고 상기 제2 외부 전원은 VDDQ인 것을 특징으로 하는 리프레시 동작시의 전원 안정화 장치.
- 제 1 항에 있어서,상기 제1 외부 전원은 VSS이고 상기 제2 외부 전원은 VSSQ인 것을 특징으로 하는 리프레시 동작시의 전원 안정화 장치.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 스위치는입력단자에 상기 리프레시 동작 탐지부의 출력이 연결된 인버터; 및상기 인버터의 출력이 게이트에 연결되고 상기 제1 외부 전원 및 상기 제2 외부 전원이 각각 드레인과 소스에 연결된 MOS 트랜지스터를 포함하며, 상기 리프레시 동작 탐지부의 출력이 활성화 된 경우에 상기인버터는 고압의 출력전압을 제공하여 상기 MOS 트랜지스터는 고속으로 온 상태가 되고, 상기 리프레시 동작 탐지부의 출력이 비활성화된 경우에 상기 MOS 트랜지스터는 오프 상태가 되는 것을 특징으로 하는 리프레시 동작시의 전원 안정화 장치.
- 제 4 항에 있어서,상기 리프레시 동작은 오토 리프레시 동작인 것을 특징으로 하는 리프레시 동작시의 전원 안정화 장치.
- 리프레시 동작을 탐지하는 제1 단계; 및상기 탐지 결과 리프레시 동작을 수행하는 경우에는 제1 외부 전원과 제2 외부 전원을 단락시키고, 리프레시 동작을 수행하지 않는 경우에는 상기 제1 외부 전원과 상기 제2 외부 전원을 단락시키지 않는 제2 단계를 포함하는 것을 특징으로 하는 리프레시 동작시의 전원 안정화 방법.
- 제 6 항에 있어서,상기 제1 외부 전원은 VDD이고 상기 제2 외부 전원은 VDDQ인 것을 특징으로 하는 리프레시 동작시의 전원 안정화 방법.
- 제 6 항에 있어서,상기 제1 외부 전원은 VSS이고 상기 제2 외부 전원은 VSSQ인 것을 특징으로하는 리프레시 동작시의 전원 안정화 방법.
- 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,상기 리프레시 동작은 오토 리프레시 동작인 것을 특징으로 하는 리플시 동작시의 전원 안정화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020075776A KR20040048028A (ko) | 2002-12-02 | 2002-12-02 | 리프레시 동작시 전원 안정화 장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020075776A KR20040048028A (ko) | 2002-12-02 | 2002-12-02 | 리프레시 동작시 전원 안정화 장치 및 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040048028A true KR20040048028A (ko) | 2004-06-07 |
Family
ID=37342956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020075776A KR20040048028A (ko) | 2002-12-02 | 2002-12-02 | 리프레시 동작시 전원 안정화 장치 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040048028A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100861183B1 (ko) * | 2002-07-16 | 2008-09-30 | 주식회사 하이닉스반도체 | 내부전원 방전회로를 포함하는 내부전원장치 |
| KR101105216B1 (ko) * | 2010-03-11 | 2012-01-13 | 조용호 | 현관문용 안전고리 |
| KR101105217B1 (ko) * | 2010-03-11 | 2012-01-13 | 조용호 | 현관문용 안전고리 |
| US9513333B2 (en) | 2013-09-12 | 2016-12-06 | Samsung Electronics Co., Ltd. | Test interface board and test system including the same |
-
2002
- 2002-12-02 KR KR1020020075776A patent/KR20040048028A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100861183B1 (ko) * | 2002-07-16 | 2008-09-30 | 주식회사 하이닉스반도체 | 내부전원 방전회로를 포함하는 내부전원장치 |
| KR101105216B1 (ko) * | 2010-03-11 | 2012-01-13 | 조용호 | 현관문용 안전고리 |
| KR101105217B1 (ko) * | 2010-03-11 | 2012-01-13 | 조용호 | 현관문용 안전고리 |
| US9513333B2 (en) | 2013-09-12 | 2016-12-06 | Samsung Electronics Co., Ltd. | Test interface board and test system including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100377421B1 (ko) | 반도체 기억 장치 | |
| US5910924A (en) | Semiconductor integrated circuit including voltage converter effective at low operational voltages | |
| US6262930B1 (en) | Semiconductor memory device with overdriven sense amplifier and stabilized power-supply circuit of source follower type | |
| US20100277996A1 (en) | Semiconductor device | |
| EP0173980A2 (en) | Semiconductor integrated circuit device | |
| US7251170B2 (en) | Peripheral voltage generator | |
| KR100643620B1 (ko) | 메모리 장치 | |
| KR20010007096A (ko) | 감지 동작시의 소비 전류가 저감된 다이내믹형 반도체기억 장치 | |
| JP2007213637A (ja) | 内部電源生成回路及びこれらを備えた半導体装置 | |
| US6236605B1 (en) | Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier | |
| KR19990029200A (ko) | 데이터 유지 상태의 소비 전력을 저감하고, 또한 안정된 동작을 실현하는 반도체 기억 장치 | |
| KR0140175B1 (ko) | 반도체 메모리 장치의 센스앰프 회로 | |
| US7307897B2 (en) | Plural bank semiconductor memory device with increased boosting voltage stability | |
| US20080116958A1 (en) | Voltage pumping device | |
| US8203387B2 (en) | Circuit providing compensated power for sense amplifier and driving method thereof | |
| US7577045B2 (en) | Semiconductor memory device | |
| US6330173B1 (en) | Semiconductor integrated circuit comprising step-up voltage generation circuit | |
| US6222781B1 (en) | Semiconductor integrated circuit device capable of externally applying power supply potential to internal circuit while restricting noise | |
| JP2006252721A (ja) | オーバードライブ期間制御装置およびオーバードライブ期間決定方法 | |
| KR100244837B1 (ko) | 기판 전압의 크기를 모드에 따라서 설정할 수 있는 반도체 기억 장치 | |
| KR20040048028A (ko) | 리프레시 동작시 전원 안정화 장치 및 방법 | |
| KR20000009108A (ko) | 대기전류를 감소시킨 반도체 메모리용 고전원 발생장치 | |
| US5771198A (en) | Source voltage generating circuit in semiconductor memory | |
| JP4370526B2 (ja) | 半導体装置 | |
| JP3633996B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |