KR100861183B1

KR100861183B1 - 내부전원 방전회로를 포함하는 내부전원장치

Info

Publication number: KR100861183B1
Application number: KR1020020041782A
Authority: KR
Inventors: 이종천
Original assignee: 주식회사 하이닉스반도체
Priority date: 2002-07-16
Filing date: 2002-07-16
Publication date: 2008-09-30
Also published as: KR20040007126A

Abstract

본 발명은 내부전원 방전회로를 포함하는 내부전원장치에 관한 것으로서, 외부전원을 인가받아 내부전원을 출력하는 내부전원 발생부와, 내부전원을 인가받아 구동하는 내부회로부와, 내부전원을 충전하는 내부전원 충전부, 및 외부전원이 오프되면 내부전원 충전부에 남아있는 여분의 전류를 방전시키되, 외부전원이 하이 레벨일 경우 내부전원을 캐패시터에 충전하고, 외부전원이 로우 레벨일 경우 캐패시터에 충전된 내부전원을 접지전압으로 방전시키는 내부전원 방전부를 포함한다. 따라서, 본 발명에 따른 내부전원 방전회로를 포함하는 내부전원장치는, 내부전원장치에 잔류하는 내부전원(VDL)을 방전시킴으로써, 내부전원장치에 외부전원이 인가되어 초기화가 진행될 때 생기는 오동작을 방지하는 효과가 있다.

Description

내부전원 방전회로를 포함하는 내부전원장치{Apparatus for Internal Voltage of Containing Internal Voltage Discharge Circuit}

도 1은 종래의 내부전원장치의 구성도.

도 2는 종래의 내부전원장치의 동작을 나타낸 그래프.

도 3은 본 발명의 실시예에 따른 내부전원장치의 구성도.

도 4는 본 발명의 실시예에 따른 내부전원 방전 회로도.

도 5는 도 3의 내부전원장치의 동작을 나타낸 그래프.

본 발명은 내부전원 방전 회로를 포함하는 내부전원장치에 관한 것으로서, 내부전원장치에 내부전원 방전 회로를 구비하여, 외부전원이 오프되어 내부전원장치가 구동하지 않는 경우에 내부전원장치에 남아있던 잔류 전류에 의한 오동작을 방지하는 내부전원 방전회로를 포함하는 내부전원장치에 관한 것이다.

일반적으로, 반도체 집적 회로에서는 특정 노드의 AC 임피던스를 낮추고 DC 레벨을 안정화하여 그 노드의 전압을 내부 전원으로 사용하는 것이 필요할 때가 있다. 그러나 이 두 가지 요구 조건을 동시에 만족하는 것이 쉽지 않은데, 그 가운데 낮은 임피던스라는 점에 중심을 둔 것을 내부 전원이라 한다.

도 1은 종래의 내부전원장치의 구성도로서, 내부전원장치는 내부전원 발생부(1), 내부회로부(3), 내부전원 충전부(5)로 구성됨을 나타낸다.

내부전원 발생부(1)는 외부전원을 인가받아 내부전원을 발생하며, 외부전원이 오프(OFF)되면 내부전원 발생부(1)도 구동하지 않게 되어 내부전원을 출력한다. 내부회로부(3)는 내부전원 발생부(1)로부터 출력된 내부전원을 인가받아 구동하고, 내부전원 충전부(5)는 내부회로부(3)에 공급되고 남은 잉여의 내부전원을 충전하여 저장한다.

종래의 내부전원장치의 동작 그래프를 나타낸 도 2를 참조하면, 외부전원(VDD)가 일정하게 인가되면, 외부전원(VDD)보다 낮은 내부전원(VDL)이 일정하게 유지되고, 외부전원(VDD)이 오프되어 떨어지면, 내부전원(VDL)도 외부전원(VDD)을 따라 떨어지게 된다.

이때, 외부전원(VDD)은 완전히 소진되어 그래프에 나타나지 않는 반면, 내부전원(VDL)은 내부전원 충전부(5)에 소량 남아있음을 알 수 있다. 그 후, 외부전원(VDD)을 다시 온 시켜 인가하면, 내부전원(VDL)도 같이 올라감을 알 수 있다.

그러나, 이러한 종래의 내부전원장치는 외부전원이 오프(OFF)되어 내부전원 발생부(1)가 동작을 멈추었다가 다시 외부전원을 온(ON)시켜서 내부전원 발생부(1)를 구동시킬 때, 내부전원 충전부(5)에 충전되어 있던 여분의 전류로 인해 내부전원장치가 초기화가 안 되는 등의 오동작이 발생하거나, 래치업(Latch-up)이 유발되는 등의 문제점이 발생했다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 내부전원장치에 내부전원 방전회로를 구비하여, 외부전원이 오프될 경우 내부전원 충전부에 잔류하던 여분의 전류를 완전히 방전시켜 오동작을 방지할 수 있는 내부전원 방전회로를 포함하는 내부전원장치를 제공하는 데 있다.

상기 과제를 달성하기 위한 본 발명은, 외부전원을 인가받아 내부전원을 출력하는 내부전원 발생부; 내부전원을 인가받아 구동하는 내부회로부; 내부전원을 충전하는 내부전원 충전부; 및 외부전원이 오프되면 내부전원 충전부에 남아있는 여분의 전류를 방전시키되, 외부전원이 하이 레벨일 경우 내부전원을 캐패시터에 충전하고, 외부전원이 로우 레벨일 경우 캐패시터에 충전된 내부전원을 접지전압으로 방전시키는 내부전원 방전부를 포함하는 것을 특징으로 한다.
상술된 내부전원 방전부는, 외부전원에 의해 내부전원을 선택적으로 출력하는 제 1 스위칭 수단과, 제 1 스위칭 수단을 통하여 인가되는 내부전원을 충전하는 캐패시터와, 외부전원을 인버팅 하면서 외부전원이 로우 레벨일 경우 캐패시터의 충전 전압을 출력하는 인버터, 및 인버터로부터의 출력에 의해 스위칭되어 내부전압을 선택적으로 방전시키는 제 2 스위칭 수단을 구비하는 것을 특징으로 한다.

삭제

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 3은 본 발명의 실시예에 따른 내부전원장치의 구성도로서, 내부전원장치는 내부전원 발생부(2), 내부회로부(4), 내부전원 충전부(6), 내부전원 방전부(8)로 구성됨을 나타낸다.

내부전원 발생부(2)는 외부전원(VDD)에 의해 제어되어 내부전원(VDL)을 발생하며, 외부전원(VDD)이 오프(OFF)되면 내부전원 발생부(2)도 구동하지 않게 되어 내부전원을 출력하지 않는다.

내부회로부(4)는 내부전원 발생부(2)로부터 출력된 내부전원을 인가받아 구동하고, 내부전원 충전부(6)는 내부회로부(4)에 공급되고 남은 잉여의 내부전원을 충전하여 저장한다.

내부전원 방전부(8)는 외부전원(VDD)이 오프되어 내부전원 발생부(2)가 내부전원(VDL)을 출력하지 않는 경우, 내부전원 충전부(6)에 충전되어 남아 있던 전류를 방전시킨다.

도 4는 본 발명의 실시예에 따른 내부전원 방전 회로도로서, 외부전원(VDD)과 내부전원(VDL)을 인가받으며, 엔모스 트랜지스터(N1, N2, N3)와, 인버터(INV1)로 구성됨을 나타낸다.

엔모스 트랜지스터(N1)는 외부전원(VDD)에 의해 제어되어 내부전원(VDL)을 엔모스 트랜지스터(N1)의 소스쪽에 연결되어 있는 엔모스 트랜지스터(N2)의 게이트에 인가한다.

엔모스 트랜지스터(N2)는 드레인(drain)과 소스(source)가 모두 접지전압(VSS)에 연결되어 캐패시터의 역할을 하며, 엔모스 트랜지스터(N1)에 의해 인가된 내부전원(VDL)을 충전함으로써, 외부전원(VDD)이 오프되면 충전되어 있던 내부전원(VDL)에 의해 인버터(INV1)를 구동한다.

인버터(INV1)는 피모스 트랜지스터(P1)와 엔모스 트랜지스터(N4)를 구비하며, 외부전압(VDD)의 입력에 의해 제어된다. 이때, 외부전압(VDD)이 하이로 입력되는 경우 엔모스 트랜지스터(N4)가 턴온되어, 피모스 트랜지스터(P1)와 엔모스 트랜지스터(N4)의 공통 드레인(drain)으로 로우신호가 출력된다. 이렇게 출력된 로우신호가 엔모스 트랜지스터(N3)의 게이트로 입력되면, 엔모스 트랜지스터(N3)는 턴오프된다.

반면, 외부전압(VDD)이 로우로 입력되는 경우 피모스 트랜지스터(P1)가 턴온되어, 엔모스 트랜지스터(N2)에 충전되어 있던 내부전압(VDL)이 피모스 트랜지스터(P1)와 엔모스 트랜지스터(N4)의 공통 드레인(drain)으로 인가된다. 즉 하이신호가 출력되어 엔모스 트랜지스터(N3)의 게이트로 입력됨으로써, 엔모스 트랜지스터(N3)를 턴온시켜 내부전원(VDL)을 방전시킨다.

본 발명의 실시예에 따른 내부전원 방전회로의 동작을 설명하면, 먼저 외부전원(VDD)가 하이로 인가되면 엔모스 트랜지스터(N1)가 턴온되어 내부전원(VDL)을 엔모스 트랜지스터(N2)에 인가하여 충전한다.

이때, 인버터(INV1)는 하이인 외부전원(VDD)을 입력으로 하여 로우신호를 엔모스 트랜지스터(N3)의 게이트로 출력하여, 엔모스 트랜지스터(N3)는 턴오프 된다.

반면, 외부전원(VDD)이 오프되어 로우신호로 인가되면, 엔모스 트랜지스터(N1)는 턴오프 되어, 내부전원(VDL)과 노드(Node) 전압이 분리된다. 이때, 외부전원(VDD)이 오프되어, 외부전원(VDD)이 노드(Node)의 전압보다 절반이하로 떨어지면, 인버터(INV1)가 외부전원(VDD)을 로우로 인식하여 하이신호로 출력한다. 이렇게 출력된 하이신호는 엔모스 트랜지스터(N3)를 턴온시켜 내부전원(VDL)을 접지전압(VSS)으로 방전시킨다.

도 5는 도 3의 내부전원장치의 동작을 나타낸 그래프로서, 도 5를 참조하여 내부전원(VDL)과 외부전원(VDL)을 설명하고자 한다.

먼저, 외부전원(VDD)이 일정하게 인가되면, 그에 따라 외부전원(VDD)보다 낮은 내부전원(VDL)이 일정하게 유지되고, 외부전원(VDD)이 오프되어 떨어지면, 내부전원(VDL)도 외부전원(VDD)을 따라 떨어지게 되는데, 이 때 내부전원 충전부(6)에 충전되어 있던 내부전원(VDL)이 내부전원 방전부(8)에 의해 모두 방전되어 그래프 상에 나타나지 않음을 알 수 있다.

이와같이, 외부전원(VDD)가 오프되었을 때, 내부전원 충전부(6)에 남아있던 여분의 전류를 내부전원 방전부(8)에 의해 방전시킴으로써, 그 여분의 전류로 인한 내부전원장치의 오동작을 막을 수 있다.

이상에서 살펴본 바와 같이, 본 발명에 따른 내부전원 방전회로를 포함하는 내부전원장치는, 내부전원장치에 잔류하는 내부전원(VDL)을 방전시킴으로써, 내부전원장치에 외부전원이 인가되어 초기화가 진행될 때 생기는 오동작을 방지하는 효 과가 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims

외부전원을 인가받아 내부전원을 출력하는 내부전원 발생부;

상기 내부전원을 인가받아 구동하는 내부회로부;

상기 내부전원을 충전하는 내부전원 충전부; 및

상기 외부전원이 오프되면 상기 내부전원 충전부에 남아있는 여분의 전류를 방전시키되, 상기 외부전원이 하이 레벨일 경우 상기 내부전원을 캐패시터에 충전하고, 상기 외부전원이 로우 레벨일 경우 상기 캐패시터에 충전된 상기 내부전원을 접지전압으로 방전시키는 내부전원 방전부를 포함하는 내부전원 방전회로를 포함하는 내부전원장치.
제 1 항에 있어서, 상기 내부전원 방전부는,

상기 외부전원에 의해 상기 내부전원을 선택적으로 출력하는 제 1 스위칭 수단;

상기 제 1 스위칭 수단을 통하여 인가되는 상기 내부전원을 충전하는 상기 캐패시터;

상기 외부전원을 인버팅 하면서 상기 외부전원이 로우 레벨일 경우 상기 캐패시터의 충전 전압을 출력하는 인버터; 및

상기 인버터로부터의 출력에 의해 스위칭되어 상기 내부전압을 선택적으로 방전시키는 제 2 스위칭 수단을 구비하는 것을 특징으로 하는 내부전원 방전회로를 포함하는 내부전원장치.