JP4420518B2 - 高電圧出力インバーター - Google Patents
高電圧出力インバーター Download PDFInfo
- Publication number
- JP4420518B2 JP4420518B2 JP2000066629A JP2000066629A JP4420518B2 JP 4420518 B2 JP4420518 B2 JP 4420518B2 JP 2000066629 A JP2000066629 A JP 2000066629A JP 2000066629 A JP2000066629 A JP 2000066629A JP 4420518 B2 JP4420518 B2 JP 4420518B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pmos transistor
- transistor
- nmos transistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、低電圧CMOSトランジスタを用いて高電圧を出力するインバーターに関するもので、特に、別途のシールド電圧を供給せずに高電圧を出力するインバーターに関する。
【0002】
【従来の技術】
高電圧出力インバーター回路は、狭い電圧範囲を変動する入力信号を広い電圧範囲を変動する出力信号に変換して出力する回路である。かかる回路において、高電圧に耐えるトランジスタを使用すれば問題ないが、低電圧用トランジスタを用いて前記高電圧出力インバーター回路を構成することは難しい。半導体回路は、低電圧で動作する、即ち、回路の出力電圧である高電圧には耐えられない耐圧を有するトランジスタ(以下、低電圧トランジスタという)を用いて高電圧を出力するために、後述するシールド電圧を用いて低電圧トランジスタに当該低電圧トランジスタの耐圧を超える高電圧が印加されないようにする方式を用いて高電圧用インバーター回路を構成していた。
【0003】
米国特許5,465,054、米国特許5,604,499、米国特許5,539,334に、かかる技術が記載されている。
図3は、従来の高電圧出力インバーター回路の一例である。
【0004】
図3において、前記高電圧出力インバーター回路は、シールド電圧Vshieldがゲートに印加され、ドレーンが出力端子OUTと連結された第2PMOSトランジスタP2及び第2NMOSトランジスタN2と、電源電圧VDDとシールド電圧Vshieldとの間の電圧値を有するハイレベルの入力電圧INHがゲートに印加され、ソースが電源電圧VDDを印加する電源端子に、ドレーンが第2PMOSトランジスタP2のソースに連結された第1PMOSトランジスタP1と、シールド電圧Vshieldと接地電圧VSSとの間の電圧値を有するローレベルの入力電圧INLがゲートに印加され、ソースが接地電圧を印加する接地端子に、ドレーンが第2NMOSトランジスタN2のソースに連結された第1NMOSトランジスタN1と、から構成される。ここで、シールド電圧Vshieldは電源電圧VDDと接地電圧VSSとの和のほぼ半分の値を有する。
【0005】
従来の高電圧出力インバーターの動作を説明するために、VDD=10V、VSS=0V、Vshield=5Vとし、ハイレベルの入力電圧INHを10〜5V、ローレベルの入力電圧INLを5〜0Vとする。また、ハイレベルの入力電圧INHとローレベルの入力電圧INLは同位相である。そして、前記各NMOSトランジスタ及び前記各PMOSトランジスタのスレショルド電圧は1Vと仮定する。
【0006】
図3において、ハイレベルの入力電圧INHが10V、ローレベルの入力電圧INLが5Vであれば、第1NMOSトランジスタN1はターンオンし、第1PMOSトランジスタP1はターンオフする。従って、点bにかかる電圧は、0V(=VSS)となり、出力端子OUTにかかる電圧は、0V(=VSS)となる。また、第1PMOSトランジスタP1がターンオフしているので、点aにかかる電圧は6V、即ちシールド電圧Vshieldに第2PMOSトランジスタP2のスレショルド電圧を加えた電圧となる。
【0007】
このようにして図3の各点にかかる電圧は、点aで6V、出力端子OUTで0V、点bで0Vであるので、各低電圧CMOSトランジスタにかかる電圧は、当該低電圧CMOSトランジスタの耐圧を超えることなく、出力端子OUTに0Vの電圧を出力する。
【0008】
一方、ハイレベルの入力電圧INHが5V、ローレベルの入力電圧INLが0Vであれば、第1NMOSトランジスタN1はターンオフし、第1PMOSトランジスタP1はターンオンする。従って点aにかかる電圧は、10V(=VDD)となり、出力端子OUTにかかる電圧は、10V(=VDD)となる。また、第1NMOSトランジスタN1がターンオフしているので、点bにかかる電圧は4V、即ちシールド電圧Vshieldに第2NMOSトランジスタN2のスレショルド電圧を引いた電圧がかかる。
【0009】
このようにして図3の各点にかかる電圧は、点aで10V、出力端子OUTで10V、点bで4Vとなり、従来の高電圧出力インバーターは、狭い電圧変動範囲の入力電圧(VDD〜Vshield、Vshield〜VSS)から広い電圧変動範囲の出力電圧(VDD〜VSS)を発生する。
【0010】
【発明が解決しようとする課題】
しかしながら、従来の高電圧出力インバーターは、図3に示したように、(VDD+VSS)/2程度の電圧値を有するDC電圧、即ちシールド電圧Vsheildを必要とする。従って、シールド電圧Vshieldを供給するために外部からDC電圧を入力するか、シールド電圧発生用ジェネレータが必要となる。さらに、第2NMOSトランジスタN2及び第2PMOSトランジスタP2のゲートには、連続的にDC電圧が印加されるので、高電圧出力インバーターの信頼性が低下するという問題点があった。
【0011】
本発明は、上記の事情に鑑みてなされたもので、従来の高電圧出力インバーターの問題点を改善して、シールド電圧を必要としない高電圧出力インバーターを提供することを目的とする。
【0012】
【課題を解決するための手段】
このため、請求項1に係る発明は、低電圧用トランジスタを用いて高電圧を出力する高電圧出力インバーターにおいて、ゲートが第1入力端子に連結され、ソースが電源端子に連結された第1PMOSトランジスタと、ソースが前記第1PMOSトランジスタのドレーンに連結され、ドレーンが出力端子に連結された第2PMOSトランジスタと、ゲートが第2入力端子に連結され、ソースが接地端子に連結された第1NMOSトランジスタと、ソースが前記第1NMOSトランジスタのドレーンに連結され、ドレーンが出力端子に連結された第2NMOSトランジスタと、ゲートとソースとが前記第1入力端子に連結され、ドレーンが前記第2PMOSトランジスタのゲートに連結された第3PMOSトランジスタと、ゲートとソースとが前記第2入力端子に連結され、ドレーンが前記第2NMOSトランジスタのゲートと前記第3PMOSトランジスタのドレーンに連結された第3NMOSトランジスタと、を含んでなり、前記第1入力端子にハイレベルの入力電圧を印加し、前記第2入力端子に前記ハイレベルの入力電圧と同位相のローレベルの入力電圧を印加する構成とした。
【0013】
かかる構成では、第3PMOSトランジスタにハイレベルの入力電圧を、第3NMOSトランジスタに前記ハイレベルの入力電圧と同位相のローレベルの入力電圧を、それぞれ入力すると、当該ハイレベル及びローレベルの入力電圧の値に応じて第3PMOSトランジスタ及び第3NMOSトランジスタがターンオンまたはターンオフして、第2PMOSトランジスタ及び第2NMOSトランジスタのゲートにゲート電圧が印加され、前記ハイレベル及び前記ローレベルの入力電圧を反転した出力電圧を出力する。
【0014】
また、請求項2に係る発明では、前記各NMOSトランジスタ及び各PMOSトランジスタは、出力電圧の半分よりは高く、出力電圧よりは低い耐圧を有するトランジスタであることを特徴とした。
【0015】
また、請求項3に係る発明では、前記ハイレベルの入力電圧の電圧変動範囲が、前記電源端子に印加する電源電圧値と前記接地端子に印加する接地電圧値との和の半分の値から前記電源電圧値の間であることを特徴とした。
【0016】
また、請求項4に係る発明では、前記ローレベルの入力電圧の電圧変動範囲が、前記電源端子に印加する電源電圧値と前記接地端子に印加する接地電圧値との和の半分の値から前記接地電圧値の間であることを特徴とした。
【0017】
また、請求項5に係る発明では、前記第3PMOSトランジスタと前記第3NMOSトランジスタのドレーン接続点と前記接地端子との間にキャパシタを接続したことを特徴とする。
【0018】
【発明の実施の形態】
本発明の実施形態を図面に基づいて説明する。
図1は、本発明の高電圧出力インバーターの一実施例を示した回路図である。
【0019】
尚、上述の図3と同じ機能を有する図1中の回路素子は、図3と同じ符号で表す。
図1において、高電圧出力インバーターは、ドレーンが出力端子OUTとそれぞれ連結された第2PMOSトランジスタP2及び第2NMOSトランジスタN2と、ハイレベルの入力電圧INHが第1入力端子を介してゲートに、電源電圧VDDがソースにそれぞれ印加され、ドレーンを第2PMOSトランジスタP2のソースと連結した第1PMOSトランジスタP1と、ローレベルの入力電圧INLが第2入力端子を介してゲートに、接地電圧VSSがソースにそれぞれ印加され、ドレーンを第2NMOSトランジスタN2のソースと連結した第1NMOSトランジスタN1と、から構成される図3のインバータ回路に、第3PMOSトランジスタP3と第3NMOSトランジスタN3とから構成されたブロックXを追加して構成した。
【0020】
ブロックXは、第2PMOSトランジスタP2と第2NMOSトランジスタN2のゲートが第3PMOSトランジスタP3と第3NMOSトランジスタN3のドレーンと連結され、第3PMOSトランジスタP3と第3NMOSトランジスタN3のソースは、それぞれ第1PMOSトランジスタP1と第1NMOSトランジスタN1のゲートと連結され、ハイレベルの入力電圧INHが第3PMOSトランジスタP3のゲートとソースに印加され、ローレベルの入力電圧INLが第3NMOSトランジスタN3のゲートとソースに印加される構成である。即ち、図1における高電圧出力インバーターは、図3のインバーター回路でシールド電圧Vshieldを印加する代わりにブロックXを備えた構成となる。
【0021】
そして、ハイレベルの入力電圧INHの電圧変動範囲は、VDDから(VDD+VSS)/2までの間で、一方、ローレベルの入力電圧INLの電圧変動範囲は、(VDD+VSS)/2からVSSまでの間である。
【0022】
また、ハイレベルの入力電圧INHとローレベルの入力電圧INLは、同位相である。
また、第3PMOSトランジスタP3と第3NMOSトランジスタN3のドレーン接続点と接地端子との間にキャパシタC1を連結する。
【0023】
第1PMOSトランジスタP1、第2PMOSトランジスタP2、第1NMOSトランジスタN1のバルクは、それぞれ自身のソースに連結され、第2NMOSトランジスタN2のバルクは第1NMOSトランジスタN1のバルクと連結され、さらに、第3PMOSトランジスタP3のバルクは電源端子に、第3NMOSトランジスタN3のバルクは接地端子にそれぞれ連結される。
【0024】
以下、図1及び図2を用いて、本実施形態の高電圧出力インバータの動作について説明する。
尚、本実施形態では、電源電圧VDDを10V、接地電圧VSSを0Vとする。また、ハイレベルの入力電圧INHの電圧入力範囲を10〜5V、前記ローレベルの入力電圧INLの電圧入力範囲を5〜0Vとし、各NMOSトランジスタ及びPMOSトランジスタのスレショルド電圧は1Vとする。
【0025】
図2(a)〜図2(d)は、本実施形態の高電圧出力インバーターの各点における電圧波形である。
図2(a)において、ハイレベルの入力電圧INHが10V、ローレベルの入力電圧INLが5Vであれば、第1PMOSトランジスタP1と第3PMOSトランジスタP3はターンオフし、第1NMOSトランジスタN1はターンオンする。第3NMOSトランジスタN3のドレーン側の点N67にかかる電圧V(n67)は図2(d)に示すように約4V、即ち、第3NMOSトランジスタN3はダイオード形態となって、ローレベルの入力電圧INLから第3NMOSトランジスタN3のスレショルド電圧を引いた値程度の電圧がかかる。また、点N13にかかる電圧V(n13)は図2(b)に示すように0V(=VSS)となる。そして、V(n67)が4Vであるので、第2NMOSトランジスタN2もターンオンし、出力端子OUTにおける出力電圧V(out3)は図2(e)に示すように0V(=VSS)となる。
【0026】
そして、ハイレベルの入力電圧INHが10Vであるので、第1PMOSトランジスタP1がターンオフし、点N67に4Vの電圧がかかっているので、点N18にかかる電圧V(n18)は、図2(c)に示すように、V(n67)に第2PMOSトランジスタP2のスレショルド電圧を加えた値程度の約5Vの電圧となる。
【0027】
このように、出力端子OUTに0V(=VSS)を出力するときの各点にかかる電圧は、点N67で4V、点N18で5V、点N13で0Vである。従って、図1における各NMOSトランジスタ及び各PMOSトランジスタの耐圧を超えることなく動作する。
【0028】
一方、図2(a)において、ハイレベルの入力電圧INHが5V、ローレベルの入力電圧INLが0Vであれば、図2(b)に示すように、第1NMOSトランジスタN1はターンオフして、点N13にかかる電圧V(n13)が増加する。その結果、図2(d)に示すように、チャージポンピング(charge pumping)によって点N67にかかる電圧V(n67)が増加する。そして、V(n67)の値は、図2(d)に示すように、第3PMOSトランジスタP3のゲート電圧に相当するハイレベルの入力電圧INHに第3PMOSトランジスタP3のスレショルド電圧を加えた値程度の約6Vとなる。また、点N18にかかる電圧V(n18)は、図2(c)に示すように、第1PMOSトランジスタP1がターンオンし10Vとなる。さらに、第2PMOSトランジスタP2がV(n67)によってターンオンするので、出力端子OUTにかかる出力電圧V(out3)は、図2(e)に示すように、10V(=VDD)になる。ローレベルの入力電圧INLは0Vであるので、第1NMOSトランジスタN1がターンオフし、一方、第2NMOSトランジスタN2のゲートには6Vの電圧がかかるので、点N13にかかる電圧V(n13)は、図2(b)に示すように、V(n67)から第2NMOSトランジスタN2のスレショルド電圧を引いた値程度の約5Vとなる。
【0029】
このように、出力端子OUTに10Vを出力するときの各点にかかる電圧は、点N67で6V、点N18で10V、点N13で5Vである。従って、図1における各NMOSトランジスタ及び各PMOSトランジスタの耐圧を超えることなく動作する。
【0030】
以上のように、第3PMOSトランジスタP3と第3NMOSトランジスタN3とを設け、ハイレベルの入力電圧INH及びローレベルの入力電圧INLによって、第2PMOSトランジスタP2及び第2NMOSトランジスタN2にゲート電圧が入力される構成としたので、第2PMOSトランジスタP2と第2NMOSトランジスタN2のゲートに従来のシールド電圧を連続的に入力する必要がなくなる。したがって、高電圧出力インバーターの信頼性を向上できる。
【0031】
さらに、シールド電圧を供給するための回路が不要となるため、チップサイズを小さくできる。
また、キャパシタC1を設けたことによって、点N67における電圧変動時のオーバーシュートするのを防止でき、高電圧出力インバーターの信頼性を更に向上できる。
【0032】
尚、キャパシタC1は、省略してもよい。
【0033】
【発明の効果】
以上説明したように本発明によれば、従来のシールド電圧を用いた高電圧出力インバーターに比べ、回路の信頼性を向上でき、チップサイズを小さくできる。
【0034】
また、第3PMOSトランジスタと第3NMOSトランジスタのドレーン接続点と接地端子の間にキャパシタを設ければ、第2PMOSトランジスタと第2NMOSトランジスタのゲート入力電圧の電圧変動時におけるオーバーシュートを防止でき、高電圧出力インバーターの信頼性を更に向上できる。
【図面の簡単な説明】
【図1】本発明の高電圧出力インバーターの一実施形態の回路図
【図2】同上実施形態の高電圧出力インバーターの各点における電圧波形図
【図3】従来の高電圧出力インバーターの回路図
【符号の説明】
P1〜P3 第1〜第3PMOSトランジスタ
N1〜N3 第1〜第3NMOSトランジスタ
10 第1入力端子
20 第2入力端子
C1 キャパシタ
Claims (5)
- 低電圧用トランジスタを用いて高電圧を出力する高電圧出力インバーターにおいて、
ゲートが第1入力端子に連結され、ソースが電源端子に連結された第1PMOSトランジスタと、
ソースが前記第1PMOSトランジスタのドレーンに連結され、ドレーンが出力端子に連結された第2PMOSトランジスタと、
ゲートが第2入力端子に連結され、ソースが接地端子に連結された第1NMOSトランジスタと、
ソースが前記第1NMOSトランジスタのドレーンに連結され、ドレーンが出力端子に連結された第2NMOSトランジスタと、
ゲートとソースとが前記第1入力端子にそれぞれ連結され、ドレーンが前記第2PMOSトランジスタのゲートに連結された第3PMOSトランジスタと、
ゲートとソースとが前記第2入力端子に連結され、ドレーンが前記第2NMOSトランジスタのゲートと前記第3PMOSトランジスタのドレーンに連結された第3NMOSトランジスタと、
を含んでなり、前記第1入力端子にハイレベルの入力電圧を印加し、前記第2入力端子に前記ハイレベルの入力電圧と同位相のローレベルの入力電圧を印加する構成としたことを特徴とする高電圧出力インバーター。 - 前記各NMOSトランジスタ及び各PMOSトランジスタは、出力電圧の半分よりは高く、出力電圧よりは低い耐圧を有するトランジスタであることを特徴とする請求項1に記載の高電圧出力インバーター。
- 前記ハイレベルの入力電圧の電圧変動範囲が、前記電源端子に印加する電源電圧値と前記接地端子に印加する接地電圧値との和の半分の値から前記電源電圧値の間であることを特徴とする請求項1または2に記載の高電圧出力インバーター。
- 前記ローレベルの入力電圧の電圧変動範囲が、前記電源端子に印加する電源電圧値と前記接地端子に印加する接地電圧値との和の半分の値から前記接地電圧値の間であることを特徴とする請求項1〜3のいずれか1つに記載の高電圧出力インバーター。
- 前記第3PMOSトランジスタと前記第3NMOSトランジスタのドレーン接続点と前記接地端子との間にキャパシタを接続したことを特徴とする請求項1〜4のいずれか1つに記載の高電圧出力インバーター。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990025117A KR20010004448A (ko) | 1999-06-29 | 1999-06-29 | 고전압 출력 인버터 |
KR99-25117 | 1999-06-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001044819A JP2001044819A (ja) | 2001-02-16 |
JP4420518B2 true JP4420518B2 (ja) | 2010-02-24 |
Family
ID=19596648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000066629A Expired - Lifetime JP4420518B2 (ja) | 1999-06-29 | 2000-03-10 | 高電圧出力インバーター |
Country Status (3)
Country | Link |
---|---|
US (1) | US6249151B1 (ja) |
JP (1) | JP4420518B2 (ja) |
KR (1) | KR20010004448A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101231125B1 (ko) * | 2005-04-04 | 2013-02-07 | (주)제퍼로직 | Cmos 트랜지스터의 pmos 트랜지스터 게이트 전압 제어 회로 |
KR100812062B1 (ko) * | 2006-06-09 | 2008-03-07 | 삼성에스디아이 주식회사 | 인버터 및 이를 구비한 표시장치 |
JP4991436B2 (ja) * | 2007-08-02 | 2012-08-01 | キヤノン株式会社 | 撮像装置及び撮像システム |
JP5324115B2 (ja) * | 2008-03-27 | 2013-10-23 | 株式会社Genusion | レベル変換回路、高電圧ドライバ回路及び不揮発性半導体記憶装置 |
CN105991126B (zh) * | 2015-02-06 | 2019-02-01 | 中国科学院微电子研究所 | 一种反相器 |
JP6732413B2 (ja) * | 2015-07-09 | 2020-07-29 | シチズン時計株式会社 | 液晶表示装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5539334A (en) | 1992-12-16 | 1996-07-23 | Texas Instruments Incorporated | Method and apparatus for high voltage level shifting |
US5465054A (en) | 1994-04-08 | 1995-11-07 | Vivid Semiconductor, Inc. | High voltage CMOS logic using low voltage CMOS process |
US5604449A (en) | 1996-01-29 | 1997-02-18 | Vivid Semiconductor, Inc. | Dual I/O logic for high voltage CMOS circuit using low voltage CMOS processes |
KR100226486B1 (ko) * | 1996-12-21 | 1999-10-15 | 김영환 | 고출력 전압 생성용 반도체 회로 |
-
1999
- 1999-06-29 KR KR1019990025117A patent/KR20010004448A/ko not_active Application Discontinuation
- 1999-12-29 US US09/473,719 patent/US6249151B1/en not_active Expired - Lifetime
-
2000
- 2000-03-10 JP JP2000066629A patent/JP4420518B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001044819A (ja) | 2001-02-16 |
KR20010004448A (ko) | 2001-01-15 |
US6249151B1 (en) | 2001-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3036481B2 (ja) | レベルシフト回路 | |
US10454466B1 (en) | Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages | |
US6208197B1 (en) | Internal charge pump voltage limit control | |
JPH10283786A (ja) | 半導体装置の内部電圧供給回路 | |
US7482847B2 (en) | Power-on reset circuit | |
KR100211758B1 (ko) | 멀티 파워를 사용하는 데이터 출력버퍼 | |
JP2008211317A (ja) | レベルシフト回路 | |
US6380792B1 (en) | Semiconductor integrated circuit | |
JP4420518B2 (ja) | 高電圧出力インバーター | |
EP0810732B1 (en) | Differential signal generating circuit having current spike suppressing circuit | |
KR100226486B1 (ko) | 고출력 전압 생성용 반도체 회로 | |
US7692479B2 (en) | Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise | |
US20030058665A1 (en) | Charge pump circuit | |
US7002400B2 (en) | Input circuits including boosted voltage and related methods | |
KR0159324B1 (ko) | 데이터 출력회로 | |
US20040027102A1 (en) | Method and apparatus for generating a high voltage | |
JP3967248B2 (ja) | レベルシフト回路 | |
JP3717109B2 (ja) | 半導体出力回路 | |
KR101155853B1 (ko) | 고 전압의 레벨 시프팅을 구현하는 레벨 시프터 | |
JP4362973B2 (ja) | 電圧レベル変換回路 | |
JP4281358B2 (ja) | パルス昇圧回路 | |
KR0183874B1 (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 | |
JPH0983334A (ja) | 半導体集積回路 | |
JP2848282B2 (ja) | 昇圧回路 | |
JP2803463B2 (ja) | トランスファゲート・トランジスタのゲート昇圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061211 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4420518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |