CN105991126B - 一种反相器 - Google Patents

一种反相器 Download PDF

Info

Publication number
CN105991126B
CN105991126B CN201510062391.4A CN201510062391A CN105991126B CN 105991126 B CN105991126 B CN 105991126B CN 201510062391 A CN201510062391 A CN 201510062391A CN 105991126 B CN105991126 B CN 105991126B
Authority
CN
China
Prior art keywords
signal
phase inverter
grid
switching tube
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510062391.4A
Other languages
English (en)
Other versions
CN105991126A (zh
Inventor
陈岚
王海永
王文娟
陈天佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201510062391.4A priority Critical patent/CN105991126B/zh
Publication of CN105991126A publication Critical patent/CN105991126A/zh
Application granted granted Critical
Publication of CN105991126B publication Critical patent/CN105991126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种反相器，包括：基本反相器单元以及控制单元；其中，所述基本反相器单元用于响应输入信号，输出与所述输入信号时序相反的输出信号，所述输出信号在所述输入信号为高电平时为低电平，在所述输入信号为低电平时为高电平；所述控制单元用于缩短所述基本反相器单元的直接通路导通时间，减小所述直接通路导通时的直接通路电流。所述反相器通过所述控制单元能够缩短所述基本反相器单元的直接通路导通时间，减小所述直接通路导通时的直接通路电流，进而可以降低所述反相器的短路功耗。

Description

一种反相器
技术领域
本发明涉及集成电路技术领域，更具体地说，涉及一种反相器。
背景技术
反相器是可以将输入信号的相位反转180度的电路，这种电路被广泛应用在模拟电路，比如说音频放大，时钟振荡器等。在电子线路设计中，经常要用到反相器。反相器的短路功耗参数是反相器设计的一个重要质量参数，当反相器的短路功耗越小时，反相器的噪声越小，能耗越低，性能越稳定。
因此，如何降低反相器的短路功耗是反相器设计领域一个亟待解决的问题。
发明内容
为解决上述问题，本发明提供了一种反相器，所述反相器具有较低的短路功耗。
为实现上述目的，本发明提供了一种反相器，所述反相器包括：
基本反相器单元以及控制单元；
其中，所述基本反相器单元用于响应输入信号，输出与所述输入信号时序相反的输出信号，所述输出信号在所述输入信号为高电平时为低电平，在所述输入信号为低电平时为高电平；所述控制单元用于缩短所述基本反相器单元的直接通路导通时间，减小所述直接通路导通时的直接通路电流。
优选的，在上述反相器中，所述基本反相器单元包括：
用于连接所述输入信号的信号输入端；
用于输出所述输出信号的信号输出端；
用于连接第一电压信号的第一信号端；
用于连接第二电压信号的第二信号端；
其中，所述第一电压信号以及所述第二电压信号用于控制所述基本反相器单元的导通状态，使得所述基本反相器单元响应所述第一电压信号的控制，在所述输入信号为低电平时通过所述信号输出端输出高电平，或响应所述第二电压信号的控制，在所述输入信号为高电平时通过所述信号输出端输出低电平。
优选的，在上述反相器中，所述基本反相器单元包括：第二开关管和第三开关管；
所述第二开关管的栅极连接所述信号输入端，其源极连接所述第一信号端，其漏极连接所述信号输出端；
所述第三开关管的栅极连接所述信号输入端，其源极连接所述第二信号端，其漏极连接所述信号输出端。
优选的，在上述反相器中，所述第二开关管为PMOS管，所述第三开关管为NMOS管。
优选的，在上述反相器中，所述控制单元包括：第一开关管、第四开关管、第五开关管以及第六开关管；
所述第一开关的栅极连接所述第五开关管的栅极，其源极连接所述第一电压信号，其漏极连接所述第一信号端；
所述第四开关的栅极连接所述第六开关管的栅极，其源极连接所述第二电压信号，其漏极连接所述第二信号端；
所述第五开关管的栅极连接所述第六开关的栅极，其源极与所述信号输入端连接，其漏极与其栅极连接；
所述第六开关的漏极与其栅极连接。
优选的，在上述反相器中，所述第二电压信号为零电位。
优选的，在上述反相器中，所述第一开关管与所述第六开关管为PMOS管，所述第四开关管与所述第五开关管为NMOS管。
从上述技术方案可以看出，本发明技术方案提供的反相器包括：基本反相器单元以及控制单元；其中，所述基本反相器单元用于响应输入信号，输出与所述输入信号时序相反的输出信号，所述输出信号在所述输入信号为高电平时为低电平，在所述输入信号为低电平时为高电平；所述控制单元用于缩短所述基本反相器单元的直接通路导通时间，减小所述直接通路导通时的直接通路电流。所述反相器通过所述控制单元能够缩短所述基本反相器单元的直接通路导通时间，减小所述直接通路导通时的直接通路电流，进而可以降低所述反相器的短路功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为基本反相器的电路图；
图2为图1所示基本反相器在输入信号上升、下降时间不同时的瞬态电流波形图；
图3为本申请实施例提供的一种反相器的电路图；
图4为本实施例所述反相器与基本反相器瞬时电流的对比效果示意图；
图5为本申请所述反相器与基本反相器输出信号比较示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参考图1，图1为基本反相器的电路图，包括：第二开关管M2、第三开关管M3以及负载电容CL。第二开关管M2为PMOS管，第三开关管M3为NMOS。第二开关管M2的源极连接高电平VDD(电源)，漏极连接输出端，栅极连接输入信号IN。第三开关管M3源极连接低电平信号源(如接地)，漏极连接输出端，栅极连接输入信号。负载电容CL的一个极板连接输出端，另一个极板连接所述低电平信号源。
当输入信号IN为低电平时，第二开关管M2导通，第三开关管M3断开，输出信号OUT为高电平，当输入信号IN为高电平时，第二开关管M2断开，第三开关管M3导通，输出信号OUT为低电平，而实现输出信号OUT与输入信号IN的反向。
反相器的功耗决定了反相器的噪声性能，为了降低反相器的噪声以及能耗，需要降低反相器的功耗。反相器的功耗包括：动态功耗与静态功耗。静态功耗很小可以忽略。而动态功耗又包括：负载电容CL充放电引起的动态功耗以及直接通路电流引起的短路功耗。对于设定的反相器，当输入信号的频率、电源的电压以及负载不变时，负载电容CL充放电引起的动态功耗不变，故要减小反相器的功耗主要是减小其短路功耗。
参考图2，图2为图1所示基本反相器在输入信号上升、下降时间不同时的瞬态电流波形图。为图1所示反相器施加周期相同(频率相同)但上升时间与下降时间不同的输入信号，输入信号的周期为1us，上升时间分别为0.05T，以及0.2T，负载电容为1pF。实线是输入信号上升、下降时间为0.2T时的瞬态电流。上升、下降时间为0.05T时反相器的总功耗约为6.29uw，上升、下降时间为0.2T时反相器的总功耗约为17.59uw。反相器的输入信号频率、电源电压和负载电容不变，负载电容消耗的动态功耗保持不变，约为3.24uw，总功耗的变化是由于直接通路引起的短路功耗大大增加。为了降低反相器的直接通路引起的短路功耗，本申请实施例提供了一种反相器，包括：
基本反相器单元以及控制单元；
其中，所述基本反相器单元用于响应输入信号IN，输出与所述输入信号时序相反的输出信号OUT，所述输出信号OUT在所述输入信号IN为高电平时为低电平，在所述输入信号IN为低电平时为高电平；所述控制单元用于缩短所述基本反相器单元的直接通路导通时间，减小所述直接通路导通时的直接通路电流。
所述反相器通过所述控制单元能够缩短所述基本反相器单元的直接通路导通时间，减小所述直接通路导通时的直接通路电流，进而可以降低所述反相器的短路功耗。
参考图3，图3为本申请实施例提供的一种反相器的电路图，所述基本反相器单元如图3中虚线方框所示，包括：用于连接所述输入信号IN的信号输入端D2；用于输出所述输出信号OUT的信号输出端D5；用于连接第一电压信号VGH的第一信号端D1；用于连接第二电压信号VGL的第二信号端D3。
其中，所述第一电压信号VGH以及所述第二电压信号VGL用于控制所述基本反相器单元的导通状态，使得所述基本反相器单元响应所述第一电压信号VGH的控制，在所述输入信号IN为低电平时通过所述信号输出端D5输出高电平OUT，或响应所述第二电压信号VGL的控制，在所述输入信号IN为高电平时通过所述信号输出端D2输出低电平OUT。
具体的，所述基本反相器单元包括：第二开关管M2、第三开关管M3。所述第二开关管M2的栅极连接所述信号输入端，其源极连接所述第一信号端，其漏极连接所述信号输出端；所述第三开关管M3的栅极连接所述信号输入端，其源极连接所述第二信号端，其漏极连接所述信号输出端。其中，所述第二开关管M2为PMOS管，所述第三开关管M3为NMOS管。
所述控制单元包括：第一开关管M1、第四开关管M4、第五开关管M5以及第六开关管M6。
所述第一开关管M1的栅极连接所述第五开关管M5的栅极，其源极连接所述第一电压信号VGH，其漏极连接所述第一信号端D1；所述第四开关M4的栅极连接所述第六开关管M6的栅极，其源极连接所述第二电压信号VGL，其漏极连接所述第二信号端D3；所述第五开关管M5的栅极连接所述第六开关M6的栅极，其源极与所述信号输入端D2连接，其漏极与其栅极连接；所述第六开关M6的漏极与其栅极连接。
当所述反相器接入负载时，负载电容CL的一个极板连接所述信号输出端D5，另一个极板连接所述第二电压信号VGL。
为了实现输入信号IN与输出信号OUT反相，第一电压信号VGH为高电平，第二电压信号VGL为低电平，在本实施例中，所述第二电压信号为零电位，可以通过直接接地实现。所述第一开关管M1与所述第六开关管M6为PMOS管，所述第四开关管M4与所述第五开关管M5为NMOS管。
通过图3可知，输入信号IN为低电平时，由于M5、M6寄生电容的存在，VGH经M1对节点X充电，使M1与M4栅极的控制信号的电平略大于输入信号IN的电平；当输入信号IN为高电平时，由于M5、M6寄生电容的存在，输入信号IN经M6对X点充电，使所述控制信号的电平略低于输入信号IN的电平。且所述控制信号相对于所述输入信号IN有延时。
因此，在本实施例所受反相器中，所述控制信号的最低电平略大于所述输入信号IN的最低电平，所述控制信号的最高电平略小于所述输入信号IN的最高电平，且所述控制信号相对于所述输入信号IN有延时。
当输入信号IN从低电平向高电平升高时，只有当输入信号IN和控制信号同时大于NMOS管的阈值电压时，才会形成直接通路，而由于所述控制信号的最高电平略小于所述输入信号IN的最高电平，且所述控制信号相对于所述输入信号IN有延时，会使得第一开关管M1、第二开关管M2、第三开关管M3、第四开关M4均导通的饱和区时间缩短，从而缩短输入信号IN在上升沿时的饱和区时间。当输入信号IN上升到低于第一电压信号VGH与PMOS管的阈值电压的绝对值之差时，不再存在直接通路。
当输入信号IN从高电平向低电平转换时，只有当输入信号IN和控制信号同时下降到低于第一电压信号VGH与PMOS管的阈值电压的绝对值之差时，才会形成直接通路，而由于所述控制信号的最高电平略小于所述输入信号IN的最高电平，且所述控制信号相对于所述输入信号IN有延时，会使得第一开关管M1、第二开关管M2、第三开关管M3、第四开关M4均导通的饱和区时间缩短，从而缩短输入信号IN在下降沿时的饱和区时间。当输入信号低于NMOS管的阈值电压时，不再存在直接通路。
参考图4，图4为本实施例所述反相器与基本反相器瞬时电流的对比效果示意图。虚线是基本反相器的瞬时电流，实线是本发明设计的反相器的瞬时电流。通过比较可以看出，本发明设计的反相器的直接通路时间明显缩短，直接通路电流减小，有效降低了反相器的短路功耗。
通过所述控制单元，本发明设计的反相器输入端的寄生电容增加了约1fF，在信号频率为1MHz、电源电压为VDD＝1.8V时，引起的上一级的动态功耗的变化约为3.24nW，与基本反相器的功耗(17.59uW)相比近似可忽略。
参考图5，图5为本申请所述反相器与基本反相器输出信号比较示意图，其中虚线为基本反相器的输出，实线为本发明设计的反相器的输出，输入信号是周期T＝1us，上升、下降时间为0.2T的方波，负载电容为1pF。可知，基本反相器的上升时间为26.85ns，下降时间为28.68ns，本发明设计的反相器的上升时间为26.88ns，下降时间为27.98ns，上升、下降时间的变化很小。
参考下表1，表1示出了基本反相器和本发明设计的反相器在输入信号的上升、下降时间不同时的功耗对比，其中输入信号的频率为1MHz，负载电容为1pF，电源电压为1.8V。
根据表1中数据可知，本发明设计的反相器与基本反相器相比，在输入信号周期相同时，在输入信号的上升、下降时间较大时能够大大减小短路功耗，进而可以大大降低总功耗。
表1 反相器功耗对比
参考下表2，表2示出了输入信号周期分别为T＝1us和T＝0.1us、上升下降时间为0.2T时基本反相器和本发明设计的反相器的功耗对比。
通过表2中数据可知，本发明提供的反相器与现有反相器相比，在输入信号上升下降时间相同、周期不同时，也能够大大降低短路功耗，同时大大降低总功耗。
表2 输入信号频率不同时功耗对比
通过上述描述可知，本申请所提供的反相器具有较低的短路功耗。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种反相器，其特征在于，包括：
基本反相器单元以及控制单元；
其中，所述基本反相器单元用于响应输入信号，输出与所述输入信号时序相反的输出信号，所述输出信号在所述输入信号为高电平时为低电平，在所述输入信号为低电平时为高电平；所述控制单元用于缩短所述基本反相器单元的直接通路导通时间，减小所述直接通路导通时的直接通路电流；
所述基本反相器单元包括：用于连接所述输入信号的信号输入端；用于输出所述输出信号的信号输出端；用于连接第一电压信号的第一信号端；用于连接第二电压信号的第二信号端；
所述控制单元包括：第一开关管、第四开关管、第五开关管以及第六开关管；所述第一开关的栅极连接所述第五开关管的栅极，其源极连接所述第一电压信号，其漏极连接所述第一信号端；所述第四开关的栅极连接所述第六开关管的栅极，其源极连接所述第二电压信号，其漏极连接所述第二信号端；所述第五开关管的栅极连接所述第六开关的栅极，其源极与所述信号输入端连接，其漏极与其栅极连接；所述第六开关的漏极与其栅极连接。
2.根据权利要求1所述的反相器，其特征在于，所述第一电压信号以及所述第二电压信号用于控制所述基本反相器单元的导通状态，使得所述基本反相器单元响应所述第一电压信号的控制，在所述输入信号为低电平时通过所述信号输出端输出高电平，或响应所述第二电压信号的控制，在所述输入信号为高电平时通过所述信号输出端输出低电平。
3.根据权利要求2所述的反相器，其特征在于，所述基本反相器单元包括：第二开关管和第三开关管；
所述第二开关管的栅极连接所述信号输入端，其源极连接所述第一信号端，其漏极连接所述信号输出端；
所述第三开关管的栅极连接所述信号输入端，其源极连接所述第二信号端，其漏极连接所述信号输出端。
4.根据权利要求3所述的反相器，其特征在于，所述第二开关管为PMOS管，所述第三开关管为NMOS管。
5.根据权利要求1所述的反相器，其特征在于，所述第二电压信号为零电位。
6.根据权利要求1所述的反相器，其特征在于，所述第一开关管与所述第六开关管为PMOS管，所述第四开关管与所述第五开关管为NMOS管。
CN201510062391.4A 2015-02-06 2015-02-06 一种反相器 Active CN105991126B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510062391.4A CN105991126B (zh) 2015-02-06 2015-02-06 一种反相器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510062391.4A CN105991126B (zh) 2015-02-06 2015-02-06 一种反相器

Publications (2)

Publication Number Publication Date
CN105991126A CN105991126A (zh) 2016-10-05
CN105991126B true CN105991126B (zh) 2019-02-01

Family

ID=57036505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510062391.4A Active CN105991126B (zh) 2015-02-06 2015-02-06 一种反相器

Country Status (1)

Country Link
CN (1) CN105991126B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112835403B (zh) * 2019-11-22 2022-02-18 圣邦微电子（北京）股份有限公司 一种能够减小微功耗比较器输出级瞬态电流的控制电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249151B1 (en) * 1999-06-29 2001-06-19 Hyundai Electronics Industries Co., Ltd. Inverter for outputting high voltage
CN1497853A (zh) * 2002-09-25 2004-05-19 ��ʽ����뵼����Դ�о��� 钟控反相器、“与非”门、“或非”门和移位寄存器
CN101777907A (zh) * 2009-12-31 2010-07-14 宁波大学 一种低功耗rs锁存器单元及低功耗主从型d触发器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044822A (ja) * 1999-08-03 2001-02-16 Nec Shizuoka Ltd Ｃｍｏｓインバータ回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249151B1 (en) * 1999-06-29 2001-06-19 Hyundai Electronics Industries Co., Ltd. Inverter for outputting high voltage
CN1497853A (zh) * 2002-09-25 2004-05-19 ��ʽ����뵼����Դ�о��� 钟控反相器、“与非”门、“或非”门和移位寄存器
CN101777907A (zh) * 2009-12-31 2010-07-14 宁波大学 一种低功耗rs锁存器单元及低功耗主从型d触发器

Also Published As

Publication number Publication date
CN105991126A (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
US9437152B2 (en) Scan driving circuit
CN104599620A (zh) 栅极集成驱动电路的反相器、栅极集成驱动器及驱动方法
JP2010279246A (ja) 昇圧回路とレベルシフター
CN102594299B (zh) 一种方波发生器电路
US10261609B2 (en) Active stylus, boost circuit, and control method therefor
US10116211B2 (en) Power converter with adaptive zero-crossing current detection
TWI244261B (en) Power on reset circuit
US11301093B2 (en) Positive and negative voltage driving circuit, chip, active stylus and driving method
CN107395180B (zh) 掉电延迟使能电路
WO2020139460A1 (en) Bootstrapped switch circuit with improved speed
CN105991126B (zh) 一种反相器
CN203071869U (zh) 一种振荡器电路
CN105511542A (zh) 一种应用于sar adc的电压缓冲器
WO2019140215A1 (en) Circuits for three-level buck regulators
US20220352883A1 (en) Bootstrap circuit supporting fast charging and discharging and chip
CN204119195U (zh) 一种抗干扰复位电路
CN207518565U (zh) 一种mos管开关电路
TWI692203B (zh) 位準轉換電路
CN108336988B (zh) 一种mos开关的负压驱动电路
CN210295030U (zh) 用于主板的上电自启动电路
CN107450649B (zh) 电源闸控电路的峰值电流抑制方法及电路
JP2011067025A (ja) Ｄｃ−ｄｃコンバータ
CN107967021B (zh) 一种mos管驱动电压的控制电路
CN110333768A (zh) 用于主板的上电自启动电路
CN110189778A (zh) 一种lpdram的电源门控电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant