CN107450649B - 电源闸控电路的峰值电流抑制方法及电路 - Google Patents
电源闸控电路的峰值电流抑制方法及电路 Download PDFInfo
- Publication number
- CN107450649B CN107450649B CN201610377451.6A CN201610377451A CN107450649B CN 107450649 B CN107450649 B CN 107450649B CN 201610377451 A CN201610377451 A CN 201610377451A CN 107450649 B CN107450649 B CN 107450649B
- Authority
- CN
- China
- Prior art keywords
- voltage
- pmos tube
- gating circuit
- power gating
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
一种电源闸控电路的峰值电流抑制方法及电路,所述方法包括:在电源闸控电路苏醒的过程中,基于从低至高变化的预设的驱动信号产生的下拉电压信号,以及从低至高变化的所述电源闸控电路的电源开关PMOS管的源端电压产生的上拉电压信号,控制所述电源开关PMOS管的栅端电压略大于所述电源开关PMOS管的阈值开启电压。上述的方案,可以简易地实现对电源闸控电路的峰值电流的抑制,并减小电路所占用的版图面积,降低成本。
Description
技术领域
本发明涉及电子电路技术领域,特别是涉及一种电源闸控电路的峰值电流抑制方法及电路。
背景技术
在先进工艺集成电路芯片中,为了降低漏电流,一般采用电源闸控(PowerGating)电路来降低对应的电路在非工作状态下的漏电流。
通常情况下,当电路重新进入工作状态之前,需要一个电源苏醒(Power Wakeup)的过程,即供电电压逐步上升的过程,在上述的过程中会有大量电荷的消耗,从而产生较大的峰值电流。当峰值电流过大时,会对系统的电源产生负面的影响。
但是,现有技术中的电源闸控电路存在着控制复杂,且所采用的电路占用的版图面积较大且成本较高的问题。
发明内容
本发明实施例解决的是如何简易地对电源闸控电路的峰值电流进行抑制,并减小电路所占用的版图面积,降低成本。
为解决上述问题,本发明实施例提供了一种电源闸控电路的峰值电流抑制方法,包括:在电源闸控电路苏醒的过程中,基于从低至高变化的预设的驱动信号产生的下拉电压信号,以及从低至高变化的所述电源闸控电路的电源开关PMOS管的源端电压产生的上拉电压信号,控制所述电源开关PMOS管的栅端电压略大于所述PMOS管的阈值开启电压。
可选地,所述下拉电压信号为将所述驱动信号进行反相得到。
可选地,所述上拉电压信号为将所述电源开关PMOS管开启时从低至高变化的源端电压通过预设的电容进行向上耦合生成。
可选地,所述电容的大小与所述电源开关PMOS管的栅端的目标电压负相关。
本发明实施例还提供了一种电源闸控电路的峰值电流抑制电路,适于控制所述电源闸控电路的电源开关PMOS管的栅端电压略大于所述电源开关PMOS管的阈值开启电压,所述电路包括:电压下拉单元,适于在电源闸控电路苏醒的过程中,基于从低至高变化的预设的驱动信号产生的下拉电压信号,将所述电源开关PMOS管的栅端电压进行下拉;电压上拉单元,适于在电源闸控电路苏醒的过程中,基于从低至高变化的所述的电源开关PMOS管的源端电压产生的上拉电压信号,将所述电源开关PMOS管的栅端电压进行上拉。
可选地,电压下拉单元适于将所述驱动信号进行反相得到所述下拉电压信号。
可选地,所述电压上拉单元适于将所述电源开关PMOS管开启时从低至高变化的源端电压采用预设的电容进行向上耦合生成所述上拉电压信号。
可选地,所述电容的大小与所述电源开关PMOS管的栅端的目标电压负相关。
与现有技术相比,本发明的技术方案具有以下的优点:
上述的方案,在电源闸控电路苏醒的过程中,基于从低至高变化的预设的驱动信号产生的下拉电压信号,以及从低至高变化的所述电源闸控电路的电源开关PMOS管的源端电压产生的上拉电压信号,将所述电源开关PMOS管的栅端电压控制在所述电源开关PMOS管的阈值开启电压之上,而无需使用延时电路对信号进行严格地延时控制来达到抑制峰值电流的目的,可以简易地实现对电源闸控电路苏醒过程中的峰值电流的抑制,并可以减少电路所占用的版图面积,且节省成本。
附图说明
图1是现有技术中的一种电源闸控电路峰值电流抑制电路的电路图;
图2是现有技术中的另一种电源闸控电路峰值电流抑制电路的电路图;
图3是图2所示的电源闸控电路峰值电流抑制电路对应的信号波形变化示意图;
图4是本发明实施例中的一种电源闸控电路峰值电流抑制电路的电路图;
图5是本发明实施例中的电源闸控电路峰值电流抑制方法的流程图;
图6是图4所示的电源闸控电路峰值电流抑制电路对应的信号波形变化示意图。
具体实施方式
请参见图1,在电源闸控电路正常工作时,预设的信号PWD设置为高电压,即电源电压VDD,电源开关PMOS管MSP处于开启状态,电源电压VDD经过电源开关PMOS管MSP后,在电源开关PMOS管的漏端输出供电电压VDDI,从而为电路模块CB供电。
当电路模块CB处于非工作状态,将信号PWD置为电源电压VDD,从而将电源开关PMOS管MSP关闭,进而使得供电电压VDDI和电源电压VDD之间的通路被切断,也即相当于将电路模块CB的电源切断,供电电压VDDI的电压将降低,使得电路模块CB的漏电流降低。
当对电路模块CB进行苏醒操作时,将信号PWD置为低电压,从而将电源开关PMOS管MSP开启,使得电源电压VDD与供电电压VDDI之间形成通路,进而使得供电电压VDDI逐渐上升。
在实际应用中,由于在实际电路中电源闸控电路通常与多个电路模块CB同时连接,以实现对多个电路模块CB的开关控制。因此,在电源闸控电路的苏醒过程中会产生很大的峰值电流,过大的峰值电流会导致电源电压VDD下降,从而对电源闸控电路的工作性能造成负面的影响。
为解决上述问题,现有技术中采用图2所示的延时电路来抑制电源闸控电路苏醒过程产生的峰值电流。
请参见图2,电源闸控电路包括驱动能力较弱的PMOS管MSP0和驱动能力较强的PMOS管MSP1。其中,PMOS管MSP1的开启不直接由信号PWD控制,而是由信号PWD经过延时电路201延时后产生的延时信号PWDD进行控制。
在闸控电路苏醒过程中,信号PWD由高变低变化首先将驱动能力较弱的PMOS管MSP0开启,待供电电压VDDI恢复到较高的电压之后,延时信号PWDD的下拉将驱动能力较强的PMOS管MSP1开启。由于PMOS管MSP0的驱动能力较弱,使得电源电压VDD通过PMOS管MSP0对供电电压VDDI进行充电时不会产生很大的峰值电流;当驱动能力较强的PMOS管MSP1开启时,供电电压VDDI已经上升至接近电源电压VDD的电压,因而也不会产生较大的峰值电流,具体请参见图3所示的波形图。
但是,上述的电源闸控电路增加了延时电路,需要对延时时间进行精确地控制,存在着控制复杂的问题。同时,在电源闸控电路中采用两个PMOS管,在增加电路所占用的版图面积的同时,也增加了电路的成本。
为解决上述的问题,本发明实施例中的技术方案通过在电源闸控电路苏醒的过程中,基于从低至高变化的预设的驱动信号产生的下拉电压信号,以及从低至高变化的所述电源闸控电路PMOS管的源端电压产生的上拉电压信号,将所述电源闸控电路的PMOS管的栅端电压控制在所述PMOS管的阈值开启电压之上,可以简易地实现对电源闸控电路苏醒过程中的峰值电流的抑制,并可以减少电路所占用的版图面积,节省成本。
图4示出了本发明实施例中的一种电源闸控电路的峰值电流抑制电路的结构。参见图4,在具体实施中,本发明实施例中的电源闸控电路的峰值电流抑制电路可以包括电压下拉单元401和电源下拉单元402,其中,电压下拉单元401的输入端与预设的驱动信号PWDB耦接,输出端与电源闸控电路的代电源开关PMOS管MSP的栅端耦接,电压下拉单元402的输入端与电源开关PMOS管MSP的漏端以及电路模块CB的供电电压输入端耦接。
在本发明一实施例中,电压下拉单元401包括反相器A,电压上拉单元402包括耦合电容C。其中,反相器A的输入端与驱动信号PWDB耦接,输出端与电源开关PMOS管MSP的栅端耦接;耦合电容C的第一端与电源开关PMOS管MSP的漏端以及电路模块CB的供电电压输入端耦接,第二端与电源开关PMOS管MSP的栅端耦接。
在具体实施中,所述耦合电容C的电容值可以根据电源开关PMOS管的栅端的目标电压进行相应的调整,耦合电容C的电容值越大时,对电源开关PMOS管的栅端的电压的上升抑制效果越好,即耦合电容C的电容值与电源开关PMOS管的栅端的目标电压负相关。
本领域的技术人员可以理解的是,除了采用反相器和耦合电容分别实现电压上拉单元和电压下拉单元的上拉作用和下拉作用之外,还可以采用其他的电路结构进行实现,本领域的技术人员可以根据实际的需要选取相应的电路结构实现相应的功能,本发明在此不做限制。
下面将结合图5对图4所示的电源闸控电路的峰值电流抑制电路的工作原理做进一步详细的介绍。
参见图5,在具体实施中,本发明实施例中的电源闸控电路的峰值电流抑制方法可以包括如下的步骤:
步骤S501:在电源闸控电路苏醒的过程中,基于从低至高变化的预设的驱动信号产生的下拉电压信号,以将所述电源闸控电路的电源开关PMOS管的栅端电压进行下拉。
在具体实施中,在电源闸控电路苏醒的过程中,预设的驱动信号PWDB由低变高变化,经过电压下拉单元401处理后,如经过反相器A进行反相后,在电源开关PMOS管MSP的栅端输出从高至低变化的下拉电压信号PWD,因下拉电压信号PWD与PMOS管MSP的栅端耦接,从而将电源闸控电路PMOS管MSP的栅端逐步下拉。
步骤S502:在电源闸控电路苏醒的过程中,基于从低至高变化的所述电源开关PMOS管的源端电压产生的上拉电压信号,以将所述电源开关PMOS管的栅端电压进行上拉。
在具体实施中,电压下拉单元401将在电源开关PMOS管MSP的栅端进行逐步下拉的过程中,电源开关PMOS管MSP的栅端电压逐步下降,将电源开关PMOS管MSP开启,从而使得电源开关PMOS管MSP的源端电压,也即电路模块CB的供电电压输入端输出的供电电压VDDI逐步上升。由于耦合电容C耦接在电路模块CB的供电电压输入端和电源开关PMOS管MSP的栅端之间,逐步上升的供电电压VDDI通过耦合电容C将电源开关PMOS管MSP的栅端电压逐步上拉。
在上述的过程中,为本发明实施例中的电源闸控电路峰值电流抑制电路对应的驱动信号PWDB,以及经过电压下拉单元401处理后输出的的下拉电压信号PWD和供电电压VDDI的波形变化,请参见图6。
参见图6,在电压下拉电压401的下拉作用和电压上拉单元402的上拉作用下,电源开关PMOS管MSP的栅端电压将被稳定控制在略大于电源开关PMOS管MSP的阈值开启电压,即略高于地电压VSS的状态,使得电源开关PMOS管MSP处于未完全开启的状态,从而可以起到抑制峰值电流的作用。
随着时间的推移,电路模块CB的供电电压输入端输出的供电电压VDDI继续上升,当上升至电源电压VDD时,电压上拉单元402结束对电源开关PMOS管MSP的栅端的上拉耦合作用,而逐步升高的驱动信号PWDB在经过电压下拉单元401的处理后得到的下拉电压信号PWD继续下降,从而将电源开关PMOS管MSP的栅端电压下拉至地电压VSS。
上述的方案,在电源闸控电路苏醒的过程中,基于从低至高变化的预设的驱动信号产生的下拉电压信号,以及从低至高变化的所述电源闸控电路PMOS管的源端电压产生的上拉电压信号,将所述电源闸控电路的PMOS管的栅端电压控制在所述PMOS管的阈值开启电压之上,而无需使用延时电路对信号进行严格地延时控制来达到抑制峰值电流的目的,可以简易地实现对电源闸控电路苏醒过程中的峰值电流的抑制,并可以减少电路所占用的版图面积,且节省成本。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序可以存储于计算机可读存储介质中,存储介质可以包括:ROM、RAM、磁盘或光盘等。
以上对本发明实施例的方法及系统做了详细的介绍,本发明并不限于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (8)
1.一种电源闸控电路的峰值电流抑制方法,其特征在于,包括:
在电源闸控电路苏醒的过程中,基于从低至高变化的预设的驱动信号产生的下拉电压信号,以及从低至高变化的所述电源闸控电路的电源开关PMOS管的源端电压产生的上拉电压信号,控制所述电源开关PMOS管的栅端电压略大于所述PMOS管的阈值开启电压。
2.根据权利要求1所述的电源闸控电路的峰值电流抑制方法,其特征在于,所述下拉电压信号为将所述驱动信号进行反相得到。
3.根据权利要求1所述的电源闸控电路的峰值电流抑制方法,其特征在于,所述上拉电压信号为将所述电源开关PMOS管开启时从低至高变化的源端电压通过预设的电容进行向上耦合生成。
4.根据权利要求3所述的电源闸控电路的峰值电流抑制方法,其特征在于,所述电容的大小与所述电源开关PMOS管的栅端的目标电压负相关。
5.一种电源闸控电路的峰值电流抑制电路,适于控制所述电源闸控电路的电源开关PMOS管的栅端电压略大于所述电源开关PMOS管的阈值开启电压,其特征在于,所述电源闸控电路的峰值电流抑制电路包括:
电压下拉单元,适于在电源闸控电路苏醒的过程中,基于从低至高变化的预设的驱动信号产生的下拉电压信号,将所述电源开关PMOS管的栅端电压进行下拉;
电压上拉单元,适于在电源闸控电路苏醒的过程中,基于从低至高变化的所述的电源开关PMOS管的源端电压产生的上拉电压信号,将所述电源开关PMOS管的栅端电压进行上拉。
6.根据权利要求5所述的电源闸控电路的峰值电流抑制电路,其特征在于,电压下拉单元适于将所述驱动信号进行反相得到所述下拉电压信号。
7.根据权利要求5所述的电源闸控电路的峰值电流抑制电路,其特征在于,所述电压上拉单元,适于将所述电源开关PMOS管开启时从低至高变化的源端电压采用预设的电容进行向上耦合生成所述上拉电压信号。
8.根据权利要求7所述的电源闸控电路的峰值电流抑制电路,其特征在于,所述电容的大小与所述电源开关PMOS管的栅端的目标电压负相关。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610377451.6A CN107450649B (zh) | 2016-05-31 | 2016-05-31 | 电源闸控电路的峰值电流抑制方法及电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610377451.6A CN107450649B (zh) | 2016-05-31 | 2016-05-31 | 电源闸控电路的峰值电流抑制方法及电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107450649A CN107450649A (zh) | 2017-12-08 |
CN107450649B true CN107450649B (zh) | 2018-11-16 |
Family
ID=60484634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610377451.6A Active CN107450649B (zh) | 2016-05-31 | 2016-05-31 | 电源闸控电路的峰值电流抑制方法及电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107450649B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112130921B (zh) * | 2020-09-30 | 2023-10-03 | 合肥沛睿微电子股份有限公司 | 快速恢复工作状态的方法及电子装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1757005A (zh) * | 2003-02-03 | 2006-04-05 | Jam技术有限责任公司 | 检测开关电源输出电流的改进方法 |
CN103677042A (zh) * | 2012-09-06 | 2014-03-26 | 英飞凌科技奥地利有限公司 | 电压调节器 |
CN104102262A (zh) * | 2013-04-10 | 2014-10-15 | 凌力尔特公司 | 利用动态开关频率调节提供快速瞬态响应的系统和方法 |
KR20150072791A (ko) * | 2013-12-20 | 2015-06-30 | 삼성전기주식회사 | 로우 드롭 출력 타입의 전압 레귤레이터 |
CN104834340A (zh) * | 2014-02-10 | 2015-08-12 | 德州仪器公司 | 用于电压调节器的动态电流下拉 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5971720B2 (ja) * | 2012-11-01 | 2016-08-17 | 株式会社東芝 | 電圧レギュレータ |
-
2016
- 2016-05-31 CN CN201610377451.6A patent/CN107450649B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1757005A (zh) * | 2003-02-03 | 2006-04-05 | Jam技术有限责任公司 | 检测开关电源输出电流的改进方法 |
CN103677042A (zh) * | 2012-09-06 | 2014-03-26 | 英飞凌科技奥地利有限公司 | 电压调节器 |
CN104102262A (zh) * | 2013-04-10 | 2014-10-15 | 凌力尔特公司 | 利用动态开关频率调节提供快速瞬态响应的系统和方法 |
KR20150072791A (ko) * | 2013-12-20 | 2015-06-30 | 삼성전기주식회사 | 로우 드롭 출력 타입의 전압 레귤레이터 |
CN104834340A (zh) * | 2014-02-10 | 2015-08-12 | 德州仪器公司 | 用于电压调节器的动态电流下拉 |
Also Published As
Publication number | Publication date |
---|---|
CN107450649A (zh) | 2017-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102882497B (zh) | 一种低功耗高可靠性上电复位电路 | |
CN104599620A (zh) | 栅极集成驱动电路的反相器、栅极集成驱动器及驱动方法 | |
CN102362433A (zh) | 低速、负载无关、受控转换速率、没有直流电力消耗的输出缓冲器 | |
CN101795132A (zh) | 一种集成电路的i/o口的电位上拉电路和下拉电路 | |
CN103647545A (zh) | 一种延迟单元电路 | |
CN108649791A (zh) | 一种电荷泵控制电路 | |
CN205490463U (zh) | 上电复位电路 | |
KR102056530B1 (ko) | 액티브 펜, 승압 회로 및 이의 제어 방법 | |
US8174295B2 (en) | Circuit for discharging an electrical load, power output stage comprising such a discharge circuit for the control of plasma display cells; and related system and method | |
CN107450649B (zh) | 电源闸控电路的峰值电流抑制方法及电路 | |
CN105337590B (zh) | 一种基于cnfet的双边沿脉冲信号发生器 | |
CN104393752B (zh) | 电容式电荷泵装置 | |
CN105098720A (zh) | 一种pfm升压型电源转换电路的保护电路 | |
CN103117740A (zh) | 低功耗电平位移电路 | |
CN107465334B (zh) | 驱动源电路及带箝位的功率开关管栅极驱动电路 | |
CN103391080B (zh) | 一种cmos开关电路 | |
WO2019140215A1 (en) | Circuits for three-level buck regulators | |
CN202306374U (zh) | 一种芯片上电电流控制电路 | |
CN202231633U (zh) | 高压脉冲电源 | |
CN105515555B (zh) | 采用脉冲触发方式实现主电路上电的启动电路 | |
CN103795396A (zh) | 用于消除短路电流的电路结构 | |
CN105991126B (zh) | 一种反相器 | |
CN102684167A (zh) | 电源掉电反冲保护电路 | |
CN207853792U (zh) | 电机驱动电路 | |
CN206259915U (zh) | 一种低功耗小尺寸的上电复位电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |