CN110333768A - 用于主板的上电自启动电路 - Google Patents
用于主板的上电自启动电路 Download PDFInfo
- Publication number
- CN110333768A CN110333768A CN201910589302.XA CN201910589302A CN110333768A CN 110333768 A CN110333768 A CN 110333768A CN 201910589302 A CN201910589302 A CN 201910589302A CN 110333768 A CN110333768 A CN 110333768A
- Authority
- CN
- China
- Prior art keywords
- channel mos
- mos pipe
- drain electrode
- electrically connected
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 description 3
- 238000012356 Product development Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 210000001367 artery Anatomy 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种用于主板的上电自启动电路，第一N沟道MOS管和第四N沟道MOS管的栅极并联于南桥芯片ACPI控制器的RSMRST信号引脚，第一N沟道MOS管的漏极与第二N沟道MOS管的栅极之间并联有第一二极管、第三电阻，第二N沟道MOS管的漏极电连接于逻辑芯片的第一输入引脚，第四N沟道MOS管的漏极与第五N沟道MOS管的栅极之间并联有第二二极管、第七电阻，第五N沟道MOS管的漏极电连接于逻辑芯片的第二输入引脚，逻辑芯片的输出引脚电连接于第三N沟道MOS管的栅极，第三N沟道MOS管的漏极电连接于南桥芯片ACPI控制器的PWRBTN信号引脚。本设计仅需要少量的晶体管和逻辑门就可实现，电路简单，成本低，稳定可靠，特别适合紧凑型的板卡设计。
Description
技术领域
本发明涉及电路领域，具体而言，涉及一种用于主板的上电自启动电路，尤其应用于计算机主板、工控设备主板等领域。
背景技术
目前市面上的来电自启动设计大多采用软件实现的方式，譬如透过SuperIO/EC/CPLD/MCU等载体。
例如，透过CPLD或者MCU等芯片模拟开机按钮的动作，给南桥芯片输入这个低脉冲信号。在主板上电的早期，一般需要外部电路产生一个持续时间不小于16ms的低脉冲信号(即ACPI_PWRBTN#)输出给南桥芯片，南桥芯片收到这个低脉冲信号后，才会陆续输出SLP_S5#/SLP_S3#等时序控制信号，开启主板上主要的电源输出，达到自动开机的目的。
现有技术的方案硬件成本高，还需要投入额外的软件资源进行内部逻辑设计，时效性和经济性都不高。
发明内容
本发明的目的在于克服现有技术存在的以上问题，提供一种用于主板的上电自启动电路，仅需要少量的晶体管和逻辑门就可实现，解决先前的硬件加软件搭配使用中所存在的一些弊端。
为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现：
一种用于主板的上电自启动电路，包括第一N沟道MOS管、第二N沟道MOS管、第三N沟道MOS管、第四N沟道MOS管、第五N沟道MOS管以及逻辑芯片，所述第一N沟道MOS管和第四N沟道MOS管的栅极并联于南桥芯片ACPI控制器的RSMRST信号引脚，所述第一N沟道MOS管的漏极与所述第二N沟道MOS管的栅极之间并联有第一二极管、第三电阻，所述第二N沟道MOS管的漏极电连接于所述逻辑芯片的第一输入引脚，所述第四N沟道MOS管的漏极与所述第五N沟道MOS管的栅极之间并联有第二二极管、第七电阻，所述第五N沟道MOS管的漏极电连接于所述逻辑芯片的第二输入引脚，所述逻辑芯片的输出引脚电连接于所述第三N沟道MOS管的栅极，所述第三N沟道MOS管的漏极电连接于南桥芯片ACPI控制器的PWRBTN信号引脚，所述第一N沟道MOS管、第二N沟道MOS管、第四N沟道MOS管和第五N沟道MOS管的源极接地、漏极电连接有第一电源，所述第三N沟道MOS管的源极接地、漏极电连接有第二电源。
本发明进一步设置为，所述第一二极管导通方向为所述第一N沟道MOS管的漏极向第二N沟道MOS管的栅极方向导通。
本发明进一步设置为，所述第二二极管导通方向为所述第四N沟道MOS管的漏极向第五N沟道MOS管的栅极方向导通。
本发明进一步设置为，所述第一电源为5V直流电，所述第二电源为3.3V直流电。
本发明进一步设置为，所述第二N沟道MOS管栅极通过第二电容接地。
本发明进一步设置为，所述第五N沟道MOS管栅极通过第三电容接地。
本发明进一步设置为，所述逻辑芯片电源引脚并联有所述第一电源以及第一电容，所述第一电容接地，所述逻辑芯片接地引脚接地。
本发明进一步设置为，所述逻辑芯片为异或逻辑门。
本发明进一步设置为，所述第一N沟道MOS管、第二N沟道MOS管、第四N沟道MOS管和第五N沟道MOS管漏极分别通过第一电阻、第二电阻、第五电阻和第六电阻电连接于所述第一电源。
本发明进一步设置为，所述第三N沟道MOS管通过第四电阻电连接于所述第二电源。
本发明的有益效果是：
1、本设计采用了纯硬件逻辑的方式来产生这个南桥芯片所需的低脉冲信号，仅需要少量的晶体管和逻辑门就可实现，不仅电路简单，成本很低，而且主板空间占用小，稳定可靠，可适应不同平台的应用场景，特别适合紧凑型的板卡设计。
2、与现有技术的硬件加软件的方案相比,本设计无需采用任何软件干预，即提高了电路工作的可靠性，人力成本投入少，又降低了开发成本，节省了产品开发周期，性价比更高。
3、本电路中第一电源+5VSB和第二电源+3.3VSB在插入外部电源后就会产生，此时南桥芯片ACPI控制器的RSMRST信号引脚处于低电平逻辑，第一N沟道MOS管和第四N沟道MOS管为关闭状态，第二N沟道MOS管和第五N沟道MOS管会被打开，因为有第一二极管和第一二极管的存在，第三电阻和第七电阻被短路，所以第二N沟道MOS管和第五N沟道MOS管的栅极电压上升时间一致，第二N沟道MOS管和第五N沟道MOS管被同时打开，逻辑芯片(异或逻辑门)的输出引脚输出是低电平，第三N沟道MOS管截止，输出给南桥芯片ACPI控制器的PWRBTN信号引脚此时为高电平状态。一段时间后，南桥芯片ACPI控制器的RSMRST信号引脚会从低电平变成高电平，将第一N沟道MOS管和第四N沟道MOS管打开，使第一N沟道MOS管和第四N沟道MOS管的漏极拉为低电平，但此时第一二极管和第一二极管为反向工作状态，无法导通，同时因为有了第三电阻、第七电阻和第三电容的存在，导致第二N沟道MOS管和第五N沟道MOS管的栅极电压从5V电压放电到0V的速度不一致，从而使第二N沟道MOS管和第五N沟道MOS管的关断时间不一致。而逻辑芯片的第一输入引脚和第二输入引脚同一时刻的状态不同，所以逻辑芯片的输出引脚输出由先前的低电平变为高电平，此时第三N沟道MOS管导通，南桥芯片ACPI控制器的PWRBTN信号引脚从高电平变成了低电平状态。直到RC(电容放电时间常数)时刻后，第二N沟道MOS管和第五N沟道MOS管都已截止，逻辑芯片的第一输入引脚和第二输入引脚同时刻的状态相同，逻辑芯片的输出引脚重新又变回为低电平，第三N沟道MOS管截止，南桥芯片ACPI控制器的PWRBTN信号引脚从低电平变回高电平，这样的整个过程使南桥芯片ACPI控制器的PWRBTN信号引脚完成了从高电平到低电平再到高电平的变化，即为低脉冲信号输出给南桥芯片，南桥芯片即开始了开机上电的后续动作。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。本发明的具体实施方式由以下实施例及其附图详细给出。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为用于主板的上电自启动电路示意图。
具体实施方式
为了完全理解本发明，将参考附图描述本发明的优选实施例。可以以各种形式修改本发明的实施例，并且本发明的范围不应被解释为限于下面详细描述的实施例。提供本发明的实施例是为了使本领域技术人员能够更全面地理解本发明。因此，可以夸大附图中的元件的形状等，以便强调更清楚的解释。应注意，在附图中，相同的构件由相同的附图标记表示。此外，省略了可能由本发明的主旨不必要地模糊的已知功能和配置的详细描述。
下面将参考附图并结合实施例，来详细说明本发明。
参照图1所示，一种用于主板的上电自启动电路，包括第一N沟道MOS管Q1、第二N沟道MOS管Q2、第三N沟道MOS管Q3、第四N沟道MOS管Q4、第五N沟道MOS管Q5以及逻辑芯片U1，作为本发明的一种优选实施例，所述逻辑芯片U1为异或逻辑门。
其中，所述第一N沟道MOS管Q1和第四N沟道MOS管Q4的栅极并联于南桥芯片ACPI控制器的RSMRST信号引脚，所述第一N沟道MOS管Q1的漏极与所述第二N沟道MOS管Q2的栅极之间并联有第一二极管D1、第三电阻R3。所述第一二极管D1导通方向为所述第一N沟道MOS管Q1的漏极向第二N沟道MOS管Q2的栅极方向导通。所述第二N沟道MOS管Q2的漏极电连接于所述逻辑芯片U1的第一输入引脚A。
所述第四N沟道MOS管Q4的漏极与所述第五N沟道MOS管Q5的栅极之间并联有第二二极管D2、第七电阻R7，所述第二二极管D2导通方向为所述第四N沟道MOS管Q4的漏极向第五N沟道MOS管Q5的栅极方向导通。所述第五N沟道MOS管Q5的漏极电连接于所述逻辑芯片U1的第二输入引脚B，所述逻辑芯片U1的输出引脚Y电连接于所述第三N沟道MOS管Q3的栅极，所述第三N沟道MOS管Q3的漏极电连接于南桥芯片ACPI控制器的PWRBTN信号引脚。
所述第一N沟道MOS管Q1、第二N沟道MOS管Q2、第四N沟道MOS管Q4和第五N沟道MOS管Q5的源极接地、漏极电连接有第一电源，所述第三N沟道MOS管Q3的源极接地、漏极电连接有第二电源。所述第一电源为5V直流电，所述第二电源为3.3V直流电。
作为本发明的一种优选实施例，所述第二N沟道MOS管Q2栅极通过第二电容C2接地。所述第五N沟道MOS管Q5栅极通过第三电容C3接地。
所述逻辑芯片U1电源引脚并联有所述第一电源以及第一电容C1，所述第一电容C1接地，所述逻辑芯片U1接地引脚接地。
所述第一N沟道MOS管Q1、第二N沟道MOS管Q2、第四N沟道MOS管Q4和第五N沟道MOS管Q5漏极分别通过第一电阻R1、第二电阻R2、第五电阻R5和第六电阻R6电连接于所述第一电源。所述第三N沟道MOS管Q3通过第四电阻R4电连接于所述第二电源。
具体原理说明如下：
本电路中第一电源+5VSB和第二电源+3.3VSB在插入外部电源后就会产生，此时南桥芯片ACPI控制器的RSMRST信号引脚ACPI_RSMRST#处于低电平逻辑，第一N沟道MOS管Q1和第四N沟道MOS管Q4为关闭状态，第二N沟道MOS管Q2和第五N沟道MOS管Q5会被打开，因为有第一二极管D1和第一二极管D2的存在，第三电阻R3和第七电阻R7被短路，所以第二N沟道MOS管Q2和第五N沟道MOS管Q5的栅极电压上升时间一致，第二N沟道MOS管Q2和第五N沟道MOS管Q5被同时打开，逻辑芯片U1(异或逻辑门)的输出引脚Y输出是低电平，第三N沟道MOS管Q3截止，输出给南桥芯片ACPI控制器的PWRBTN信号引脚ACPI_PWRBTN#此时为高电平状态。
一段时间后，南桥芯片ACPI控制器的RSMRST信号引脚ACPI_RSMRST#会从低电平变成高电平，将第一N沟道MOS管Q1和第四N沟道MOS管Q4打开，使第一N沟道MOS管Q1和第四N沟道MOS管Q4的漏极拉为低电平，但此时第一二极管D1和第一二极管D2为反向工作状态，无法导通，同时因为有了第三电阻R3、第七电阻R7和第三电容C3的存在，导致第二N沟道MOS管Q2和第五N沟道MOS管Q5的栅极电压从5V电压放电到0V的速度不一致，从而使第二N沟道MOS管Q2和第五N沟道MOS管Q5的关断时间不一致。而逻辑芯片U1的第一输入引脚A和第二输入引脚B同一时刻的状态不同，所以逻辑芯片U1的输出引脚Y输出由先前的低电平变为高电平，此时第三N沟道MOS管Q3导通，南桥芯片ACPI控制器的PWRBTN信号引脚ACPI_PWRBTN#从高电平变成了低电平状态。直到RC(电容放电时间常数)时刻后，第二N沟道MOS管Q2和第五N沟道MOS管Q5都已截止，逻辑芯片U1的第一输入引脚A和第二输入引脚B同时刻的状态相同，逻辑芯片U1的输出引脚重新又变回为低电平，第三N沟道MOS管Q3截止，南桥芯片ACPI控制器的PWRBTN信号引脚ACPI_PWRBTN#从低电平变回高电平，这样的整个过程使南桥芯片ACPI控制器的PWRBTN信号引脚ACPI_PWRBTN#完成了从高电平到低电平再到高电平的变化，即为低脉冲信号输出给南桥芯片，南桥芯片即开始了开机上电的后续动作。
本设计采用了纯硬件逻辑的方式来产生这个南桥芯片所需的低脉冲信号，仅需要少量的晶体管和逻辑门就可实现，不仅电路简单，成本很低，而且主板空间占用小，稳定可靠，可适应不同平台的应用场景，特别适合紧凑型的板卡设计。
与现有技术的硬件加软件的方案相比,本设计无需采用任何软件干预，即提高了电路工作的可靠性，人力成本投入少，又降低了开发成本，节省了产品开发周期，性价比更高。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种用于主板的上电自启动电路，其特征在于：包括第一N沟道MOS管(Q1)、第二N沟道MOS管(Q2)、第三N沟道MOS管(Q3)、第四N沟道MOS管(Q4)、第五N沟道MOS管(Q5)以及逻辑芯片(U1)，所述第一N沟道MOS管(Q1)和第四N沟道MOS管(Q4)的栅极并联于南桥芯片ACPI控制器的RSMRST信号引脚，所述第一N沟道MOS管(Q1)的漏极与所述第二N沟道MOS管(Q2)的栅极之间并联有第一二极管(D1)、第三电阻(R3)，所述第二N沟道MOS管(Q2)的漏极电连接于所述逻辑芯片(U1)的第一输入引脚，所述第四N沟道MOS管(Q4)的漏极与所述第五N沟道MOS管(Q5)的栅极之间并联有第二二极管(D2)、第七电阻(R7)，所述第五N沟道MOS管(Q5)的漏极电连接于所述逻辑芯片(U1)的第二输入引脚，所述逻辑芯片(U1)的输出引脚电连接于所述第三N沟道MOS管(Q3)的栅极，所述第三N沟道MOS管(Q3)的漏极电连接于南桥芯片ACPI控制器的PWRBTN信号引脚，所述第一N沟道MOS管(Q1)、第二N沟道MOS管(Q2)、第四N沟道MOS管(Q4)和第五N沟道MOS管(Q5)的源极接地、漏极电连接有第一电源，所述第三N沟道MOS管(Q3)的源极接地、漏极电连接有第二电源。
2.根据权利要求1所述的上电自启动电路，其特征在于：所述第一二极管(D1)导通方向为所述第一N沟道MOS管(Q1)的漏极向第二N沟道MOS管(Q2)的栅极方向导通。
3.根据权利要求1所述的上电自启动电路，其特征在于：所述第二二极管(D2)导通方向为所述第四N沟道MOS管(Q4)的漏极向第五N沟道MOS管(Q5)的栅极方向导通。
4.根据权利要求1所述的上电自启动电路，其特征在于：所述第一电源为5V直流电，所述第二电源为3.3V直流电。
5.根据权利要求1所述的上电自启动电路，其特征在于：所述第二N沟道MOS管(Q2)栅极通过第二电容(C2)接地。
6.根据权利要求1所述的上电自启动电路，其特征在于：所述第五N沟道MOS管(Q5)栅极通过第三电容(C3)接地。
7.根据权利要求1所述的上电自启动电路，其特征在于：所述逻辑芯片(U1)电源引脚并联有所述第一电源以及第一电容(C1)，所述第一电容(C1)接地，所述逻辑芯片(U1)接地引脚接地。
8.根据权利要求1所述的上电自启动电路，其特征在于：所述逻辑芯片(U1)为异或逻辑门。
9.根据权利要求1所述的上电自启动电路，其特征在于：所述第一N沟道MOS管(Q1)、第二N沟道MOS管(Q2)、第四N沟道MOS管(Q4)和第五N沟道MOS管(Q5)漏极分别通过第一电阻(R1)、第二电阻(R2)、第五电阻(R5)和第六电阻(R6)电连接于所述第一电源。
10.根据权利要求1所述的上电自启动电路，其特征在于：所述第三N沟道MOS管(Q3)通过第四电阻(R4)电连接于所述第二电源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910589302.XA CN110333768A (zh) | 2019-07-02 | 2019-07-02 | 用于主板的上电自启动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910589302.XA CN110333768A (zh) | 2019-07-02 | 2019-07-02 | 用于主板的上电自启动电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110333768A true CN110333768A (zh) | 2019-10-15 |
Family
ID=68144014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910589302.XA Pending CN110333768A (zh) | 2019-07-02 | 2019-07-02 | 用于主板的上电自启动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110333768A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110928389A (zh) * | 2019-11-08 | 2020-03-27 | 山东超越数控电子股份有限公司 | 一种龙芯主板上电自动开机的电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024122A (ja) * | 2004-07-09 | 2006-01-26 | Toshiba Microelectronics Corp | パワーオンリセット回路及びパワーオンリセット方法 |
| CN102403988A (zh) * | 2011-12-22 | 2012-04-04 | 中国科学院上海微系统与信息技术研究所 | 一种上电复位电路 |
| CN202331350U (zh) * | 2011-12-13 | 2012-07-11 | 深圳阿诺威华北科技有限公司 | 一种计算机自动上电的电路 |
| CN102882497A (zh) * | 2012-09-27 | 2013-01-16 | 电子科技大学 | 一种低功耗高可靠性上电复位电路 |
-
2019
- 2019-07-02 CN CN201910589302.XA patent/CN110333768A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024122A (ja) * | 2004-07-09 | 2006-01-26 | Toshiba Microelectronics Corp | パワーオンリセット回路及びパワーオンリセット方法 |
| CN202331350U (zh) * | 2011-12-13 | 2012-07-11 | 深圳阿诺威华北科技有限公司 | 一种计算机自动上电的电路 |
| CN102403988A (zh) * | 2011-12-22 | 2012-04-04 | 中国科学院上海微系统与信息技术研究所 | 一种上电复位电路 |
| CN102882497A (zh) * | 2012-09-27 | 2013-01-16 | 电子科技大学 | 一种低功耗高可靠性上电复位电路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110928389A (zh) * | 2019-11-08 | 2020-03-27 | 山东超越数控电子股份有限公司 | 一种龙芯主板上电自动开机的电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205282053U (zh) | 移位寄存器单元、栅极驱动电路和显示装置 | |
| CN106128352B (zh) | Goa单元、驱动方法、goa电路和显示装置 | |
| CN108063610A (zh) | 上电复位脉冲产生电路 | |
| CN102739209B (zh) | 时钟脉冲宽度调制电路和时钟脉冲宽度调制方法 | |
| CN109215601B (zh) | 电压提供单元、方法、显示驱动电路和显示装置 | |
| CN105991119B (zh) | 上电复位电路 | |
| CN110333768A (zh) | 用于主板的上电自启动电路 | |
| CN204669334U (zh) | Mosfet器件的隔离驱动电路 | |
| US11301093B2 (en) | Positive and negative voltage driving circuit, chip, active stylus and driving method | |
| CN210295030U (zh) | 用于主板的上电自启动电路 | |
| CN106374888A (zh) | 一种基于反相器环路振荡的三角波发生器 | |
| CN102624227B (zh) | 一种电流控制电路 | |
| CN109509454A (zh) | 驱动装置、电路驱动方法和显示面板 | |
| CN202183732U (zh) | 一种辐射仪器高压电源 | |
| CN116015267A (zh) | 一种用于保护芯片低压器件的上下电复位方法及装置 | |
| CN104836552A (zh) | 一种高压窄脉冲产生电路 | |
| CN110737226B (zh) | Mtp高压烧录脚电路结构 | |
| CN207475520U (zh) | 一种连接在输入源极电压和输出负载之间的开关电路 | |
| CN108900081A (zh) | 一种控制负压输出的电路 | |
| CN107505972B (zh) | 一种处理器板卡机械开关的抖动抑制控制装置 | |
| CN207518565U (zh) | 一种mos管开关电路 | |
| US11474789B2 (en) | Power supplier circuit and operation method | |
| CN114531014A (zh) | 同步整流器的供电电路、装置及设备 | |
| CN203206380U (zh) | 一种启动控制电路以及显示面板驱动电路及显示装置 | |
| CN103413567B (zh) | 参考电压提供电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |