JPH10283786A - 半導体装置の内部電圧供給回路 - Google Patents
半導体装置の内部電圧供給回路Info
- Publication number
- JPH10283786A JPH10283786A JP10067042A JP6704298A JPH10283786A JP H10283786 A JPH10283786 A JP H10283786A JP 10067042 A JP10067042 A JP 10067042A JP 6704298 A JP6704298 A JP 6704298A JP H10283786 A JPH10283786 A JP H10283786A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- internal voltage
- channel transistor
- circuit
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 瞬間的に上昇した内部電圧を一定のレベルに
クランプすることのできる内部電圧供給回路を提供す
る。 【解決手段】 内部電圧を出力するための出力ノード１
と、内部電圧と基準電圧とを比較し、比較信号を発生す
る比較回路２０と、比較信号に応答して出力ノード１に
電荷を供給する駆動回路４０と、内部電圧が基準電圧よ
り高いとき、基準電圧と同一になるまで出力ノードを放
電させるクランプ回路６０とを含む。
クランプすることのできる内部電圧供給回路を提供す
る。 【解決手段】 内部電圧を出力するための出力ノード１
と、内部電圧と基準電圧とを比較し、比較信号を発生す
る比較回路２０と、比較信号に応答して出力ノード１に
電荷を供給する駆動回路４０と、内部電圧が基準電圧よ
り高いとき、基準電圧と同一になるまで出力ノードを放
電させるクランプ回路６０とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の内部電
圧供給回路に係り、より詳しくは、一定電圧の内部電圧
を発生する内部電圧供給回路に関する。
圧供給回路に係り、より詳しくは、一定電圧の内部電圧
を発生する内部電圧供給回路に関する。
【０００２】
【従来の技術】高集積半導体メモリ装置は、定常的な動
作モード時には、外部電圧に無関係に３−６Ｖの動作電
圧範囲内で一定に維持される約３ボルトの定電圧を発生
する内部電源回路を備えている。
作モード時には、外部電圧に無関係に３−６Ｖの動作電
圧範囲内で一定に維持される約３ボルトの定電圧を発生
する内部電源回路を備えている。
【０００３】図７に示すように、従来の内部電圧供給回
路は比較回路２０と駆動回路４０とから構成されてい
る。比較回路２０は内部電圧ＶＣＣｉｎｔを基準電圧Ｖ
ｒｅｆと比較し、出力ノード２を通じて比較結果信号Ｓ
＿ＣＯＭＰを発生する。内部電圧ＶＣＣｉｎｔは内部電
圧供給回路の出力ノード１を通じて図示しない半導体装
置の内部回路に供給される。駆動回路４０は比較結果信
号Ｓ＿ＣＯＭＰを受け入れるためのゲート、電源電圧
（以後、“外部電圧”と称する）ＶＣＣｅｘｔを受け入
れるためのソース、及び出力ノード１に連結されたドレ
インを持つＰチャネルトランジスタで構成される。
路は比較回路２０と駆動回路４０とから構成されてい
る。比較回路２０は内部電圧ＶＣＣｉｎｔを基準電圧Ｖ
ｒｅｆと比較し、出力ノード２を通じて比較結果信号Ｓ
＿ＣＯＭＰを発生する。内部電圧ＶＣＣｉｎｔは内部電
圧供給回路の出力ノード１を通じて図示しない半導体装
置の内部回路に供給される。駆動回路４０は比較結果信
号Ｓ＿ＣＯＭＰを受け入れるためのゲート、電源電圧
（以後、“外部電圧”と称する）ＶＣＣｅｘｔを受け入
れるためのソース、及び出力ノード１に連結されたドレ
インを持つＰチャネルトランジスタで構成される。
【０００４】基準電圧Ｖｒｅｆが内部電圧ＶＣＣｉｎｔ
より高いと、信号Ｓ＿ＣＯＭＰは内部電圧ＶＣＣｉｎｔ
が基準電圧Ｖｒｅｆに到達するまで、接地電圧Ｖｓｓに
維持される。駆動回路４０はゲートに印加された接地電
圧Ｖｓｓにより活性化され、その結果、電荷が入力ノー
ド３から出力ノード１に供給される。
より高いと、信号Ｓ＿ＣＯＭＰは内部電圧ＶＣＣｉｎｔ
が基準電圧Ｖｒｅｆに到達するまで、接地電圧Ｖｓｓに
維持される。駆動回路４０はゲートに印加された接地電
圧Ｖｓｓにより活性化され、その結果、電荷が入力ノー
ド３から出力ノード１に供給される。
【０００５】すると、出力ノード１に現われる内部電圧
ＶＣＣｉｎｔは基準電圧Ｖｒｅｆにまで上昇し、その結
果、比較回路２０は外部電圧ＶＣＣｅｘｔレベルの比較
結果信号Ｓ＿ＣＯＭＰを発生する。駆動回路４０は非活
性化され、その結果、入力ノード３からの電荷は出力ノ
ード１に供給されなくなる。
ＶＣＣｉｎｔは基準電圧Ｖｒｅｆにまで上昇し、その結
果、比較回路２０は外部電圧ＶＣＣｅｘｔレベルの比較
結果信号Ｓ＿ＣＯＭＰを発生する。駆動回路４０は非活
性化され、その結果、入力ノード３からの電荷は出力ノ
ード１に供給されなくなる。
【０００６】
【発明が解決しようとする課題】しかし、上述した従来
の内部電圧供給回路において、内部電圧ＶＣＣｉｎｔ
が、図６のグラフ“Ａ”に示すように、回路動作中にノ
イズによって、あるいは、比較的高い電圧が内部電圧に
印加されて内部回路ラインが短絡（ｓｈｏｒｔ−ｃｉｒ
ｃｕｉｔ）して瞬間的に上昇することがある。このよう
に内部電圧Ｖｃｃｉｎｔが上昇すると、半導体装置の消
耗電力が増加し、内部回路の動作特性、例えば、インバ
ータのトリップ点（ｔｒｉｐ ｐｏｉｎｔｓ）が変化す
るなどの深刻な問題点を誘発する。
の内部電圧供給回路において、内部電圧ＶＣＣｉｎｔ
が、図６のグラフ“Ａ”に示すように、回路動作中にノ
イズによって、あるいは、比較的高い電圧が内部電圧に
印加されて内部回路ラインが短絡（ｓｈｏｒｔ−ｃｉｒ
ｃｕｉｔ）して瞬間的に上昇することがある。このよう
に内部電圧Ｖｃｃｉｎｔが上昇すると、半導体装置の消
耗電力が増加し、内部回路の動作特性、例えば、インバ
ータのトリップ点（ｔｒｉｐ ｐｏｉｎｔｓ）が変化す
るなどの深刻な問題点を誘発する。
【０００７】従って、本発明は瞬間的に上昇する内部電
圧を一定のレベルにクランプすることができる半導体装
置の内部電圧供給回路を提供することを目的とする。
圧を一定のレベルにクランプすることができる半導体装
置の内部電圧供給回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】上述したような目的を達
成するための本発明の一つの特徴によると、本発明の半
導体装置の内部電圧供給回路は、内部電圧を出力する出
力ノードと、比較信号を発生するために基準電圧と内部
電圧とを比較する比較回路と、比較信号に応答して出力
ノードに電荷を供給する駆動回路と、内部電圧が基準電
圧より高いとき、内部電圧が基準電圧と同一になるまで
出力ノードを放電させるクランプ回路とを含む。
成するための本発明の一つの特徴によると、本発明の半
導体装置の内部電圧供給回路は、内部電圧を出力する出
力ノードと、比較信号を発生するために基準電圧と内部
電圧とを比較する比較回路と、比較信号に応答して出力
ノードに電荷を供給する駆動回路と、内部電圧が基準電
圧より高いとき、内部電圧が基準電圧と同一になるまで
出力ノードを放電させるクランプ回路とを含む。
【０００９】このように構成することにより、内部電圧
が動作中に瞬間的に上昇しても内部電圧供給回路により
内部電圧が一定に維持される。
が動作中に瞬間的に上昇しても内部電圧供給回路により
内部電圧が一定に維持される。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図１
ないし図６を参照して詳細に説明する。なお、図７に示
す従来の回路と同一部分には同一符号を付し、その詳細
説明は省略する。
ないし図６を参照して詳細に説明する。なお、図７に示
す従来の回路と同一部分には同一符号を付し、その詳細
説明は省略する。
【００１１】図１を参照すると、本発明による半導体装
置の内部電圧供給回路は比較回路２０と駆動回路４０と
クランプ回路６０とを含む。クランプ回路６０は内部電
圧ＶＣＣｉｎｔを一定なレベルにクランプするためと、
クランプされた内部電圧を出力ノード１を通じて図示し
ない半導体装置の内部回路に伝達するためとの目的で設
けられている。正常動作の間に、内部電圧供給回路内に
ノイズが流入されることにより、内部電圧より高い電圧
が内部回路に伝達され、図示しない内部電圧ラインの間
に短絡現象が発生すると、内部電圧ＶＣＣｉｎｔが瞬間
的に上昇する。しかし、上昇する内部電圧ＶＣＣｉｎｔ
はクランプ回路６０を通じて放電することができる。そ
の結果、内部電圧は常に一定に維持される。
置の内部電圧供給回路は比較回路２０と駆動回路４０と
クランプ回路６０とを含む。クランプ回路６０は内部電
圧ＶＣＣｉｎｔを一定なレベルにクランプするためと、
クランプされた内部電圧を出力ノード１を通じて図示し
ない半導体装置の内部回路に伝達するためとの目的で設
けられている。正常動作の間に、内部電圧供給回路内に
ノイズが流入されることにより、内部電圧より高い電圧
が内部回路に伝達され、図示しない内部電圧ラインの間
に短絡現象が発生すると、内部電圧ＶＣＣｉｎｔが瞬間
的に上昇する。しかし、上昇する内部電圧ＶＣＣｉｎｔ
はクランプ回路６０を通じて放電することができる。そ
の結果、内部電圧は常に一定に維持される。
【００１２】図７の構造と同じように、比較回路２０は
基準電圧Ｖｒｅｆと内部電圧ＶＣＣｉｎｔとを比較し、
出力ノード２を通じて比較結果信号Ｓ＿ＣＯＭＰを供給
する。内部電圧ＶＣＣｉｎｔは内部電圧供給回路の出力
ノード１を通じて図示しない半導体装置の内部回路に供
給される。駆動回路４０は比較結果信号Ｓ＿ＣＯＭＰを
受け入れるためのゲート、入力ノード３を通じて外部か
ら印加される外部電圧ＶＣＣｅｘｔを受け入れるための
ソース、出力ノード１に連結されたドレインを持つＰチ
ャネルトランジスタ４１で構成される。
基準電圧Ｖｒｅｆと内部電圧ＶＣＣｉｎｔとを比較し、
出力ノード２を通じて比較結果信号Ｓ＿ＣＯＭＰを供給
する。内部電圧ＶＣＣｉｎｔは内部電圧供給回路の出力
ノード１を通じて図示しない半導体装置の内部回路に供
給される。駆動回路４０は比較結果信号Ｓ＿ＣＯＭＰを
受け入れるためのゲート、入力ノード３を通じて外部か
ら印加される外部電圧ＶＣＣｅｘｔを受け入れるための
ソース、出力ノード１に連結されたドレインを持つＰチ
ャネルトランジスタ４１で構成される。
【００１３】仮に、出力ノード１からの内部電圧ＶＣＣ
ｉｎｔが基準電圧Ｖｒｅｆより高いと、クランプ回路６
０は出力ノード１からの電圧を基準電圧Ｖｒｅｆと同一
電圧にするため、出力ノード１を放電させる。結果的
に、出力ノード１から内部回路に供給される内部電圧Ｖ
ＣＣｉｎｔは常に一定に維持される。
ｉｎｔが基準電圧Ｖｒｅｆより高いと、クランプ回路６
０は出力ノード１からの電圧を基準電圧Ｖｒｅｆと同一
電圧にするため、出力ノード１を放電させる。結果的
に、出力ノード１から内部回路に供給される内部電圧Ｖ
ＣＣｉｎｔは常に一定に維持される。
【００１４】内部電圧供給回路は内部回路と一緒に半導
体装置内に組込むこともできるし、半導体装置と分離し
て形成することもできる。
体装置内に組込むこともできるし、半導体装置と分離し
て形成することもできる。
【００１５】図１を参照すると、本発明の第１の実施の
形態による内部電圧供給回路は比較回路２０と駆動回路
４０とクランプ回路６０とを含む。比較回路２０と駆動
回路４０は図７のそれと同様に動作するので、これにつ
いての詳細な説明は省略する。
形態による内部電圧供給回路は比較回路２０と駆動回路
４０とクランプ回路６０とを含む。比較回路２０と駆動
回路４０は図７のそれと同様に動作するので、これにつ
いての詳細な説明は省略する。
【００１６】クランプ回路６０は、Ｎチャネルトランジ
スタ６１と、抵抗６２と、Ｐチャネルトランジスタ６３
とを含む。Ｎチャネルトランジスタ６１のゲートとソー
スとは相互接続され、基準電圧Ｖｒｅｆを共通に印加さ
れ、ソースはノード４に接続される。ノード４と接地Ｖ
ｓｓとの間に接続される抵抗６２は、ノード４にチャー
ジされる電圧を放電するために用いられる。Ｐチャネル
トランジスタ６３のゲートはノード４に接続され、ソー
スは出力ノード１に、ドレインは接地Ｖｓｓに各々接続
される。Ｎチャネルトランジスタ６１はＰチャネルトラ
ンジスタ６３のゲート電位を制御するために使用され
る。ノード４にチャージされる電圧は基準電圧Ｖｒｅｆ
からＮチャネルトランジスタ６１のスレッショルド電圧
Ｖｔｎ１を引いた電圧レベルに常に維持される。
スタ６１と、抵抗６２と、Ｐチャネルトランジスタ６３
とを含む。Ｎチャネルトランジスタ６１のゲートとソー
スとは相互接続され、基準電圧Ｖｒｅｆを共通に印加さ
れ、ソースはノード４に接続される。ノード４と接地Ｖ
ｓｓとの間に接続される抵抗６２は、ノード４にチャー
ジされる電圧を放電するために用いられる。Ｐチャネル
トランジスタ６３のゲートはノード４に接続され、ソー
スは出力ノード１に、ドレインは接地Ｖｓｓに各々接続
される。Ｎチャネルトランジスタ６１はＰチャネルトラ
ンジスタ６３のゲート電位を制御するために使用され
る。ノード４にチャージされる電圧は基準電圧Ｖｒｅｆ
からＮチャネルトランジスタ６１のスレッショルド電圧
Ｖｔｎ１を引いた電圧レベルに常に維持される。
【００１７】Ｐチャネルトランジスタ６３のスレッショ
ルド電圧がＶｔｐ２と仮定しよう。出力ノード１からの
内部電圧ＶＣＣｉｎｔがＶｒｅｆ−Ｖｔｎ１電圧より大
きいと、Ｐチャネルトランジスタ６３はタ−ンオンされ
る。従って、内部電圧ＶＣＣｉｎｔが瞬間的に上昇して
も、クランプ回路６０により｛Ｖｒｅｆ−（Ｖｔｐ２＋
Ｖｔｎ１）｝電圧に図６に示されるように一定にクラン
プされる。
ルド電圧がＶｔｐ２と仮定しよう。出力ノード１からの
内部電圧ＶＣＣｉｎｔがＶｒｅｆ−Ｖｔｎ１電圧より大
きいと、Ｐチャネルトランジスタ６３はタ−ンオンされ
る。従って、内部電圧ＶＣＣｉｎｔが瞬間的に上昇して
も、クランプ回路６０により｛Ｖｒｅｆ−（Ｖｔｐ２＋
Ｖｔｎ１）｝電圧に図６に示されるように一定にクラン
プされる。
【００１８】前述したように、仮に、Ｎチャネルトラン
ジスタ６１の代わりに、Ｐチャネルトランジスタ６３の
スレッショルド電圧と同一もしくはそれより低いスレッ
ショルド電圧を持つトランジスタを使用しても、出力ノ
ード１からの内部電圧ＶＣＣｉｎｔは基準電圧Ｖｒｅｆ
にクランプすることができる。Ｐチャネルトランジスタ
６３のゲート電位を制御するための、Ｐチャネルトラン
ジスタ６３より低いスレッショルド電圧を持つＮチャネ
ルトランジスタ６１は低いスレッショルド電圧を得られ
るイオン注入工程により作製される。
ジスタ６１の代わりに、Ｐチャネルトランジスタ６３の
スレッショルド電圧と同一もしくはそれより低いスレッ
ショルド電圧を持つトランジスタを使用しても、出力ノ
ード１からの内部電圧ＶＣＣｉｎｔは基準電圧Ｖｒｅｆ
にクランプすることができる。Ｐチャネルトランジスタ
６３のゲート電位を制御するための、Ｐチャネルトラン
ジスタ６３より低いスレッショルド電圧を持つＮチャネ
ルトランジスタ６１は低いスレッショルド電圧を得られ
るイオン注入工程により作製される。
【００１９】図２は図１に示した比較回路２０の具体的
回路の一例を示す回路図である。内部電圧が出力ノード
１からＮチャネルトランジスタ２２のゲートに供給され
る。一方、基準電圧ＶｒｅｆはＮチャネルトランジスタ
２１のゲートに供給される。トランジスタ２１と２２の
ソースは共通接続され、一定電流を供給するＮチャネル
トランジスタ２３を通じて接地される。
回路の一例を示す回路図である。内部電圧が出力ノード
１からＮチャネルトランジスタ２２のゲートに供給され
る。一方、基準電圧ＶｒｅｆはＮチャネルトランジスタ
２１のゲートに供給される。トランジスタ２１と２２の
ソースは共通接続され、一定電流を供給するＮチャネル
トランジスタ２３を通じて接地される。
【００２０】基準電圧Ｖｒｅｆは又トランジスタ２３の
ゲートにも供給される。Ｎチャネルトランジスタ２１の
ドレインはＰチャネルトランジスタ２４のドレインに接
続される。
ゲートにも供給される。Ｎチャネルトランジスタ２１の
ドレインはＰチャネルトランジスタ２４のドレインに接
続される。
【００２１】これらのトランジスタ２４と２５のゲート
はトランジスタ２５のドレインに共通に接続され、トラ
ンジスタ２４と２５のソースは共通に接続され、外部電
源電圧ＶＣＣｅｘｔを印加される。比較結果により図３
に示すような波形を持つ信号Ｓ＿ＣＯＭＰがトランジス
タ２１のドレインから出力される。なお、横軸は内部電
圧Ｖｃｃｉｎｔと基準電圧Ｖｒｅｆとの差ΔＶを示す。
はトランジスタ２５のドレインに共通に接続され、トラ
ンジスタ２４と２５のソースは共通に接続され、外部電
源電圧ＶＣＣｅｘｔを印加される。比較結果により図３
に示すような波形を持つ信号Ｓ＿ＣＯＭＰがトランジス
タ２１のドレインから出力される。なお、横軸は内部電
圧Ｖｃｃｉｎｔと基準電圧Ｖｒｅｆとの差ΔＶを示す。
【００２２】図４は本発明の第２の実施の形態による内
部電圧供給回路の構成を示す回路図である。
部電圧供給回路の構成を示す回路図である。
【００２３】図４の内部電圧供給回路は、Ｎチャネルト
ランジスタ６１を持つ図１に示したクランプ回路６０の
代わりに、Ｐチャネルトランジスタ６４を使用したクラ
ンプ回路６０ａを採用している。他の構成は図１と同一
である。
ランジスタ６１を持つ図１に示したクランプ回路６０の
代わりに、Ｐチャネルトランジスタ６４を使用したクラ
ンプ回路６０ａを採用している。他の構成は図１と同一
である。
【００２４】クランプ回路６０ａはＰチャネルトランジ
スタ６４と抵抗６２とＰチャネルトランジスタ６３とを
含む。Ｐチャネルトランジスタ６４のゲートとドレイン
とはノード４に共通に接続され、ソースには基準電圧Ｖ
ｒｅｆが印加される。抵抗６２はノード４と接地との間
に接続され、ノード４にチャージされる電圧を放電す
る。Ｐチャネルトランジスタ６３のゲートはノード４
に、ソースは出力ノード１にそれぞれ接続され、ドレイ
ンは接地される。
スタ６４と抵抗６２とＰチャネルトランジスタ６３とを
含む。Ｐチャネルトランジスタ６４のゲートとドレイン
とはノード４に共通に接続され、ソースには基準電圧Ｖ
ｒｅｆが印加される。抵抗６２はノード４と接地との間
に接続され、ノード４にチャージされる電圧を放電す
る。Ｐチャネルトランジスタ６３のゲートはノード４
に、ソースは出力ノード１にそれぞれ接続され、ドレイ
ンは接地される。
【００２５】図１の場合と同様に、Ｐチャネルトランジ
スタ６４はＰチャネルトランジスタ６３のゲート電位を
制御し、ノード４にチャージされる電圧が常に基準電圧
ＶｒｅｆからＰチャネルトランジスタ６４のスレッショ
ルド電圧Ｖｔｐ１を引いた電圧となるよう常に維持す
る。
スタ６４はＰチャネルトランジスタ６３のゲート電位を
制御し、ノード４にチャージされる電圧が常に基準電圧
ＶｒｅｆからＰチャネルトランジスタ６４のスレッショ
ルド電圧Ｖｔｐ１を引いた電圧となるよう常に維持す
る。
【００２６】Ｐチャネルトランジスタ６３のスレッショ
ルド電圧がＶｔｐ２と仮定しよう。出力ノード１からの
内部電圧ＶＣＣｉｎｔがＶｒｅｆ−Ｖｔｐ１電圧より大
きいと、Ｐチャネルトランジスタ６３はターンオンされ
る。従って、内部電圧ＶＣＣｉｎｔが瞬間的に上昇する
としても、クランプ回路６０ａにより内部電圧は｛Ｖｒ
ｅｆ−（Ｖｔｐ２＋Ｖｔｐ１）｝レベルに一定に維持さ
れる。
ルド電圧がＶｔｐ２と仮定しよう。出力ノード１からの
内部電圧ＶＣＣｉｎｔがＶｒｅｆ−Ｖｔｐ１電圧より大
きいと、Ｐチャネルトランジスタ６３はターンオンされ
る。従って、内部電圧ＶＣＣｉｎｔが瞬間的に上昇する
としても、クランプ回路６０ａにより内部電圧は｛Ｖｒ
ｅｆ−（Ｖｔｐ２＋Ｖｔｐ１）｝レベルに一定に維持さ
れる。
【００２７】図５は本発明の第３の実施の形態による内
部電圧供給回路の構成を示す回路図である。図５の内部
電圧供給回路は、Ｎチャネルトランジスタ６１を持つ図
１に示したクランプ回路６０の代わりに、ダイオードを
含むクランプ回路６０ｂを採用している。他の構成は図
１と同一である。
部電圧供給回路の構成を示す回路図である。図５の内部
電圧供給回路は、Ｎチャネルトランジスタ６１を持つ図
１に示したクランプ回路６０の代わりに、ダイオードを
含むクランプ回路６０ｂを採用している。他の構成は図
１と同一である。
【００２８】クランプ回路６０ｂはダイオード６５と抵
抗６２とＰチャネルトランジスタ６３とを含む。ダイオ
ード６５のアノードには基準電圧Ｖｒｅｆが印加され、
カソードはノード４に接続される。ノード４と接地との
間に接続される抵抗はノード４にチャージされる電圧を
放電する。Ｐチャネルトランジスタ６３のゲートはノー
ド４に接続され、ソースは出力ノード１に接続され、ド
レインは接地される。
抗６２とＰチャネルトランジスタ６３とを含む。ダイオ
ード６５のアノードには基準電圧Ｖｒｅｆが印加され、
カソードはノード４に接続される。ノード４と接地との
間に接続される抵抗はノード４にチャージされる電圧を
放電する。Ｐチャネルトランジスタ６３のゲートはノー
ド４に接続され、ソースは出力ノード１に接続され、ド
レインは接地される。
【００２９】図１の場合と同様に、ダイオード６５はＰ
チャネルトランジスタ６３のゲート電位し、ノード４に
チャージされる電圧は基準電圧Ｖｒｅｆからダイオード
のスレッショルド電圧Ｖｄｉｏｄｅを引いた電圧レベル
に一定に維持される。Ｐチャネルトランジスタのスレッ
ショルド電圧がＶｔｐ２と仮定しよう。出力ノード１か
らの内部電圧ＶＣＣｉｎｔがＶｒｅｆ−Ｖｄｉｏｄｅよ
り大きいと、Ｐチャネルトランジスタ６３はターンオン
される。従って、内部電圧ＶＣＣｉｎｔが瞬間的に上昇
するとしても、クランプ回路６１ｂにより｛Ｖｒｅｆ−
（Ｖｔｐ２＋Ｖｄｉｏｄｅ）｝に内部電圧が一定に維持
される。
チャネルトランジスタ６３のゲート電位し、ノード４に
チャージされる電圧は基準電圧Ｖｒｅｆからダイオード
のスレッショルド電圧Ｖｄｉｏｄｅを引いた電圧レベル
に一定に維持される。Ｐチャネルトランジスタのスレッ
ショルド電圧がＶｔｐ２と仮定しよう。出力ノード１か
らの内部電圧ＶＣＣｉｎｔがＶｒｅｆ−Ｖｄｉｏｄｅよ
り大きいと、Ｐチャネルトランジスタ６３はターンオン
される。従って、内部電圧ＶＣＣｉｎｔが瞬間的に上昇
するとしても、クランプ回路６１ｂにより｛Ｖｒｅｆ−
（Ｖｔｐ２＋Ｖｄｉｏｄｅ）｝に内部電圧が一定に維持
される。
【００３０】以上、本発明による回路の構成及び動作を
説明したが、本発明はこれらの実施の形態に限定される
ものではなく、本発明の技術的思想を外さない範囲内で
多様な変化及び変更ができることは言うまでもない。
説明したが、本発明はこれらの実施の形態に限定される
ものではなく、本発明の技術的思想を外さない範囲内で
多様な変化及び変更ができることは言うまでもない。
【００３１】
【発明の効果】本発明による内部電圧供給回路では、内
部電圧が瞬間的に上昇しても、クランプ回路を通じて基
準電圧と同一電圧レベルまで放電される。その結果、本
発明の内部電圧供給回路は内部電圧を一定にクランプさ
せる。
部電圧が瞬間的に上昇しても、クランプ回路を通じて基
準電圧と同一電圧レベルまで放電される。その結果、本
発明の内部電圧供給回路は内部電圧を一定にクランプさ
せる。
【００３２】又、一定な内部電圧が常に半導体装置の内
部回路に供給されるので、内部供給電圧の上昇による半
導体装置内部回路の電力消耗を減らすことができる。
部回路に供給されるので、内部供給電圧の上昇による半
導体装置内部回路の電力消耗を減らすことができる。
【図１】本発明の第１の実施の形態による内部電源供給
回路を示す回路図。
回路を示す回路図。
【図２】図１に示された比較回路の一例を示す詳細回路
図。
図。
【図３】図１に示された比較回路の出力波形を示すグラ
フ。
フ。
【図４】本発明の第２の実施の形態による内部電源供給
回路を示す回路図。
回路を示す回路図。
【図５】本発明の第３の実施の形態による内部電源供給
回路を示す回路図。
回路を示す回路図。
【図６】従来及び本発明の内部電源供給回路の出力波形
を比較して示すグラフ。
を比較して示すグラフ。
【図７】従来の内部電圧供給回路の一例を示す回路図。
２０ 比較回路 ４０ 駆動回路 ６０、６０ａ、６０ｂ クランプ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 崔 昌 鑄 大韓民国京畿道水原市長安区亭子洞 東信 アパート107棟1302号
Claims (8)
- 【請求項１】 内部電圧を出力するための出力ノード
と、 前記内部電圧と基準電圧とを比較し、比較信号を発生す
る比較回路と、 前記比較信号に応答して前記出力ノードに電荷を供給す
る駆動回路と、 前記内部電圧が前記基準電圧より高いとき、前記内部電
圧が前記基準電圧と同一になるまで前記出力ノードを放
電させるクランプ回路とを、含むことを特徴とする半導
体装置の内部電圧供給回路。 - 【請求項２】 前記クランプ回路が、 ドレインとこのドレインに接続されるゲートと、第１ノ
ードに接続されるソースとを持つＮチャネルトランジス
タと、 前記第１ノードと接地との間に接続される抵抗と、 前記出力ノードに接続されるソースと接地に接続される
ドレインと前記第１ノードに接続されるゲートとを持つ
第１Ｐチャネルトランジスタとを、含むことを特徴とす
る請求項１に記載の半導体装置の内部電圧供給回路。 - 【請求項３】 前記Ｎチャネルトランジスタのスレッシ
ョルド電圧が、第１Ｐチャネルトランジスタのスレッシ
ョルド電圧と同一又は高いことを特徴とする請求項２に
記載の半導体装置の内部電圧供給回路。 - 【請求項４】 前記クランプ回路が、 前記基準電圧が印加されるソースとドレインとこのドレ
インに接続されるゲートとを持つ第２Ｐチャネルトラン
ジスタと、 前記第１ノードと接地との間に接続される抵抗と、 前記出力ノードに接続されるソースと接地に接続される
ドレインと第２Ｐチャネルトランジスタのドレインに接
続されるゲートを持つ第３Ｐチャネルトランジスタと
を、含むことを特徴とする請求項１に記載の半導体装置
の内部電圧供給回路。 - 【請求項５】 前記第２Ｐチャネルトランジスタのスレ
ッショルド電圧が、前記第３Ｐチャネルトランジスタの
スレッショルド電圧と同一又は低いことを特徴とする請
求項４に記載の半導体装置の内部電圧供給回路。 - 【請求項６】 前記クランプ回路が、 前記基準電圧が印加されるアノードと第１ノードに接続
されるカソードとを持つダイオードと、 前記第１ノードと接地との間に接続される抵抗と、 前記出力ノードに接続されるソースと接地に接続される
ドレインと前記ダイオードのカソードに接続されるゲー
トとを持つ第４Ｐチャネルトランジスタとを、含むこと
を特徴とする請求項１に記載の半導体装置の内部電圧供
給回路。 - 【請求項７】 前記ダイオードのスレッショルド電圧が
前記第４Ｐチャネルトランジスタのスレッショルド電圧
と同一又は低いことを特徴とする請求項６に記載の半導
体装置の内部電圧供給回路。 - 【請求項８】 前記内部電圧と前記基準電圧とを比較す
る比較回路が、差動増幅器を含むことを特徴とする請求
項１に記載の半導体装置の内部電圧供給回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970009189A KR100240874B1 (ko) | 1997-03-18 | 1997-03-18 | 반도체장치의내부전압발생회로 |
| KR1997P-9189 | 1997-03-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10283786A true JPH10283786A (ja) | 1998-10-23 |
| JP3919323B2 JP3919323B2 (ja) | 2007-05-23 |
Family
ID=19500020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06704298A Expired - Fee Related JP3919323B2 (ja) | 1997-03-18 | 1998-03-17 | 半導体装置の内部電圧供給回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6111457A (ja) |
| JP (1) | JP3919323B2 (ja) |
| KR (1) | KR100240874B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013239215A (ja) * | 2012-05-11 | 2013-11-28 | Toshiba Corp | 半導体記憶装置 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3523718B2 (ja) * | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
| KR100480555B1 (ko) * | 1997-06-17 | 2005-06-13 | 삼성전자주식회사 | 반도체메모리장치의승압전압클램프회로및승압전압클램프방법 |
| KR100541695B1 (ko) * | 1998-08-14 | 2006-04-28 | 주식회사 하이닉스반도체 | 반도체 장치의 내부 전원전압 공급회로 |
| US6242972B1 (en) * | 1999-10-27 | 2001-06-05 | Silicon Storage Technology, Inc. | Clamp circuit using PMOS-transistors with a weak temperature dependency |
| KR100350768B1 (ko) * | 1999-12-30 | 2002-08-28 | 주식회사 하이닉스반도체 | 내부 전원전압 발생장치 |
| KR20010081423A (ko) * | 2000-02-14 | 2001-08-29 | 윤종용 | 반도체 메모리 장치의 액티브 내부 전원전압 발생회로 |
| FR2817360B1 (fr) * | 2000-11-30 | 2004-03-12 | St Microelectronics Sa | Circuit integre avec dispositif de regulation de la tension d'alimentation |
| JP3846293B2 (ja) * | 2000-12-28 | 2006-11-15 | 日本電気株式会社 | 帰還型増幅回路及び駆動回路 |
| KR100460458B1 (ko) * | 2002-07-26 | 2004-12-08 | 삼성전자주식회사 | 외부 전압 글리치에 안정적인 내부 전압 발생 회로 |
| JP3759135B2 (ja) * | 2003-09-12 | 2006-03-22 | ローム株式会社 | 半導体装置および電子装置 |
| KR100558477B1 (ko) | 2003-04-28 | 2006-03-07 | 삼성전자주식회사 | 반도체 장치의 내부 전압 발생회로 |
| US20050068077A1 (en) * | 2003-09-30 | 2005-03-31 | Intel Corporation | Local bias generator for adaptive forward body bias |
| US7026824B2 (en) * | 2003-10-31 | 2006-04-11 | Faraday Technology Corp. | Voltage reference generator with negative feedback |
| KR100574489B1 (ko) * | 2004-04-12 | 2006-04-27 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 내부전압 발생회로 |
| US7158423B2 (en) * | 2004-06-22 | 2007-01-02 | Samsung ′Electronics Co., Ltd. | Semiconductor memory device and array internal power voltage generating method thereof |
| JP4627651B2 (ja) * | 2004-09-30 | 2011-02-09 | シチズンホールディングス株式会社 | 定電圧発生回路 |
| JP2008521115A (ja) * | 2004-11-16 | 2008-06-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 基準電圧をフィルタリングするための装置及びこの種の装置を備える携帯電話 |
| DE102004058612A1 (de) * | 2004-12-04 | 2006-06-08 | Infineon Technologies Ag | Spannungsversorgungsschaltung, insbesondere für eine DRAM-Speicherschaltung sowie ein Verfahren zum Steuern einer Versorgungsquelle |
| KR100941630B1 (ko) | 2008-04-24 | 2010-02-11 | 주식회사 하이닉스반도체 | 내부전압 제어회로 및 방법 |
| US7911262B2 (en) * | 2009-03-29 | 2011-03-22 | Nanya Technology Corp. | External compensation for input current source |
| KR101133590B1 (ko) * | 2011-07-11 | 2012-04-05 | (주)다빛다인 | 입력 버퍼 회로 |
| CN104810050B (zh) * | 2014-01-27 | 2018-07-17 | 华邦电子股份有限公司 | 半导体存储装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970010284B1 (en) * | 1993-12-18 | 1997-06-23 | Samsung Electronics Co Ltd | Internal voltage generator of semiconductor integrated circuit |
| US5880624A (en) * | 1994-07-08 | 1999-03-09 | Kabushiki Kaisha Toshiba | Constant potential generating circuit and semiconductor device using same |
| JP2806324B2 (ja) * | 1995-08-25 | 1998-09-30 | 日本電気株式会社 | 内部降圧回路 |
-
1997
- 1997-03-18 KR KR1019970009189A patent/KR100240874B1/ko not_active IP Right Cessation
-
1998
- 1998-03-17 JP JP06704298A patent/JP3919323B2/ja not_active Expired - Fee Related
- 1998-03-18 US US09/044,382 patent/US6111457A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013239215A (ja) * | 2012-05-11 | 2013-11-28 | Toshiba Corp | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100240874B1 (ko) | 2000-01-15 |
| US6111457A (en) | 2000-08-29 |
| JP3919323B2 (ja) | 2007-05-23 |
| KR19980073724A (ko) | 1998-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3919323B2 (ja) | 半導体装置の内部電圧供給回路 | |
| KR960009394B1 (ko) | 동적 임의 접근 메모리용 전원 회로 | |
| KR0127318B1 (ko) | 백바이어스전압 발생기 | |
| US6867641B2 (en) | Internal voltage generator for semiconductor device | |
| US6025707A (en) | Internal voltage generator | |
| KR950024349A (ko) | 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로 | |
| US5990708A (en) | Differential input buffer using local reference voltage and method of construction | |
| US6380792B1 (en) | Semiconductor integrated circuit | |
| US4890051A (en) | CMOS input buffer stable for the variation of a power supplying voltage | |
| US5786719A (en) | Mode setting circuit and mode setting apparatus used to select a particular semiconductor function | |
| US5786723A (en) | Voltage switching circuit for a semiconductor memory device | |
| KR19990060766A (ko) | 반도체메모리장치의내부전압발생회로 | |
| US7242222B2 (en) | Output circuit with reduced gate voltage swings | |
| KR100385959B1 (ko) | 반도체 메모리장치의 내부전압 발생회로 및 내부전압발생방법 | |
| US5670908A (en) | Circuit for controlling output voltage from charge pump | |
| JP4420518B2 (ja) | 高電圧出力インバーター | |
| EP0647944A2 (en) | Output circuit for multibit-outputting memory circuit | |
| KR100291846B1 (ko) | 전원보조회로 | |
| US5886550A (en) | Integrated circuit built-in type supply power delay circuit | |
| KR100239725B1 (ko) | 차지펌프의 펌핑전압 검출회로 | |
| KR0183874B1 (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 | |
| KR100211122B1 (ko) | 반도체 집적 회로 장치용 발진 회로 | |
| KR200141166Y1 (ko) | 고전압 발생회로 | |
| KR20010059032A (ko) | 내부 전압 발생장치 | |
| JPH09180459A (ja) | 半導体メモリ装置の電圧昇圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060704 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |