JPH10283786A - 半導体装置の内部電圧供給回路 - Google Patents
半導体装置の内部電圧供給回路Info
- Publication number
- JPH10283786A JPH10283786A JP10067042A JP6704298A JPH10283786A JP H10283786 A JPH10283786 A JP H10283786A JP 10067042 A JP10067042 A JP 10067042A JP 6704298 A JP6704298 A JP 6704298A JP H10283786 A JPH10283786 A JP H10283786A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- internal voltage
- channel transistor
- circuit
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
クランプすることのできる内部電圧供給回路を提供す
る。 【解決手段】 内部電圧を出力するための出力ノード1
と、内部電圧と基準電圧とを比較し、比較信号を発生す
る比較回路20と、比較信号に応答して出力ノード1に
電荷を供給する駆動回路40と、内部電圧が基準電圧よ
り高いとき、基準電圧と同一になるまで出力ノードを放
電させるクランプ回路60とを含む。
Description
圧供給回路に係り、より詳しくは、一定電圧の内部電圧
を発生する内部電圧供給回路に関する。
作モード時には、外部電圧に無関係に3−6Vの動作電
圧範囲内で一定に維持される約3ボルトの定電圧を発生
する内部電源回路を備えている。
路は比較回路20と駆動回路40とから構成されてい
る。比較回路20は内部電圧VCCintを基準電圧V
refと比較し、出力ノード2を通じて比較結果信号S
_COMPを発生する。内部電圧VCCintは内部電
圧供給回路の出力ノード1を通じて図示しない半導体装
置の内部回路に供給される。駆動回路40は比較結果信
号S_COMPを受け入れるためのゲート、電源電圧
(以後、“外部電圧”と称する)VCCextを受け入
れるためのソース、及び出力ノード1に連結されたドレ
インを持つPチャネルトランジスタで構成される。
より高いと、信号S_COMPは内部電圧VCCint
が基準電圧Vrefに到達するまで、接地電圧Vssに
維持される。駆動回路40はゲートに印加された接地電
圧Vssにより活性化され、その結果、電荷が入力ノー
ド3から出力ノード1に供給される。
VCCintは基準電圧Vrefにまで上昇し、その結
果、比較回路20は外部電圧VCCextレベルの比較
結果信号S_COMPを発生する。駆動回路40は非活
性化され、その結果、入力ノード3からの電荷は出力ノ
ード1に供給されなくなる。
の内部電圧供給回路において、内部電圧VCCint
が、図6のグラフ“A”に示すように、回路動作中にノ
イズによって、あるいは、比較的高い電圧が内部電圧に
印加されて内部回路ラインが短絡(short−cir
cuit)して瞬間的に上昇することがある。このよう
に内部電圧Vccintが上昇すると、半導体装置の消
耗電力が増加し、内部回路の動作特性、例えば、インバ
ータのトリップ点(trip points)が変化す
るなどの深刻な問題点を誘発する。
圧を一定のレベルにクランプすることができる半導体装
置の内部電圧供給回路を提供することを目的とする。
成するための本発明の一つの特徴によると、本発明の半
導体装置の内部電圧供給回路は、内部電圧を出力する出
力ノードと、比較信号を発生するために基準電圧と内部
電圧とを比較する比較回路と、比較信号に応答して出力
ノードに電荷を供給する駆動回路と、内部電圧が基準電
圧より高いとき、内部電圧が基準電圧と同一になるまで
出力ノードを放電させるクランプ回路とを含む。
が動作中に瞬間的に上昇しても内部電圧供給回路により
内部電圧が一定に維持される。
ないし図6を参照して詳細に説明する。なお、図7に示
す従来の回路と同一部分には同一符号を付し、その詳細
説明は省略する。
置の内部電圧供給回路は比較回路20と駆動回路40と
クランプ回路60とを含む。クランプ回路60は内部電
圧VCCintを一定なレベルにクランプするためと、
クランプされた内部電圧を出力ノード1を通じて図示し
ない半導体装置の内部回路に伝達するためとの目的で設
けられている。正常動作の間に、内部電圧供給回路内に
ノイズが流入されることにより、内部電圧より高い電圧
が内部回路に伝達され、図示しない内部電圧ラインの間
に短絡現象が発生すると、内部電圧VCCintが瞬間
的に上昇する。しかし、上昇する内部電圧VCCint
はクランプ回路60を通じて放電することができる。そ
の結果、内部電圧は常に一定に維持される。
基準電圧Vrefと内部電圧VCCintとを比較し、
出力ノード2を通じて比較結果信号S_COMPを供給
する。内部電圧VCCintは内部電圧供給回路の出力
ノード1を通じて図示しない半導体装置の内部回路に供
給される。駆動回路40は比較結果信号S_COMPを
受け入れるためのゲート、入力ノード3を通じて外部か
ら印加される外部電圧VCCextを受け入れるための
ソース、出力ノード1に連結されたドレインを持つPチ
ャネルトランジスタ41で構成される。
intが基準電圧Vrefより高いと、クランプ回路6
0は出力ノード1からの電圧を基準電圧Vrefと同一
電圧にするため、出力ノード1を放電させる。結果的
に、出力ノード1から内部回路に供給される内部電圧V
CCintは常に一定に維持される。
体装置内に組込むこともできるし、半導体装置と分離し
て形成することもできる。
形態による内部電圧供給回路は比較回路20と駆動回路
40とクランプ回路60とを含む。比較回路20と駆動
回路40は図7のそれと同様に動作するので、これにつ
いての詳細な説明は省略する。
スタ61と、抵抗62と、Pチャネルトランジスタ63
とを含む。Nチャネルトランジスタ61のゲートとソー
スとは相互接続され、基準電圧Vrefを共通に印加さ
れ、ソースはノード4に接続される。ノード4と接地V
ssとの間に接続される抵抗62は、ノード4にチャー
ジされる電圧を放電するために用いられる。Pチャネル
トランジスタ63のゲートはノード4に接続され、ソー
スは出力ノード1に、ドレインは接地Vssに各々接続
される。Nチャネルトランジスタ61はPチャネルトラ
ンジスタ63のゲート電位を制御するために使用され
る。ノード4にチャージされる電圧は基準電圧Vref
からNチャネルトランジスタ61のスレッショルド電圧
Vtn1を引いた電圧レベルに常に維持される。
ルド電圧がVtp2と仮定しよう。出力ノード1からの
内部電圧VCCintがVref−Vtn1電圧より大
きいと、Pチャネルトランジスタ63はタ−ンオンされ
る。従って、内部電圧VCCintが瞬間的に上昇して
も、クランプ回路60により{Vref−(Vtp2+
Vtn1)}電圧に図6に示されるように一定にクラン
プされる。
ジスタ61の代わりに、Pチャネルトランジスタ63の
スレッショルド電圧と同一もしくはそれより低いスレッ
ショルド電圧を持つトランジスタを使用しても、出力ノ
ード1からの内部電圧VCCintは基準電圧Vref
にクランプすることができる。Pチャネルトランジスタ
63のゲート電位を制御するための、Pチャネルトラン
ジスタ63より低いスレッショルド電圧を持つNチャネ
ルトランジスタ61は低いスレッショルド電圧を得られ
るイオン注入工程により作製される。
回路の一例を示す回路図である。内部電圧が出力ノード
1からNチャネルトランジスタ22のゲートに供給され
る。一方、基準電圧VrefはNチャネルトランジスタ
21のゲートに供給される。トランジスタ21と22の
ソースは共通接続され、一定電流を供給するNチャネル
トランジスタ23を通じて接地される。
ゲートにも供給される。Nチャネルトランジスタ21の
ドレインはPチャネルトランジスタ24のドレインに接
続される。
はトランジスタ25のドレインに共通に接続され、トラ
ンジスタ24と25のソースは共通に接続され、外部電
源電圧VCCextを印加される。比較結果により図3
に示すような波形を持つ信号S_COMPがトランジス
タ21のドレインから出力される。なお、横軸は内部電
圧Vccintと基準電圧Vrefとの差ΔVを示す。
部電圧供給回路の構成を示す回路図である。
ランジスタ61を持つ図1に示したクランプ回路60の
代わりに、Pチャネルトランジスタ64を使用したクラ
ンプ回路60aを採用している。他の構成は図1と同一
である。
スタ64と抵抗62とPチャネルトランジスタ63とを
含む。Pチャネルトランジスタ64のゲートとドレイン
とはノード4に共通に接続され、ソースには基準電圧V
refが印加される。抵抗62はノード4と接地との間
に接続され、ノード4にチャージされる電圧を放電す
る。Pチャネルトランジスタ63のゲートはノード4
に、ソースは出力ノード1にそれぞれ接続され、ドレイ
ンは接地される。
スタ64はPチャネルトランジスタ63のゲート電位を
制御し、ノード4にチャージされる電圧が常に基準電圧
VrefからPチャネルトランジスタ64のスレッショ
ルド電圧Vtp1を引いた電圧となるよう常に維持す
る。
ルド電圧がVtp2と仮定しよう。出力ノード1からの
内部電圧VCCintがVref−Vtp1電圧より大
きいと、Pチャネルトランジスタ63はターンオンされ
る。従って、内部電圧VCCintが瞬間的に上昇する
としても、クランプ回路60aにより内部電圧は{Vr
ef−(Vtp2+Vtp1)}レベルに一定に維持さ
れる。
部電圧供給回路の構成を示す回路図である。図5の内部
電圧供給回路は、Nチャネルトランジスタ61を持つ図
1に示したクランプ回路60の代わりに、ダイオードを
含むクランプ回路60bを採用している。他の構成は図
1と同一である。
抗62とPチャネルトランジスタ63とを含む。ダイオ
ード65のアノードには基準電圧Vrefが印加され、
カソードはノード4に接続される。ノード4と接地との
間に接続される抵抗はノード4にチャージされる電圧を
放電する。Pチャネルトランジスタ63のゲートはノー
ド4に接続され、ソースは出力ノード1に接続され、ド
レインは接地される。
チャネルトランジスタ63のゲート電位し、ノード4に
チャージされる電圧は基準電圧Vrefからダイオード
のスレッショルド電圧Vdiodeを引いた電圧レベル
に一定に維持される。Pチャネルトランジスタのスレッ
ショルド電圧がVtp2と仮定しよう。出力ノード1か
らの内部電圧VCCintがVref−Vdiodeよ
り大きいと、Pチャネルトランジスタ63はターンオン
される。従って、内部電圧VCCintが瞬間的に上昇
するとしても、クランプ回路61bにより{Vref−
(Vtp2+Vdiode)}に内部電圧が一定に維持
される。
説明したが、本発明はこれらの実施の形態に限定される
ものではなく、本発明の技術的思想を外さない範囲内で
多様な変化及び変更ができることは言うまでもない。
部電圧が瞬間的に上昇しても、クランプ回路を通じて基
準電圧と同一電圧レベルまで放電される。その結果、本
発明の内部電圧供給回路は内部電圧を一定にクランプさ
せる。
部回路に供給されるので、内部供給電圧の上昇による半
導体装置内部回路の電力消耗を減らすことができる。
回路を示す回路図。
図。
フ。
回路を示す回路図。
回路を示す回路図。
を比較して示すグラフ。
Claims (8)
- 【請求項1】 内部電圧を出力するための出力ノード
と、 前記内部電圧と基準電圧とを比較し、比較信号を発生す
る比較回路と、 前記比較信号に応答して前記出力ノードに電荷を供給す
る駆動回路と、 前記内部電圧が前記基準電圧より高いとき、前記内部電
圧が前記基準電圧と同一になるまで前記出力ノードを放
電させるクランプ回路とを、含むことを特徴とする半導
体装置の内部電圧供給回路。 - 【請求項2】 前記クランプ回路が、 ドレインとこのドレインに接続されるゲートと、第1ノ
ードに接続されるソースとを持つNチャネルトランジス
タと、 前記第1ノードと接地との間に接続される抵抗と、 前記出力ノードに接続されるソースと接地に接続される
ドレインと前記第1ノードに接続されるゲートとを持つ
第1Pチャネルトランジスタとを、含むことを特徴とす
る請求項1に記載の半導体装置の内部電圧供給回路。 - 【請求項3】 前記Nチャネルトランジスタのスレッシ
ョルド電圧が、第1Pチャネルトランジスタのスレッシ
ョルド電圧と同一又は高いことを特徴とする請求項2に
記載の半導体装置の内部電圧供給回路。 - 【請求項4】 前記クランプ回路が、 前記基準電圧が印加されるソースとドレインとこのドレ
インに接続されるゲートとを持つ第2Pチャネルトラン
ジスタと、 前記第1ノードと接地との間に接続される抵抗と、 前記出力ノードに接続されるソースと接地に接続される
ドレインと第2Pチャネルトランジスタのドレインに接
続されるゲートを持つ第3Pチャネルトランジスタと
を、含むことを特徴とする請求項1に記載の半導体装置
の内部電圧供給回路。 - 【請求項5】 前記第2Pチャネルトランジスタのスレ
ッショルド電圧が、前記第3Pチャネルトランジスタの
スレッショルド電圧と同一又は低いことを特徴とする請
求項4に記載の半導体装置の内部電圧供給回路。 - 【請求項6】 前記クランプ回路が、 前記基準電圧が印加されるアノードと第1ノードに接続
されるカソードとを持つダイオードと、 前記第1ノードと接地との間に接続される抵抗と、 前記出力ノードに接続されるソースと接地に接続される
ドレインと前記ダイオードのカソードに接続されるゲー
トとを持つ第4Pチャネルトランジスタとを、含むこと
を特徴とする請求項1に記載の半導体装置の内部電圧供
給回路。 - 【請求項7】 前記ダイオードのスレッショルド電圧が
前記第4Pチャネルトランジスタのスレッショルド電圧
と同一又は低いことを特徴とする請求項6に記載の半導
体装置の内部電圧供給回路。 - 【請求項8】 前記内部電圧と前記基準電圧とを比較す
る比較回路が、差動増幅器を含むことを特徴とする請求
項1に記載の半導体装置の内部電圧供給回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970009189A KR100240874B1 (ko) | 1997-03-18 | 1997-03-18 | 반도체장치의내부전압발생회로 |
KR1997P-9189 | 1997-03-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10283786A true JPH10283786A (ja) | 1998-10-23 |
JP3919323B2 JP3919323B2 (ja) | 2007-05-23 |
Family
ID=19500020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06704298A Expired - Fee Related JP3919323B2 (ja) | 1997-03-18 | 1998-03-17 | 半導体装置の内部電圧供給回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6111457A (ja) |
JP (1) | JP3919323B2 (ja) |
KR (1) | KR100240874B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013239215A (ja) * | 2012-05-11 | 2013-11-28 | Toshiba Corp | 半導体記憶装置 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3523718B2 (ja) * | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
KR100480555B1 (ko) * | 1997-06-17 | 2005-06-13 | 삼성전자주식회사 | 반도체메모리장치의승압전압클램프회로및승압전압클램프방법 |
KR100541695B1 (ko) * | 1998-08-14 | 2006-04-28 | 주식회사 하이닉스반도체 | 반도체 장치의 내부 전원전압 공급회로 |
US6242972B1 (en) * | 1999-10-27 | 2001-06-05 | Silicon Storage Technology, Inc. | Clamp circuit using PMOS-transistors with a weak temperature dependency |
KR100350768B1 (ko) * | 1999-12-30 | 2002-08-28 | 주식회사 하이닉스반도체 | 내부 전원전압 발생장치 |
KR20010081423A (ko) * | 2000-02-14 | 2001-08-29 | 윤종용 | 반도체 메모리 장치의 액티브 내부 전원전압 발생회로 |
FR2817360B1 (fr) * | 2000-11-30 | 2004-03-12 | St Microelectronics Sa | Circuit integre avec dispositif de regulation de la tension d'alimentation |
JP3846293B2 (ja) * | 2000-12-28 | 2006-11-15 | 日本電気株式会社 | 帰還型増幅回路及び駆動回路 |
KR100460458B1 (ko) * | 2002-07-26 | 2004-12-08 | 삼성전자주식회사 | 외부 전압 글리치에 안정적인 내부 전압 발생 회로 |
JP3759135B2 (ja) * | 2003-09-12 | 2006-03-22 | ローム株式会社 | 半導体装置および電子装置 |
KR100558477B1 (ko) | 2003-04-28 | 2006-03-07 | 삼성전자주식회사 | 반도체 장치의 내부 전압 발생회로 |
US20050068077A1 (en) * | 2003-09-30 | 2005-03-31 | Intel Corporation | Local bias generator for adaptive forward body bias |
US7026824B2 (en) * | 2003-10-31 | 2006-04-11 | Faraday Technology Corp. | Voltage reference generator with negative feedback |
KR100574489B1 (ko) * | 2004-04-12 | 2006-04-27 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 내부전압 발생회로 |
US7158423B2 (en) * | 2004-06-22 | 2007-01-02 | Samsung ′Electronics Co., Ltd. | Semiconductor memory device and array internal power voltage generating method thereof |
JP4627651B2 (ja) * | 2004-09-30 | 2011-02-09 | シチズンホールディングス株式会社 | 定電圧発生回路 |
JP2008521115A (ja) * | 2004-11-16 | 2008-06-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 基準電圧をフィルタリングするための装置及びこの種の装置を備える携帯電話 |
DE102004058612A1 (de) * | 2004-12-04 | 2006-06-08 | Infineon Technologies Ag | Spannungsversorgungsschaltung, insbesondere für eine DRAM-Speicherschaltung sowie ein Verfahren zum Steuern einer Versorgungsquelle |
KR100941630B1 (ko) | 2008-04-24 | 2010-02-11 | 주식회사 하이닉스반도체 | 내부전압 제어회로 및 방법 |
US7911262B2 (en) * | 2009-03-29 | 2011-03-22 | Nanya Technology Corp. | External compensation for input current source |
KR101133590B1 (ko) * | 2011-07-11 | 2012-04-05 | (주)다빛다인 | 입력 버퍼 회로 |
CN104810050B (zh) * | 2014-01-27 | 2018-07-17 | 华邦电子股份有限公司 | 半导体存储装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970010284B1 (en) * | 1993-12-18 | 1997-06-23 | Samsung Electronics Co Ltd | Internal voltage generator of semiconductor integrated circuit |
US5880624A (en) * | 1994-07-08 | 1999-03-09 | Kabushiki Kaisha Toshiba | Constant potential generating circuit and semiconductor device using same |
JP2806324B2 (ja) * | 1995-08-25 | 1998-09-30 | 日本電気株式会社 | 内部降圧回路 |
-
1997
- 1997-03-18 KR KR1019970009189A patent/KR100240874B1/ko not_active IP Right Cessation
-
1998
- 1998-03-17 JP JP06704298A patent/JP3919323B2/ja not_active Expired - Fee Related
- 1998-03-18 US US09/044,382 patent/US6111457A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013239215A (ja) * | 2012-05-11 | 2013-11-28 | Toshiba Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100240874B1 (ko) | 2000-01-15 |
US6111457A (en) | 2000-08-29 |
JP3919323B2 (ja) | 2007-05-23 |
KR19980073724A (ko) | 1998-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3919323B2 (ja) | 半導体装置の内部電圧供給回路 | |
KR960009394B1 (ko) | 동적 임의 접근 메모리용 전원 회로 | |
KR0127318B1 (ko) | 백바이어스전압 발생기 | |
US6867641B2 (en) | Internal voltage generator for semiconductor device | |
US6025707A (en) | Internal voltage generator | |
KR950024349A (ko) | 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로 | |
US5990708A (en) | Differential input buffer using local reference voltage and method of construction | |
US6380792B1 (en) | Semiconductor integrated circuit | |
US4890051A (en) | CMOS input buffer stable for the variation of a power supplying voltage | |
US5786719A (en) | Mode setting circuit and mode setting apparatus used to select a particular semiconductor function | |
US5786723A (en) | Voltage switching circuit for a semiconductor memory device | |
KR19990060766A (ko) | 반도체메모리장치의내부전압발생회로 | |
US7242222B2 (en) | Output circuit with reduced gate voltage swings | |
KR100385959B1 (ko) | 반도체 메모리장치의 내부전압 발생회로 및 내부전압발생방법 | |
US5670908A (en) | Circuit for controlling output voltage from charge pump | |
JP4420518B2 (ja) | 高電圧出力インバーター | |
EP0647944A2 (en) | Output circuit for multibit-outputting memory circuit | |
KR100291846B1 (ko) | 전원보조회로 | |
US5886550A (en) | Integrated circuit built-in type supply power delay circuit | |
KR100239725B1 (ko) | 차지펌프의 펌핑전압 검출회로 | |
KR0183874B1 (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 | |
KR100211122B1 (ko) | 반도체 집적 회로 장치용 발진 회로 | |
KR200141166Y1 (ko) | 고전압 발생회로 | |
KR20010059032A (ko) | 내부 전압 발생장치 | |
JPH09180459A (ja) | 半導体メモリ装置の電圧昇圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |