KR200141166Y1 - 고전압 발생회로 - Google Patents

고전압 발생회로 Download PDF

Info

Publication number
KR200141166Y1
KR200141166Y1 KR2019930008771U KR930008771U KR200141166Y1 KR 200141166 Y1 KR200141166 Y1 KR 200141166Y1 KR 2019930008771 U KR2019930008771 U KR 2019930008771U KR 930008771 U KR930008771 U KR 930008771U KR 200141166 Y1 KR200141166 Y1 KR 200141166Y1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
source
gate
high voltage
Prior art date
Application number
KR2019930008771U
Other languages
English (en)
Other versions
KR940027749U (ko
Inventor
이재경
Original Assignee
문정환
엘진반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘진반도체주식회사 filed Critical 문정환
Priority to KR2019930008771U priority Critical patent/KR200141166Y1/ko
Publication of KR940027749U publication Critical patent/KR940027749U/ko
Application granted granted Critical
Publication of KR200141166Y1 publication Critical patent/KR200141166Y1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 고안은 고전압 발생회로에 관한 것으로, 종래의 구동회로는 구동전압이 각각 다르기 때문에 레이아웃시에 원-칩화할 수 없는 문제점이 있었다.
본 고안은 이러한 문제점을 감안하여 저전압 전원을 사용하는 회로에서 고전압을 발생하여 이 발생된 고전압을 필요로 하는 타회로에 공급함으로써, 구동전원이 다르다 하더라도 레이아웃시 원칩화할 수 있도록 하는 것이다.

Description

고전압 발생회로
제1도는 종래 구동회로 구성도.
제2도는 본 고안 고전압 발생회로 구성도.
제3도는 제2도에 있어서 고전압 발생부의 상세 회로도.
제4도는 제3도에 있어서 각 노드점의 전압파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 고전압 발생부 20 : 구동부
N1-N5: 엔모스트랜지스터
본 고안은 고전압 발생회로에 관한 것으로, 특히 구동전압이 다른 회로에 있어서, 저전압 전원을 사용하는 회로에서 고전압을 발생할 수 있도록 하는 고전압 발생회로에 관한 것이다.
일반적인 전원공급기는 각 구동소자에 필요한 전원만을 공급하여 왔다.
즉, 제1도에 도시된 바와같이 5V의 전원으로 동작하는 제1구동회로(2)와, 7V의 전원으로 동작하는 제2구동회로(3)가 있으면, 12V의 전원을 공급하는 전원공급부(1)는 제1, 제2 구동회로(2)(3)로 각각 5V와 7V의 전원을 공급한다.
따라서, 종래 구동회로는 각각의 구동전압이 다르기 때문에 레이아웃시 원-칩화가 어려운 문제점이 있었다.
본 고안은 이러한 문제점을 해결하기 위하여, 저전압 전원을 사용하는 회로에서 고전압을 발생하여 이 고전압을 필요로 하는 타 구동회로에 공급함으로써 원-칩화를 가능토록 하는 고전압발생회로를 안출한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 고안의 고전압 발생회로 구성도로서, 이에 도시한 바와 같이 저전압 입력신호(IN)에 대해 고전압신호를 출력(OUT)하는 고전압 발생부(10)와, 상기 고전압발생부(10)의 고전압 출력신호에 따라 동작하는 구동부(20)로 구성하며, 상기 고전압 발생부(10)는 제3도에 도시한 바와 같이 입력단자(IN)를 엔모스트랜지스터(N1)의 소오스, 드레인 공통접속점(A)에 접속하고, 상기 엔모스트랜지스터(N1)의 게이트를 엔모스 트랜지스터(N2)의 게이트, 드레인 공통접속점(B)에 접속함과 아울러 출력단자(OUT)에 접속하고, 상기 엔모스트랜지스터(N2)의 소오스를 전원단자(Vcc)가 소오스, 드레인을 통해 출력단자(out)에 접속되는 엔모스트랜지스터(N2)의 게이트에 접속함과 아울러 드레인과 소오스가 공통접속되어 접지에 접속된 엔모스트랜지스터(N5)의 게이트에 접속하고, 이 접속점(C)을 전원단자(Vcc)가 소오스와 게이트에 공통접속된 엔모스트랜지스터(N4)의 드레인에 접속하여 구성한다.
이와같이 구성한 본 고안의 작용효과를 첨부한 제4도를 참조하여 상세히 설명하면 다음과 같다.
본 고안에 있어서 고전압 발생부(10)의 전원단자(Vcc)에 인가되는 구동전압은 5V라 가정하고, 입력신호(IN)는 구동전압(5V)을 수 nsec 지연한 신호를 인가한다.
먼저, 엔모스트랜지스터(N4)의 소오스에 걸린 전원전압(5V)에 의해 상기 엔모스트랜지스터(N4)와 엔모스트랜지스터(N5)가 도통되고, 이에따라 엔모스트랜지스터(N3)가 도통되어 차아지전압에 의해 엔모스트랜지스터(N1)가 도통된다.
이와같은 상태하에서 초기 입력단자(IN)가 OV이면 접속점(C)의 전압(VC)는 초기 OV에서 서서히 증가한다.
이때, 접속점(C)의 전압(VC)이 4V 정도가 되면, 상기 엔모스트랜지스터(N3)가 포화되어 접속점(B)의 전압(VB)은 상기 엔모스트랜지스터(N2)의 문턱전압(VT)만큼 전압강하된 3V 부근이 되어 출력단자(OUT)로 출력된다.
이후 입력단자(IN)에 인가되는 전압이 5V로 상승하면, 접속점(B)의 전압(VB)은 상기 엔모스트랜지스터(N1)를 통해 흐르는 전류에 의해 증가하고, 이에 따라 접속점(C)의 전압(VC)도 상기 엔모스트랜지스터(N3)가 포화될 때까지 상승하게 된다.
즉, 제4도에 도시한 바와같이 입력단자(IN)가 5V로 상승함에 따라 접속점(B)과 접속점(C)에 나타나는 전압은 점점 증가하는데 이때 접속점(C)의 전압보다 접속점(B)의 전압이 증가하는 속도가 빠르다.
결국 엔모스트랜지스터(N3)의 게이트와 소오스의 전압차(Vgs)가 드레인과 소오스의 전압차(Vds)에서 문턱전압(VT)값을 뺀값과 같을때까지 증가하여 접속점(B)의 전압은 7V정도가 되고 이 전압이 출력단자(OUT)로 출력되어진다.
즉 입력단자(IN)에 n[V]의 전압이 인가되면 그의 출력은 n+2[V]로 출력되어지게 된다.
상기에서 설명한 바와 같이 본 고안은 n[V]로 구동되는 구동소자가 고전압, 즉 n+2[V]의 전압을 발생하여 이 전압에 의해 구동하는 구동소자로 인가함으로써 구동전압이 다른 구동소자를 쉽게 원-칩화할 수 있는 효과가 있다.

Claims (1)

  1. 입력단자(IN)를 트랜지스터(N1)의 소오스 및 드레인에 공통접속하고, 상기 트랜지스터(N1)의 게이트를 트랜지스터(N2)의 드레인 및 게이트에 공통접속함과 아울러 출력단자(OUT)에 접속하고, 상기 트랜지스터(N2)의 소오스를 전원단자(Vcc)가 소오스를 통해 상기 출력단자(OUT)에 접속되는 트랜지스터(N3)의 게이트에 접속함과 아울러 소오스와 드레인이 접지에 공통접속된 트랜지스터(N5)의 게이트에 접속하고, 그 접속점을 전원단자(Vcc)가 게이트와 소오스에 공통접속된 트랜지스터(N4)의 드레인에 접속하여 구성된 것을 특징으로 하는 고전압 발생회로.
KR2019930008771U 1993-05-22 1993-05-22 고전압 발생회로 KR200141166Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930008771U KR200141166Y1 (ko) 1993-05-22 1993-05-22 고전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930008771U KR200141166Y1 (ko) 1993-05-22 1993-05-22 고전압 발생회로

Publications (2)

Publication Number Publication Date
KR940027749U KR940027749U (ko) 1994-12-10
KR200141166Y1 true KR200141166Y1 (ko) 1999-04-01

Family

ID=19355768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930008771U KR200141166Y1 (ko) 1993-05-22 1993-05-22 고전압 발생회로

Country Status (1)

Country Link
KR (1) KR200141166Y1 (ko)

Also Published As

Publication number Publication date
KR940027749U (ko) 1994-12-10

Similar Documents

Publication Publication Date Title
KR940001251B1 (ko) 전압 제어회로
JP3919323B2 (ja) 半導体装置の内部電圧供給回路
KR910001380B1 (ko) 전원절환회로
KR960003529B1 (ko) 반도체 메모리 장치의 칩 초기화 신호 발생회로
US4208595A (en) Substrate generator
KR920009031B1 (ko) 드라이버 회로
US5977811A (en) Shift level circuit for a high side driver circuit
KR920020717A (ko) 기판 바이어스 전압 발생 회로
KR100197998B1 (ko) 반도체 장치의 저소비 전력 입력 버퍼
KR950022107A (ko) 출력 트랜지스터에 연결된 게이트 전류 제어 트랜지스터의 게이트 전압제어 회로를 갖는 출력 버퍼 회로
KR960039569A (ko) 승압 회로
KR100226486B1 (ko) 고출력 전압 생성용 반도체 회로
US5786723A (en) Voltage switching circuit for a semiconductor memory device
US5206553A (en) Clamping circuit
US4716303A (en) MOS IC pull-up circuit
KR940012851A (ko) 차동 전류원 회로
US4709168A (en) Reference voltage generating circuit for enhancement/depletion MOSFET load circuit for driving logic circuits
KR200141166Y1 (ko) 고전압 발생회로
JP4420518B2 (ja) 高電圧出力インバーター
KR960030395A (ko) 저전압출력회로 및 반도체장치
KR960019311A (ko) 양/음 고전압 발생 전원의 출력전위 리셋회로
JP2888513B2 (ja) 論理回路
KR100231139B1 (ko) 리세트 신호 발생 회로
JPH07105709B2 (ja) 電圧変換回路
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20041201

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee