JP3846293B2 - 帰還型増幅回路及び駆動回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、増幅回路や容量性負荷を所望の電圧に駆動する駆動回路に関し、特に、アクティブマトリクス型表示装置（TFT-LCD、TFT-OLED等）において、容量性負荷のデータ線を低電力で高速に駆動することができる駆動回路に関する。
【０００２】
【従来の技術】
図３３は、従来の、最も簡単な帰還型充電手段の回路構成を示す図である。図３３（ａ）を参照すると、ソースが共通接続されて定電流源９０５の一端に接続され、ゲートが入力端子１（Ｖin）、出力端子２（Ｖout）にそれぞれ接続され差動対をなすＮチャネルＭＯＳトランジスタ９０３、９０４と、ソースが高位側電源ＶＤＤに接続され、ゲートがＰチャネルＭＯＳトランジスタ９０２のゲートに接続され、ドレインがＮチャネルＭＯＳトランジスタ９０３のドレインに接続されたＰチャネルＭＯＳトランジスタ９０１（カレントミラー回路の電流出力側トランジスタ）と、ソースが高位側電源ＶＤＤに接続され、ドレインとゲートが接続されてＮチャネルＭＯＳトランジスタ９０４のドレインに接続されたＰチャネルＭＯＳトランジスタ９０２（カレントミラー回路の電流入力側トランジスタ）と、差動対の出力（ＮチャネルＭＯＳトランジスタ９０３のドレイン）をゲートに入力し、ソースが高位側電源ＶＤＤに接続され、ドレインが出力端子２（Ｖout）と定電流源９０７との接続点に接続されているＰチャネルＭＯＳトランジスタ９０６とを備えている。
【０００３】
Ｖin＞Ｖoutのときに、ＰチャネルＭＯＳトランジスタ９０６の充電作用により、出力電圧Ｖoutを高速にＶinまで引き上げることができる。そして、電流源９０７の電流を十分小さく抑えれば、出力電圧Ｖoutを入力電圧Ｖinと等しい電圧に安定駆動することができる。
【０００４】
ただし、充電能力が非常に強い場合は、帰還型の構成における素子の寄生容量等に起因する応答遅延によりオーバーシュートを生じるが、電流源９０７の放電能力を抑えているため、オーバーシュートから回復して、ＶoutがＶinと等しい電圧に安定駆動するまでに時間がかかる（高速駆動が難しい）という課題がある。
【０００５】
電流源９０７の電流を大きくした場合には、放電能力が強くなるため、オーバーシュートとアンダーシュートが交互に繰り返されて発振する。
【０００６】
発振を防ぐため、図３３（ｂ）に示すように、出力端子２と、ＮチャネルＭＯＳトランジスタ９０４のゲートの接続点と、ＰチャネルＭＯＳトランジスタ９０６のゲート端子の間に接続される位相補償容量９０８を設けると、トランジスタ９０６の充電能力と電流源９０７の放電能力が共に強い場合でも速やかに安定させて、高速駆動が可能になる。
【０００７】
ただし位相補償容量９０８を高速に充放電するために、十分な電流を、差動段の電流源９０５に流さなければならないため、消費電力が増加するという課題がある。
【０００８】
次に、図３５を参照して、特開２０００−３３８４６１号公報（特願平11-145768号）、SID00 Digest,pp.146-149(配布00.5.14)で、本発明者が提案した技術について説明する。図３５を参照すると、回路１０２０において、高位側電源ＶＤＤに一端が接続された定電流源１００１、１００２の他端にソースが接続されたＰチャネルＭＯＳトランジスタ１００３、１００４を備え、ＰチャネルＭＯＳトランジスタ１００３のゲートとドレインが接続されて、低位側電源ＶＳＳに一端が接続された定電流源１００５の他端に接続され、ＰチャネルＭＯＳトランジスタ１００４のゲートはＰチャネルＭＯＳトランジスタ１００３のゲートに接続され、ＰチャネルＭＯＳトランジスタ１００４のドレインは電源ＶＳＳに接続されており、ＰチャネルＭＯＳトランジスタ１００３のソースは切替スイッチ１０１１の一の出力端に接続され、ＰチャネルＭＯＳトランジスタ１００４のソースは切替スイッチ１０１２の一の入力端に接続にされている。回路１０３０において、電源ＶＳＳに一端が接続された定電流源１００９、１０１０の他端にソースが接続されたＮチャネルＭＯＳトランジスタ１００７、１００８を備え、ＮチャネルＭＯＳトランジスタ１００７のゲートとドレインが接続されて、電源ＶＤＤに一端が接続された定電流源１００６の他端に接続され、ＮチャネルＭＯＳトランジスタ１００８のゲートはＮチャネルＭＯＳトランジスタ１００７のゲートに接続され、ＮチャネルＭＯＳトランジスタ１００８のドレインは電源ＶＤＤに接続されており、ＮチャネルＭＯＳトランジスタ１００７のソースは切替スイッチ１０１１の他の出力端に接続され、ＮチャネルＭＯＳトランジスタ１００８のソースは切替スイッチ１０１２の他の入力端に接続にされている。切替スイッチ１０１１の入力端は入力端子１に接続され、切替スイッチ１０１２の出力端は出力端子２に接続されており、出力端子２と電源ＶＤＤの間にはスイッチ１０１３、出力端子２と電源ＶＳＳの間にはスイッチ１０１４が接続されている。
【０００９】
この回路は、トランジスタのソースフォロワ動作を利用して駆動する回路であり、常に、ソースフォロワ動作で駆動するために、出力電圧範囲の高位側電圧を出力するときは、プリチャージ回路１０４０により、出力電圧Ｖoutを、高位側電源電圧ＶＤＤにプリチャージして、回路１０２０を動作させ、出力電圧範囲の低位側電圧を出力するときは、プリチャージ回路１０４０により、出力電圧Ｖoutを、低位側電源電圧ＶＳＳにディスチャージして、回路１０３０を動作させている。
【００１０】
回路１０２０は、ＰチャネルＭＯＳトランジスタ１００３、１００４のそれぞれのソースが入力端子１および出力端子２から遮断されている状態で、ＰチャネルＭＯＳトランジスタ１００３、１００４のそれぞれのゲート・ソース間電圧が等しくなるように定電流源１００１、１００２、１００５の電流が設定されると、入力端子１および出力端子２に接続されて回路１０２０が動作するときに、電圧ＶＤＤにプリチャージされた出力端子２をＰチャネルＭＯＳトランジスタ１００４のソースフォロワ動作により速やかに放電し、出力電圧Ｖoutを入力電圧と等しい電圧まで引き下げて安定となる。
【００１１】
同様に回路１０３０は、ＮチャネルＭＯＳトランジスタ１００７、１００８のそれぞれのソースが入力端子１および出力端子２から遮断されている状態で、ＮチャネルＭＯＳトランジスタ１００７、１００８のそれぞれのゲート・ソース間電圧が等しくなるように定電流源１００６、１００９、１０１０の電流が設定されると、入力端子１および出力端子２に接続されて回路１０３０が動作するときに、電圧ＶＳＳにディスチャージされた出力端子２をＮチャネルＭＯＳトランジスタ１００８のソースフォロワ動作により速やかに放電し、出力電圧Ｖoutを入力電圧と等しい電圧まで引き上げて安定となる。
【００１２】
このように、図３５の駆動回路は、入力電圧に応じてプリチャージ回路１０４０、回路１０２０及び回路１０３０を最適に制御することにより、出力電圧Ｖoutをソースフォロワ動作により速やかに入力電圧と等しい電圧に駆動することができる。
【００１３】
この回路は、各電流源にわずかな電流を流すだけで速やかにソースフォロワ動作による駆動が可能で、負荷容量が小さい場合には、低消費電力で駆動できるが、負荷容量が大きい場合には、プリチャージ又はディスチャージに伴う余計な充放電が大きくなるため消費電力が増加する。
【００１４】
また、プリチャージ又はディスチャージに要する時間がかかるため、高速駆動が難しい、という課題がある。
【００１５】
【発明が解決しようとする課題】
従来のオペアンプの帰還型増幅回路においては、出力段の充電作用と放電作用が強いため、所望の電圧まで駆動した後、帰還による遅延によりオーバーシュートとアンダーシュートが繰り返され、位相補償手段（位相補償容量）を設けなければ安定した出力が得られない。
【００１６】
位相補償容量を設けると、高速動作を行うためには、位相補償容量を高速に充放電するための大きな電流を流さなければならないため、消費電力が増加するという課題がある。
【００１７】
位相補償容量が大きいほど動作安定性がよいため、高速動作にするほど大容量の位相補償容量を設けなくてはならず、消費電力は更に増加する。
【００１８】
従来方式（オペアンプ）の帰還型増幅回路は、低消費電力で高速安定駆動ができなかった。
【００１９】
したがって、本発明の目的は、わずかな動作維持電流だけで、出力電圧Ｖoutを入力電圧Ｖinと等しいレベルに高速に駆動し、余計な充放電を伴わないため、大容量負荷に対しても低消費電力で高速に駆動することができ、高性能化を実現した駆動回路を提供するものである。
本発明の他の目的は、例えば大容量負荷の駆動時等における駆動回路の出力波形の振動を抑制する駆動回路を提供することにある。
本発明のさらに他の目的は、ソースフォロワ構成の放電回路、充電回路以外の構成にて、位相補償容量を不要とした駆動回路を提供することにある。
【００２０】
【課題を解決するための手段】
前記課題を解決するための手段を提供する本発明は、位相補償容量をもたない帰還型充電手段（主にボルテージフォロワ回路）と、ソースフォロワ放電手段を組み合わせて構成したものである。
【００２１】
また本発明は、位相補償容量をもたない帰還型放電手段（主にボルテージフォロワ回路）とソースフォロワ充電手段を組み合わせて構成したものである。
本発明において帰還型充電手段を構成する差動対の出力と出力端子の間に出力波形の振動抑制用の容量を設ける構成としてもよい。また本発明において帰還型放電手段を構成する差動対の出力と出力端子の間に出力波形の振動抑制用の容量を設ける構成としてもよい。
さらに本発明において、入力電圧と出力電圧の２つの入力により充電作用を生じて出力電圧を引き上げることのできる帰還型充電手段を備え、帰還型充電手段とは独立した動作で入力電圧に応じた所望の電圧と出力電圧との電圧差に応じて動作する非帰還型の放電手段（ソースフォロワ構成をとらない）で、ソースフォロワ放電手段を置き換えた構成としてもよい。同様に、帰還型放電手段（主にボルテージフォロワ回路）とソースフォロワ充電手段の組み合わせにおいて、ソースフォロワ充電手段を、ソースフォロワ構成でない非帰還型の充電手段で置き換えてもよい。
【００２２】
【発明の実施の形態】
本発明の実施の形態について説明する。本発明は、図１を参照すると、入力端子（１）の電圧と出力端子（２）の電圧とを差動入力する差動段（２１）と、該差動段の出力に基づき出力端子（２）の充電作用を行う充電手段（３１）とを備え、電圧フォロワとして作用する帰還型充電手段（１１）と、入力端子電圧と出力端子電圧との電圧差に応じトランジスタのフォロワ動作により出力端子（２）の放電作用を行うフォロワ型放電手段（４１）と、を備えている。
【００２３】
フォロワ型放電手段（４１）は、図３を参照すると、前記入力端子電圧を受けて出力バイアス電圧を制御するバイアス制御手段（５１）と、出力端子（２）と低位側電源（ＶＳＳ）との間に接続され、前記バイアス制御手段（５１）から出力されるバイアス電圧を入力とするフォロワトランジスタ（４１２）と、を備えている。
【００２４】
本発明は、図２を参照すると、入力端子電圧と出力端子電圧とを差動入力する差動段（２２）と、該差動段の出力に基づき出力端子（２）の放電作用を行う放電手段（３２）とを備え、電圧フォロワとして作用する帰還型放電手段（１２）と、前記入力端子電圧と前記出力端子電圧との電圧差に応じトランジスタのフォロワ動作により前記出力端子の充電作用を行うフォロワ型充電手段（４２）と、を備えている。
【００２５】
フォロワ型充電手段（４２）は、図６を参照すると、前記入力端子電圧を受けて出力バイアス電圧を制御するバイアス制御手段（５２）と、高位側電源（ＶＤＤ）と前記出力端子との間に接続され、前記バイアス制御手段のバイアス電圧を入力とするフォロワトランジスタ（４２２）と、を備えている。
【００２６】
容量性負荷の駆動において、帰還型充電手段（図１の１１）により負荷容量を高速充電するが、帰還による応答遅延によりわずかなオーバーシュートが生じる。
【００２７】
本発明において、ソースフォロワ放電手段（図１の４１）はオーバーシュートした出力電圧を、オーバーシュートに応じた放電能力で速やかに所望の電圧まで引き下げることにより、所望の電圧を安定に駆動することができる。ソースフォロワ放電手段を備えたことにより、位相補償容量を設けなくても発振を抑えることができる。
【００２８】
また、容量性負荷の駆動において、帰還型放電手段（図２の１２）により負荷容量を高速放電するが、帰還による応答遅延によりわずかなアンダーシュートが生じる。
【００２９】
本発明において、ソースフォロワ充電手段（図２の４２）はアンダーシュートした出力電圧を、アンダーシュートに応じた充電能力で速やかに所望の電圧まで引き上げることにより、所望の電圧を安定に駆動することができる。ソースフォロワ充電手段を備えたことにより、位相補償容量を設けなくても発振を抑えることができる。
【００３０】
本発明において、位相補償容量をもたないため、低消費電力で高速動作が可能。また位相補償容量をもたないことにより、回路素子の寄生容量等によるわずかな応答遅延しかないため、オーバーシュートやアンダーシュートを生じても十分小さいレベルに抑えられる。そしてソースフォロワ動作によりオーバーシュートやアンダーシュートを抑制し、所望の電圧に速やかに駆動することができる。なお、出力を速やかに所望の電圧に安定させるには、ソースフォロワ動作するトランジスタのチャネル長に対するチャネル幅の比を高くするほど安定性がよくなる。
【００３１】
なおソースフォロワ動作を行う素子は、特定のトランジスタに限らず、少なくとも２端子をもつ素子であり、２端子の電圧差の増加に応じて、素子電流（出力電流）がゼロから十分大きいレベルまで増大する特性をもち、素子電流により、充電作用または放電作用がある一端を出力端子に接続され、他端を所望の電圧出力時に最適な一定の電圧に制御されている素子であってもよいことは勿論である。
【００３２】
以下では、放電手段としてソースフォロワトランジスタを備えた比較例について本発明との相違点を説明しておく。図３４は、放電手段としてソースフォロワトランジスタを備えた比較例を示す図である。図３４を参照すると、この比較例は、図３３に示した構成において、出力段の放電手段は、ＰチャネルＭＯＳトランジスタ９１１のソースフォロワ構成となっている。差動対の出力（ＮチャネルＭＯＳトランジスタ９０３のドレイン）は、高位側電源ＶＤＤにソースが接続されドレインが出力端子２に接続されたＰチャネルＭＯＳトランジスタ９０６のゲートに接続されるともに、高位側電源ＶＤＤにソースが接続されているＰチャネルＭＯＳトランジスタ９１２のゲートに入力され、ＰチャネルＭＯＳトランジスタ９１２のドレインは、定電流源９１３に接続されるとともに、出力端子２にソースが接続され、低位側電源ＶＳＳにドレインが接続されているＰチャネルＭＯＳトランジスタ９１１のゲートに接続されている。
【００３３】
本発明においては、ソースフォロワ放電手段（図１の４１）は、差動段(図１の２１)や充電手段(図１の３１)の動作とは独立した構成であり、独立した作用を生じる。
【００３４】
図３４に示した比較例の構成では、放電手段をなすトランジスタ９１１のゲートの電位が、差動段の出力（ＮチャネルＭＯＳトランジスタ９０３のドレインとＰチャネルＭＯＳトランジスタ９０１のドレインとの接続点電圧）により、大きく変動することになる。すなわち、図３４に示した比較例においては、本発明のように、放電手段をなすＰチャネルＭＯＳトランジスタ９１１のゲート電圧は、入力電圧に応じた一定バイアスに制御されていない。
【００３５】
このため、図３４に示した比較例の構成では、ＰチャネルＭＯＳトランジスタ９１１は、Ｖin＞Ｖoutではオフとされる。すなわち出力端子２の電圧Ｖoutが入力端子１の電圧Ｖinよりも小のときは、ＮチャネルＭＯＳトランジスタ９０３のドレイン電圧が低下し、充電手段をなすＰチャネルＭＯＳトランジスタ９０６がオンして出力端子２を充電し（出力端子２の電圧Ｖoutが上昇する）、このとき、ＰチャネルＭＯＳトランジスタ９１２もオンであるため、ＰチャネルＭＯＳトランジスタ９１１のゲートは高位側電源ＶＤＤ側とされ、放電手段のＰチャネルＭＯＳトランジスタ９１１はオフとされる。
【００３６】
ＰチャネルＭＯＳトランジスタ９１１は、Ｖin＜Ｖoutでは、オンとなり強い放電能力をもつ構成となっている。すなわちＶin＜Ｖoutでは、ＰチャネルＭＯＳトランジスタ９１２がオフとなり、ＰチャネルＭＯＳトランジスタ９１１のゲート電圧はＶＳＳレベルとなり、オンとなる。このとき、充電手段をなすＰチャネルＭＯＳトランジスタ９０６はオフとなる。
【００３７】
このように、出力電圧ＶoutはＶin付近で充電と放電が切替り、ＰチャネルＭＯＳトランジスタ９０６の充電能力と、ＰチャネルＭＯＳトランジスタ９１１の放電能力とがともに強いため、図３４に示した比較例においては、位相補償容量を設けない場合には、発振する。
【００３８】
ところで、図３４に示した比較例に、位相補償容量を設けた場合には、図３３に示した回路構成と同様に、消費電力が増加する、という問題が生じる。
【００３９】
これに対して、本発明においては、ソースフォロワトランジスタは、ゲートバイアス制御手段から出力されるバイアス電圧を入力し、出力端子電圧とバイアス電圧の差電圧に基づき出力電流が制御される構成としたことにより、位相補償容量を設けることを不要としている。
なお、本発明の実施の形態において、差動段の出力と出力端子間の負荷駆動時における出力波形の振動抑制用（波形整形用）の十分小さい容量を備えた構成としてもよい。例えば、図１５の第１の差動段（２１３、３１４）の出力と出力端子（２）の間、第２の差動段（２２３、３２４）の出力と出力端子（２）の間に、負荷駆動時における出力波形の振動抑制用の容量（図１７の２１６、２１７）を備えた構成としてもよい。
本発明のさらに別の実施の形態において、ソースフォロワ放電手段の構成以外でも、応答遅延のほとんどない非帰還構成により、位相補償容量を必要としない帰還型増幅回路や駆動回路を実現できる。この実施の形態の一例として、図４７を参照すると、入力端子電圧と出力端子電圧とを差動入力する差動段（２１）と、前記差動段（２１）の出力に基づき前記出力端子の充電作用を行う充電手段（３１１）とを備え、前記出力端子電圧が前記入力端子電圧と同相となる電圧フォロワとして作用する帰還型充電手段（１１；図１の１１と同一構成）を備え、フォロワ型放電手段の代わりに、前記出力端子と低位側電源との間に接続されるトランジスタ（６０１）と、前記トランジスタの制御端子にバイアス電圧を制御するバイアス制御手段（６２）を有する放電手段（６１）を備えている。この放電手段（６１）のバイアス制御手段（６２）は、前記トランジスタ（６０１）の制御端子にあらかじめ定められた所定のバイアス電圧（Ｖref）を供給するバイアス電圧供給端子を備え、前記入力端子電圧と前記バイアス電圧供給端子からの前記バイアス電圧の差電圧をサンプリングしてラッチし、ラッチした差電圧を前記出力端子と前記トランジスタの制御端子との間に保持させる電圧保持手段を備えている。あるいは、上記電圧保持手段として、放電手段（６１）のバイアス制御手段（６２）は、出力期間のはじめの期間に、前記トランジスタ（６０１）の制御端子には、あらかじめ定められた所定のバイアス電圧が供給されるとともに、オン状態とされたスイッチを介して前記入力端子電圧と前記バイアス電圧とが一端と他端にそれぞれ印加され、前記入力端子電圧と前記バイアス電圧の差電圧を保持する容量を備え、前記期間につづいて、前記容量の一端と他端には前記出力端子と前記トランジスタの制御端子とが接続されるようにスイッチで切替えが行われる。
より詳細には、図４８を参照すると、放電手段（６１）は、出力端子（２）にドレインが接続されソースが低位側電源間に接続されたＭＯＳトランジスタ（６０１）と、ＭＯＳトランジスタ（６０１）のゲートとゲートバイアス電圧入力端（Vref）間に接続された第１のスイッチ（６１２）と、ＭＯＳトランジスタ（６０１）のゲートに一端が接続された容量（６０２）と、入力端子（１）と容量（６０２）の他端との間に接続された第２のスイッチ（６１１）と、出力端子（２）と容量（６０２）の他端との間に接続された第３のスイッチ（６１３）とを備えている。駆動回路の出力期間において、まず第１、第２のスイッチ（６１２、６１１）がオンし、第３のスイッチ（６１３）はオフし、つづいて第１、第２のスイッチ（６１２、６１１）がオフし、第３のスイッチ（６１３）がオンする。この容量素子（６０２）の代わりに、同じ作用を与える電圧保持手段として、入力電圧Vinと電圧Vrefの差電圧をサンプリングしてラッチし、ラッチした差電圧を、出力端子（２）とＭＯＳトランジスタ（６０１）のゲートとの間に保持させる電圧保持手段を備えてもよいことは勿論である。
同様にして、フォロワ型充電手段以外の構成を備えてよい。すなわち、入力端子電圧と出力端子電圧とを差動入力する差動段と、前記差動段の出力に基づき前記出力端子の放電作用を行う放電手段とを備え、前記出力端子電圧が前記入力端子電圧と同相となるフォロワとして作用する帰還型放電手段と、前記出力端子と高位側電源との間に接続されたトランジスタと、前記トランジスタの制御端子にバイアス電圧を制御するバイアス制御手段を有する充電手段を備え、前記充電手段において、前記トランジスタの制御端子にあらかじめ定められた所定のバイアス電圧を供給するバイアス電圧供給端子を備え、前記入力端子電圧と前記バイアス電圧供給端子からの前記バイアス電圧の差電圧をサンプリングしてラッチし、ラッチした差電圧を前記出力端子と前記トランジスタの制御端子との間に保持させる電圧保持手段を備えている。あるいは、前記充電手段において、出力期間のはじめの期間に、前記トランジスタの制御端子には、あらかじめ定められた所定のバイアス電圧が供給されるとともに、オン状態とされたスイッチを介して前記入力端子電圧と前記バイアス電圧とが一端と他端にそれぞれ印加され、前記入力端子電圧と前記バイアス電圧の差電圧を保持する容量を備え、前記期間につづいて前記容量の一端と他端には前記出力端子と前記トランジスタの制御端子とが接続されるようにスイッチで切替えが行われる構成としてもよい。
【００４０】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して以下に説明する。
【００４１】
図１は、本発明の第１の実施例の構成を示す図である。図１を参照すると、本発明の第１の実施例の回路は、入力電圧Ｖinと出力電圧Ｖoutの２つの入力により充電作用を生じて出力電圧Ｖoutを引き上げることのできる帰還型充電手段１１と、帰還型充電手段１１とは独立した動作で入力電圧Ｖinと出力電圧Ｖoutとの電圧差に応じてトランジスタのソースフォロワ動作による放電作用を生じるソースフォロワ放電手段４１とを備えている。
【００４２】
帰還型充電手段１１は、入力電圧Ｖinと出力電圧Ｖoutの２つの電圧差に応じて動作する差動段２１と、差動段２１の出力に応じて充電作用を生じる充電手段３１とを備えている。
【００４３】
本実施例は、位相補償手段（位相補償容量）を設けない構成としたことにより、低消費電力で高速駆動が可能となる。
【００４４】
入力電圧Ｖinに応じて出力電圧Ｖoutに所望の電圧を出力する駆動回路において、帰還型充電手段１１は、ＶinとＶoutとの電圧差に応じて動作し、出力電圧Ｖoutが所望の電圧よりも低い場合に充電作用により出力電圧Ｖoutを所望の電圧に引き上げる。
【００４５】
帰還型充電手段１１は、位相補償手段を設けないことにより、低消費電力で高速に動作可能であるが、帰還型の構成では回路素子の寄生容量等により、出力電圧Ｖoutの変化が充電作用に反映されるまでのわずかな応答遅延があり、オーバーシュート（過充電）を生じる場合がある。
【００４６】
一方、ソースフォロワ放電手段４１は、入力電圧Ｖinと出力電圧Ｖoutの電圧差に応じた放電能力をもち、出力電圧Ｖoutが所望の電圧よりも高い場合に、トランジスタのソースフォロワ動作による放電作用により出力電圧Ｖoutを所望の電圧まで引き下げることができる。
【００４７】
ソースフォロワ放電手段４１は、入力電圧Ｖinと出力電圧Ｖoutの電圧差が大きいときは放電能力も高く、電圧差が小さくなるにつれて放電能力も小さくなるため、放電作用による出力電圧Ｖoutの変化は所望の電圧に近づくにつれて緩やかになる。そのため、ソースフォロワ放電手段４１は、出力電圧Ｖoutを所望の電圧に速やかに変化させるとともに、所望の電圧に安定させる作用をもつ。
【００４８】
このため、出力電圧Ｖoutが所望の電圧よりも低い場合では、出力電圧Ｖoutは帰還型充電手段１１により高速に所望の電圧に引き上げられ、このときにオーバーシュート（過充電）を生じても、ソースフォロワ放電手段４１により、速やかに所望の電圧まで引き下げられて安定な出力となる。
【００４９】
一方、出力電圧Ｖoutが所望の電圧よりも高い場合では、帰還型充電手段１１の充電作用は動作せず、出力電圧Ｖoutは、ソースフォロワ放電手段４１により、ＶinとＶoutの電圧差に応じたソースフォロワ放電作用により所望の電圧まで引き下げられて安定な出力となる。
【００５０】
また、帰還型充電手段１１は、位相補償容量をもたないことにより、回路素子の寄生容量等によるわずかな応答遅延しかないため、オーバーシュートを生じた場合でも、十分小さいレベルに抑えられる。そのため、出力電圧の安定化を容易にしている。
【００５１】
このように、帰還型充電手段１１とソースフォロワ放電手段４１の組合せにより、充電時においては、高速充電とともに所望の電圧に高速安定させることができる。
【００５２】
次に、本発明の第２の実施例について説明する。図２は、本発明の第２の実施例の構成を示す図である。図２を参照すると、本発明の第２の実施例は、入力電圧Ｖinと出力電圧Ｖoutの２つの入力により放電作用を生じて出力電圧Ｖoutを引き下げることのできる帰還型放電手段１２と、帰還型放電手段１２とは独立した動作で入力電圧Ｖinと出力電圧Ｖoutとの電圧差に応じてトランジスタのソースフォロワ動作による充電作用を生じるソースフォロワ充電手段４２とを備えている。
【００５３】
帰還型放電手段１２は、入力電圧Ｖinと出力電圧Ｖoutの２つの電圧差に応じて動作する差動段２２と、差動段２２の出力に応じて放電作用を生じる放電手段３２とを備えている。この第２の実施例においても、位相補償手段を設けないことにより、低消費電力で高速駆動が可能となる。
【００５４】
入力電圧Ｖinに応じて出力電圧Ｖoutに所望の電圧を出力する駆動回路において、帰還型放電手段１２は、ＶinとＶoutとの電圧差に応じて動作し、出力電圧Ｖoutが所望の電圧よりも高い場合に放電作用により出力電圧Ｖoutを所望の電圧に引き下げる。
【００５５】
帰還型放電手段１２は、位相補償手段を設けない構成としたことにより、低消費電力で高速に動作可能であるが、帰還型の構成では回路素子の寄生容量等により、出力電圧Ｖoutの変化が充電作用に反映されるまでのわずかな応答遅延があり、アンダーシュート（過放電）を生じる場合がある。
【００５６】
一方、ソースフォロワ充電手段４２は、入力電圧Ｖinと出力電圧Ｖoutの電圧差に応じた充電能力をもち、出力電圧Ｖoutが所望の電圧よりも低い場合に、トランジスタのソースフォロワ動作による充電作用により出力電圧Ｖoutを所望の電圧まで引き上げることができる。
【００５７】
ソースフォロワ充電手段４２のソースフォロワ充電能力は、入力電圧Ｖinと出力電圧Ｖoutの電圧差が大きいときは充電能力も高く、電圧差が小さくなるにつれて充電能力も小さくなるため、充電作用による出力電圧Ｖoutの変化は、所望の電圧に近づくにつれて緩やかになる。すなわち、ソースフォロワ放電手段４１は、出力電圧Ｖoutを所望の電圧に速やかに変化させるとともに、所望の電圧に安定させる作用をもつ。
【００５８】
このため、出力電圧Ｖoutが所望の電圧よりも高い場合では、出力電圧Ｖoutは帰還型放電手段１２により高速に所望の電圧に引き下げられ、このときにアンダーシュート（過放電）を生じても、ソースフォロワ充電手段４２により、速やかに所望の電圧まで引き上げられて安定な出力となる。
【００５９】
一方、出力電圧Ｖoutが所望の電圧よりも低い場合では、帰還型放電手段１２の放電作用は動作せず、出力電圧Ｖoutは、ソースフォロワ充電手段４２により、ＶinとＶoutの電圧差に応じたソースフォロワ充電作用により所望の電圧まで引き上げられて安定な出力となる。
【００６０】
また、帰還型放電手段１２は、位相補償容量をもたないことにより、回路素子の寄生容量等によるわずかな応答遅延しかないため、アンダーシュートを生じても十分小さいレベルに抑えられる。そのため、出力電圧の安定化を容易にしている。
【００６１】
このように、帰還型放電手段１２とソースフォロワ放電手段４２の組合せにより、放電時においては、高速放電とともに所望の電圧に高速安定させることができる。
【００６２】
図３は、図１のソースフォロワ放電手段４１の構成の一具体例を示す図である。入力電圧Ｖinに応じて出力電圧Ｖoutに所望の電圧を出力する駆動回路において、ソースフォロワ放電手段４１は、ソースが出力端子２に接続され、ドレインが低位電源電圧ＶＳＳに接続されたＰチャネルＭＯＳトランジスタ４１２と、入力電圧Ｖinを受けてＰチャネルＭＯＳトランジスタ４１２のゲートを一定の電圧に制御するゲートバイアス制御手段５１とを備えて構成される。
【００６３】
ゲートバイアス制御手段５１は、所望の出力電圧を駆動する期間において、ＰチャネルＭＯＳトランジスタ４１２のソースが所望の電圧のときにゲート・ソース間電圧が閾値電圧付近となるようにＰチャネルＭＯＳトランジスタ４１２のゲートを一定の電圧に制御する。
【００６４】
ソースフォロワ放電手段４１の作用について説明する。出力電圧Ｖoutが所望の電圧に変化する過程で、出力電圧Ｖoutが所望の電圧より高い場合は、出力電圧Ｖoutと所望の電圧との電圧差が大きいほどＰチャネルＭＯＳトランジスタ４１２のゲート・ソース間電圧も大きくなり、放電能力も高くなる。一方、出力電圧Ｖoutが低下して、所望の電圧に近づくにつれゲート・ソース間電圧も小さくなり放電能力も小さくなる。
【００６５】
このため、出力電圧Ｖoutは発振せずに、安定な出力が可能となる。一方、出力電圧Ｖoutが所望の電圧より低い場合は、ＰチャネルＭＯＳトランジスタ４１２のゲート・ソース間電圧が閾値電圧以下となり、ＰチャネルＭＯＳトランジスタ４１２がオフして放電作用は生じない。
【００６６】
出力電圧Ｖoutを所望の電圧に速やかに安定させるには、ＰチャネルＭＯＳトランジスタ４１２のチャネル長Ｌに対するチャネル幅Ｗの比（Ｗ／Ｌ）を高くすることにより安定性が向上する。
【００６７】
ＰチャネルＭＯＳトランジスタ４１２は特定のトランジスタに限らず、少なくとも２端子をもつ素子で、２端子の電圧差の増加に応じて素子電流がゼロから十分大きいレベルまで増大する特性をもち（図３（ｂ）参照）、素子電流により放電作用がある一端を出力端子に接続され、他端を所望の電圧出力時にゲートバイアス制御手段５１により最適な一定の電圧に制御されている素子であってもよい。
【００６８】
図４は、図１の帰還型充電手段１１の構成の一具体例を示す図である。図４を参照すると、出力電圧Ｖoutを入力電圧Ｖinと等しい電圧に駆動する駆動回路を構成する帰還型充電手段１１において、差動段２１は、ＮチャネルＭＯＳトランジスタ２１３、２１４による差動入力対と、その能動負荷としてＰチャネルＭＯＳトランジスタ２１２、２１１よりなるカレントミラー回路をもつ差動段よりなり、出力電圧Ｖoutを入力に戻す帰還型の構成である。
【００６９】
入力電圧Ｖinが低位電源電圧ＶＳＳ付近でＮチャネルＭＯＳトランジスタ２１３がオフする電圧範囲では正常に動作しない。
【００７０】
充電手段３１は、差動段の出力をゲートに受け、ドレインを出力端子２に接続し、ソースを上位電源電圧ＶＤＤに接続したＰチャネルＭＯＳトランジスタ３１１よりなる。
【００７１】
帰還型充電手段１１を構成する差動段２１と充電手段３１は、Ｖout＜Ｖinのときに、トランジスタ３１１による充電作用を生じ、出力電圧ＶoutをＶinまで引き上げ、Ｖout＞Ｖinではトランジスタ３１１がオフとなり充電作用は生じない。しかし、Ｖout＜Ｖinにおいて出力電圧ＶoutがＶinまで高速に変化する場合には、出力電圧Ｖoutの変化が充電作用に反映されるまでのわずかな応答遅延があり、オーバーシュート（過充電）を生じる。
【００７２】
一方、ソースフォロワ放電手段４１においては、ゲートバイアス制御手段５１の出力がＰチャネルＭＯＳトランジスタ４１２のゲートに接続され、ＰチャネルＭＯＳトランジスタ４１２のソースがＶinとなるときに、ゲート・ソース間電圧が、閾値電圧Ｖth付近となるようにゲートを制御すると、Ｖout＞Ｖinにおいて放電作用を生じ、ＶinとＶoutの電圧差に応じたトランジスタ４１２のソースフォロワ放電作用により、出力電圧Ｖoutを入力電圧Ｖinと等しい電圧まで引き下げることができる。
【００７３】
帰還型充電手段１１は、位相補償手段を設けないことにより、差動段２１の電流源２１５の電流を小さく抑えても、充電手段３１のトランジスタ３１１のゲート電圧を速やかに変動させることができるので、低消費電力で高速充電が可能である。また位相補償容量をもたないことにより、回路素子の寄生容量等によるわずかな応答遅延しかないため、オーバーシュートを生じても十分小さいレベルに抑えられる。そのため、オーバーシュートを生じた場合でも、ソースフォロワ放電手段により、速やかに入力電圧Ｖinと等しい電圧を安定に出力することできる。
【００７４】
帰還型充電手段１１の充電作用により出力電圧Ｖoutが非常に高速に変化する場合には、オーバーシュートもやや大きくなるため、トランジスタ４１２のゲート・ソース間電圧も大きく、ソースフォロワ放電手段４１の放電作用も高速に行われる。
【００７５】
そのため、オーバーシュートした電圧から、電圧Ｖinまで引き下げられるときに、ゲート・ソース間容量を介してトランジスタ４１２のゲート電圧も瞬間的にわずかに引き下げられ、それにより、出力電圧Ｖoutが瞬間的に電圧Ｖin以下まで引き下げられてしまう場合がある。そうすると、帰還型充電手段１１が再び動作して充電作用が生じ、再び小さなオーバーシュートを生じ、ソースフォロワ放電手段４１が再び動作するということが繰り返される。しかし、このような場合でも、ソースフォロワ放電手段４１の放電能力は電圧Ｖinに近づくにつれて小さくなるようにトランジスタ４１２のゲートを制御しているため、出力電圧Ｖoutは何回かの減衰振動を経て最終的には電圧Ｖinに収束して安定となる。
【００７６】
出力安定性をより高めるには、ソースフォロワ放電手段４１のトランジスタ４１２のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌを高くする。
【００７７】
またソースフォロワ放電手段４１において、ゲートバイアス手段５１により、出力電圧Ｖoutが電圧Ｖinとなる安定状態で、トランジスタ４１２のドレイン電流がわずかに流れるように設定されている場合は、同じ大きさの電流がトランジスタ３１１にも流れる状態で安定となる。
【００７８】
図５は、容量性負荷を駆動したときの、図４の駆動回路の出力波形を示す図である。実線は、Ｖin＝Ｖoutの状態から、Ｖinが高電圧側に変化した場合の出力電圧Ｖoutの波形、破線は、Ｖinが低電圧側に変化した場合の出力電圧Ｖoutの波形である。図５に示すＶinは変化後の電圧（一定）である。
【００７９】
Ｖinが高電圧側に変化した場合には、帰還型充電手段１１により高い放電能力で高速に出力電圧Ｖoutは電圧Ｖinに引き上げられる。オーバーシュートを生じた場合でも、出力電圧Ｖoutはソースフォロワ放電手段４１の作用により速やかに電圧Ｖinに駆動されて安定する。
【００８０】
一方、Ｖinが低電圧側に変化した場合には、ソースフォロワ放電手段４１のみが動作し、出力電圧Ｖoutは、ＶinとＶoutの電圧差が大きいときには高い放電能力で高速に引き下げられるが、電圧Ｖinに近づくにつれて放電能力が低くなり、緩やかに電圧Ｖinに到達して安定となる。
【００８１】
このように、図４の駆動回路は、充電作用は高速に行うことができるが、放電作用は充電作用に比べるとやや遅い。
【００８２】
図６は、図２のソースフォロワ充電手段４２の構成の一具体例を示す図である。図６（ａ）を参照すると、入力電圧Ｖinに応じて出力電圧Ｖoutに所望の電圧を出力する駆動回路において、ソースフォロワ充電手段４２は、ソースが出力端子２に接続され、ドレインが高位電源電圧ＶＤＤに接続されたＮチャネルＭＯＳトランジスタ４２２と、入力電圧Ｖinを受けてＮチャネルＭＯＳトランジスタ４２２のゲートを一定の電圧に制御するゲートバイアス制御手段５２とを備えて構成される。
【００８３】
ゲートバイアス制御手段５２は、所望の出力電圧を駆動する期間において、ＮチャネルＭＯＳトランジスタ４２２のソースが所望の電圧のときにゲート・ソース間電圧が閾値電圧付近となるようにＮチャネルＭＯＳトランジスタ４２２のゲートを一定の電圧に制御する。
【００８４】
ソースフォロワ充電手段４２の作用について説明する。出力電圧Ｖoutが所望の電圧に変化する過程で、出力電圧Ｖoutが所望の電圧より低い場合は、出力電圧Ｖoutと所望の電圧との電圧差が大きいほどＮチャネルＭＯＳトランジスタ４２２のゲート・ソース間電圧も大きくなり、充電能力も高くなる。一方、出力電圧Ｖoutが上昇して、所望の電圧に近づくにつれゲート・ソース間電圧も小さくなり充電能力も小さくなる。
【００８５】
このため、出力電圧Ｖoutは発振せずに、安定な出力が可能となる。一方、出力電圧Ｖoutが所望の電圧より高い場合は、ＮチャネルＭＯＳトランジスタ４２２のゲート・ソース間電圧が閾値電圧以下となり、ＮチャネルＭＯＳトランジスタ４２２がオフして充電作用は生じない。
【００８６】
出力電圧Ｖoutを所望の電圧に速やかに安定させるには、ＮチャネルＭＯＳトランジスタ４２２のチャネル長Ｌに対するチャネル幅Ｗの比（Ｗ／Ｌ）を高くすることにより安定性が向上する。
【００８７】
ＮチャネルＭＯＳトランジスタ４２２は特定のトランジスタに限らず、少なくとも２端子をもつ素子で、２端子の電圧差の増加に応じて素子電流がゼロから十分大きいレベルまで増大する特性をもち（図６（ｂ）参照）、素子電流により充電作用がある一端を出力端子に接続され、他端を所望の電圧出力時にゲートバイアス制御手段５２により最適な一定の電圧に制御されている素子であってもよい。
【００８８】
図７は、図６の帰還型放電手段１２の構成の一具体例を示す図である。図７を参照すると、出力電圧Ｖoutを入力電圧Ｖinと等しい電圧に駆動する駆動回路を構成する帰還型放電手段１２において、差動段２２は、ＰチャネルＭＯＳトランジスタ２２３、２２４による差動入力対と、その能動負荷としてＮチャネルＭＯＳトランジスタ２２２、２２１よりなるカレントミラー回路をもつ差動段よりなり、出力電圧Ｖoutを入力に戻す帰還型の構成である。
【００８９】
入力電圧Ｖinが高位電源電圧ＶＤＤ付近でＰチャネルＭＯＳトランジスタ２２３がオフする電圧範囲では正常に動作しない。
【００９０】
放電手段３２は、差動段２２の出力をゲートに受け、ドレインを出力端子２に接続し、ソースを低位電源電圧ＶＳＳに接続したＮチャネルＭＯＳトランジスタ３２１よりなる。
【００９１】
帰還型放電手段１２を構成する差動段２２と放電手段３２は、Ｖout＞Ｖinのときに、トランジスタ３２１による放電作用を生じ、出力電圧ＶoutをＶinまで引き下げ、Ｖout＜Ｖinではトランジスタ３２１がオフとなり放電作用は生じない。しかし、Ｖout＞Ｖinにおいて出力電圧ＶoutがＶinまで高速に変化する場合には、出力電圧Ｖoutの変化が放電作用に反映されるまでのわずかな応答遅延があり、アンダーシュート（過放電）を生じる。
【００９２】
一方、ソースフォロワ充電手段４２においては、ゲートバイアス制御手段５２の出力がＮチャネルＭＯＳトランジスタ４２２のゲートに接続され、ＮチャネルＭＯＳトランジスタ４２２のソースがＶinとなるときに、ゲート・ソース間電圧が、閾値電圧Ｖth付近となるようにゲートを制御すると、Ｖout＜Ｖinにおいて充電作用を生じ、ＶinとＶoutの電圧差に応じたトランジスタ４２２のソースフォロワ充電作用により、出力電圧Ｖoutを入力電圧Ｖinと等しい電圧まで引き上げることができる。
【００９３】
なお帰還型放電手段１２は位相補償手段を設けないことにより、差動段２２の電流源２２５の電流を小さく抑えても、放電手段３２のトランジスタ３２１のゲート電圧を速やかに変動させることができるので、低消費電力で高速放電が可能である。また位相補償容量をもたないことにより、回路素子の寄生容量等によるわずかな応答遅延しかないため、アンダーシュートを生じても十分小さいレベルに抑えられる。そのため、アンダーシュートを生じた場合でも、ソースフォロワ充電手段４２により、速やかに入力電圧Ｖinと等しい電圧を安定に出力することできる。
【００９４】
帰還型放電手段１２の放電作用により出力電圧Ｖoutが非常に高速に変化する場合には、アンダーシュートもやや大きくなるため、トランジスタ４２２のゲート・ソース間電圧も大きくなり、ソースフォロワ充電手段４２による充電作用も高速に行われる。
【００９５】
そのため、アンダーシュートした電圧から、電圧Ｖinまで引き上げられるときに、ゲート・ソース間容量を介してトランジスタ４２２のゲート電圧も瞬間的にわずかに引き上げられ、それにより、出力電圧Ｖoutが瞬間的に電圧Ｖin以上まで引き上げられてしまう場合がある。そうすると、帰還型放電手段１２が再び動作して放電作用が生じ、再び小さなアンダーシュートを生じ、ソースフォロワ充電手段４２が再び動作するということが繰り返される。しかし、このような場合でも、ソースフォロワ充電手段４２の充電能力は電圧Ｖinに近づくにつれて小さくなるようにトランジスタ４２２のゲートを制御しているため、出力電圧Ｖoutは何回かの減衰振動を経て最終的には電圧Ｖinに収束して安定となる。
【００９６】
出力安定性をより高めるには、ソースフォロワ充電手段４１のトランジスタ４２２のチャネル長Ｌに対するチャネル幅Ｗの比Ｗ／Ｌを高くする。
【００９７】
またソースフォロワ充電手段４２において、ゲートバイアス手段５２により、出力電圧Ｖoutが電圧Ｖinとなる安定状態で、トランジスタ４２２のドレイン電流がわずかに流れるように設定されている場合は、同じ大きさの電流がトランジスタ３２１にも流れる状態で安定となる。
【００９８】
図８は、容量性負荷を駆動したときの、図７の駆動回路の出力波形を示す図である。実線は、Ｖin＝Ｖoutの状態から、Ｖinが低電圧側に変化した場合の出力電圧Ｖoutの波形、破線は、Ｖinが高電圧側に変化した場合の出力電圧Ｖoutの波形である。図８に示すＶinは変化後の電圧（一定）である。
【００９９】
Ｖinが低電圧側に変化した場合には、帰還型放電手段１２により高い放電能力で高速に出力電圧Ｖoutは電圧Ｖinに引き下げられる。アンダーシュートを生じた場合でも、出力電圧Ｖoutはソースフォロワ充電手段４２の作用により速やかに電圧Ｖinに駆動されて安定する。
【０１００】
一方、Ｖinが高電圧側に変化した場合には、ソースフォロワ充電手段４２のみが動作し、出力電圧Ｖoutは、ＶinとＶoutの電圧差が大きいときには高い充電能力で高速に引き上げられるが、電圧Ｖinに近づくにつれて充電能力が低くなり、緩やかに電圧Ｖinに到達して安定となる。
【０１０１】
このように、図７の駆動回路は、放電作用は高速に行うことができるが、充電作用は放電作用に比べるとやや遅い。
【０１０２】
図９は、図４のゲートバイアス手段５１の構成の一具体例を示す図である。図９を参照すると、トランジスタ４１２と同極性のトランジスタ４１１と２つの電流源４１３、４１４とを備えて構成されている。ＰチャネルＭＯＳトランジスタ４１１は、そのソースが入力端子１と接続されるとともに定電流源４１３を介して高電位電源ＶＤＤに接続され、ドレインとゲートは共通接続されて定電流源４１４を介して低電位電源ＶＳＳに接続する。トランジスタ４１１のサイズおよび定電流源４１４の電流は、トランジスタ４１２のソースが電圧Ｖinのときに、トランジスタ４１１、４１２のゲート・ソース間電圧が共に等しく閾値電圧付近となるように設定する。
【０１０３】
これにより、トランジスタ４１１のゲート・ソース間電圧は定電流源４１４の電流により設定されるため、トランジスタ４１１、４１２の共通ゲート電圧は入力電圧Ｖinに応じて一定に制御され、トランジスタ４１２は、ソースフォロワ放電動作時に出力電圧Voutを入力電圧Ｖinまで引き下げたところで出力安定状態となる。また定電流源４１３は、定電流源４１４と等しい電流に設定することにより、入力電圧Ｖinを与える入力端子１の電流供給能力が低い場合でも容易にトランジスタ４１１、４１２の共通ゲート電圧を一定に制御できる。最も簡単には、トランジスタ４１１、４１２を同じサイズで設計し、電流源４１３、４１４の電流を十分小さく設定すればよい。なお入力電圧Ｖinを与える入力端子１の電流供給能力が高い場合は、電流源４１３はなくてもよい。
【０１０４】
ソースフォロワ放電手段４１は、帰還型充電手段１１との組合せにより高速駆動という新規な効果を実現できる。またソースフォロワ放電手段４１は、電流源４１３、４１４が十分小さい電流に設定されるため、低消費電力である。したがって、帰還型充電手段１１とソースフォロワ放電手段４１はそれぞれ低消費電力であり、両者を組み合わせた駆動回路は低消費電力となる。
【０１０５】
ところで、図９に示す回路の動作範囲は、低位電源電圧ＶＳＳ付近を除く、それより高電位側で高位電源電圧ＶＤＤまでの電圧範囲である。これは、差動段２１は入力電圧Ｖinが低位電源電圧ＶＳＳ付近でトランジスタ２１３がオフする電圧範囲では動作せず、またソースフォロワ放電手段４１は、低位電源電圧ＶＳＳからトランジスタ４１２の閾値電圧分高い電圧までしか出力電圧Ｖoutを引き下げることができないためである。
【０１０６】
図１０は、図７のゲートバイアス手段５２の構成の一具体例を示す図である。図１０を参照すると、トランジスタ４２２と同極性のトランジスタ４２１と２つの電流源４２３、４２４とを備えて構成されている。ＮチャネルＭＯＳトランジスタ４２１は、そのソースが入力端子１と接続されるとともに定電流源４２３を介して低位電源ＶＳＳに接続され、ドレインとゲートは共通接続されて定電流源４２４を介して高位電源ＶＤＤに接続されている。トランジスタ４２１のサイズおよび定電流源４２４の電流は、トランジスタ４２２のソースが電圧Ｖinのときに、トランジスタ４２１、４２２のゲート・ソース間電圧が共に等しく閾値電圧付近となるように設定する。
【０１０７】
これにより、トランジスタ４２１のゲート・ソース間電圧は定電流源４２４の電流により設定されるため、トランジスタ４２１、４２２の共通ゲート電圧は入力電圧Ｖinに応じて一定に制御され、トランジスタ４２２は、ソースフォロワ充電動作時に出力電圧Voutを入力電圧Ｖinまで引き上げたところで出力安定状態となる。また定電流源４２３は、定電流源４２４と等しい電流に設定することにより、入力電圧Ｖinを与える入力端子１の電流供給能力が低い場合でも容易にトランジスタ４２１、４２２の共通ゲート電圧を一定に制御できる。最も簡単には、トランジスタ４２１、４２２を同じサイズで設計し、電流源４２３、４２４の電流を十分小さく設定すればよい。なお入力電圧Ｖinを与える入力端子１の電流供給能力が高い場合は、電流源４２３はなくてもよい。
【０１０８】
ソースフォロワ充電手段４２は、帰還型放電手段１２との組合せにより高速駆動という新規な効果を実現できる。またソースフォロワ充電手段４２は、電流源４２３、４２４が十分小さい電流に設定されるため、低消費電力である。したがって、帰還型放電手段１２とソースフォロワ充電手段４２はそれぞれ低消費電力であり、両者を組み合わせた駆動回路は低消費電力となる。
【０１０９】
なお図１０に示した回路の動作範囲は、高位電源電圧ＶＤＤ付近を除く、それより低電位側で低位電源電圧ＶＳＳまでの電圧範囲である。これは、差動段２２は入力電圧Ｖinが高位電源電圧ＶＤＤ付近でトランジスタ２２３がオフする電圧範囲では動作せず、またソースフォロワ充電手段４２は、高位電源電圧ＶＤＤからトランジスタ４２２の閾値電圧Ｖｔｈ分低い電圧までしか出力電圧Ｖoutを引き上げることができないためである。
【０１１０】
図１１は、図４のソースフォロワ放電手段４１の変更例を示す図である。図１１に示した変更部分の構成は、図７にも適用可能である。図１１を参照すると、この変形例では、図４に示したソースフォロワ放電手段４１のＰチャネルＭＯＳトランジスタ４１２のソースと出力端子２とＮチャネルＭＯＳトランジスタ２１４のゲートの接続点と、高位電源ＶＤＤとの間に、出力電圧Ｖoutが電圧Ｖinとなる安定状態で、トランジスタ４１２のドレイン電流と同じ電流を供給する電流源４１５を備えている。かかる構成により、安定状態で、トランジスタ３１１にドレイン電流が流れないにようにすることができる。
【０１１１】
出力電圧Ｖoutが電圧Ｖinとなる安定状態で、トランジスタ３１１にドレイン電流が流れる場合には、差動段２１の出力が安定している必要がある。図１１に示す構成では、安定状態でトランジスタ３１１にドレイン電流が流れないため、安定状態での差動段２１の出力がトランジスタ３１１がオフとなる任意の電位をとることができる。したがって、差動段出力の安定動作点がトランジスタ３１１のオフとなる電位であるような差動段も用いることができる。
【０１１２】
図１２は、図４の充電手段３１の変更例を示す図である。図１２に示した変更部分の構成は、図７にも適用可能である。図１２を参照すると、トランジスタ３１１のゲートと高位電源ＶＤＤの間、低位電源ＶＳＳの間に等しい電流の電流源３５１、３５２が設けられている。
【０１１３】
図４に示す構成では、トランジスタ３１１のサイズが大きい場合、トランジスタ３１１のゲート容量が大きくなり、応答遅延が大きくなるため、出力電圧Ｖoutの高速安定性を高めるためには、差動段の電流源２１５の電流を大きくする必要がある。しかし差動段の電流源２１５の電流を大きくしても、その電流の約半分しかトランジスタ３１１のゲート電圧の変化に寄与しない。
【０１１４】
これに対して、図１２に示す構成では、電流源３５１、３５２に流れる電流が全てトランジスタ３１１のゲート電圧の変化に寄与するため、差動段の電流源２１５の電流を大きくする場合よりも少ない電流増加でトランジスタ３１１のゲート電圧を速やかに変動させることができる。
【０１１５】
図１３は、図４の差動段２１の変更例を示す図である。図１３に示した変更部分の構成は、図７にも適用可能である。
【０１１６】
図１３を参照すると、図４において、差動段２１のトランジスタ２１１、２１３を並列に接続した構成である。トランジスタ２１１Ａおよび２１１Ｂ、トランジスタ２１３Ａおよび２１３Ｂのそれぞれのドレイン同士、ゲート同士、ソース同士が共通接続されている。そしてトランジスタのサイズは、トランジスタ２１１Ａおよび２１１Ｂ、２１２が互いに等しく、トランジスタ２１３Ａ、２１３Ｂ、２１４が互いに等しい。
【０１１７】
図４において、差動段２１はプロセスによるトランジスタ特性ばらつきを防ぐためには、トランジスタ２１１、２１２を互いに等しく、トランジスタ２１３、２１４を互いに等しく設計する。しかし、この場合、電流源２１５の電流の半分しか、トランジスタ２１１、２１３側に流れないため、トランジスタ３１１のトランジスタサイズが大きい場合には、ゲート容量による応答遅延によって、出力電圧が安定しにくい場合がある。
【０１１８】
そこで、トランジスタ２１１、２１３に対して図１３のように同じサイズのトランジスタ２１１Ａ、２１１Ｂ、２１３Ａ、２１３Ｂの２つずつ設けると、電流源２１５の電流の２／３がトランジスタ３１１のゲート電圧の変化に寄与するため、電流源２１５の電流を増加させなくともトランジスタ３１１の応答遅延を抑えることができ、またプロセスによるトランジスタ特性ばらつきを防ぐこともできる。この場合、トランジスタ２１１Ａおよび２１１Ｂを、一つのトランジスタで電流駆動能力をトランジスタ２１２の２倍とし、トランジスタ２１３Ａおよび２１３Ｂを、一つのトランジスタで電流駆動能力をトランジスタ２１４の２倍とする構成としてもよい。
【０１１９】
図１４は、高速充電可能な駆動回路１０（図１に示した回路構成）と、高速放電可能な駆動回路２０（図２に示した回路構成）を組み合わせた駆動回路である。切替スイッチ３、４で、駆動回路１０と駆動回路２０のいずれか一方を選択して駆動することにより、充電も放電も高速に行うことができる。
【０１２０】
動作制御信号は、切替スイッチ３、４で選択されなかった回路の動作を停止させ、電力の消費を抑える。また動作制御信号は、駆動回路１０と駆動回路２０の両方を停止させて出力を停止させることもできる。
【０１２１】
また駆動回路１０が、図９のような低位電源電圧ＶＳＳ付近で動作しない駆動回路で、駆動回路２０が図１０のような高位電源電圧ＶＤＤ付近で動作しない駆動回路である場合でも、出力する電圧に応じて、駆動回路１０と駆動回路２０を切替えて駆動することにより、低位電源電圧ＶＳＳから高位電源電圧ＶＤＤまでの電源電圧範囲での動作が可能となる。
【０１２２】
図１５は、図１４の回路構成の一具体例を示す図であり。図１４の駆動回路１０を図９に示した構成とし、駆動回路２０を図１０に示した構成とし、動作制御信号（図中では省略）によりオン及びオフ制御されるスイッチ５２１、５５１、５５２、５５３、およびスイッチ５２２、５６１、５６２、５６３を含む。
【０１２３】
駆動回路１０は、スイッチ５２１、５５１、５５２、５５３が全てオンのとき動作し、全てオフのとき電流が全て遮断されて停止する。駆動回路２０は、スイッチ５２２、５６１、５６２、５６３が全てオンのとき動作し、全てオフのとき電流が全て遮断されて停止する。上記各スイッチは、図１４のスイッチ３、４の切替機能も含む。
【０１２４】
図１５に示した回路の動作範囲は、駆動電圧によるが低位電源電圧ＶＳＳから高位電源電圧ＶＤＤまでの電源電圧範囲での動作が可能。ただし低位電源電圧ＶＳＳ付近での充電作用および高位電源電圧ＶＤＤ付近での放電作用はできない。例えば、任意の中間電圧に対して、高電位側電圧と低電位側電圧を交互に駆動する場合には、高電位側電圧を駆動する場合に駆動回路１０を動作させ、低電位側電圧を駆動する場合に駆動回路２０を動作させることにより、電源電圧範囲での動作が可能である。
【０１２５】
図１６は、図１５の変更例を示す図であり、図１５の出力端子２にプリチャージ手段を備えたものであり、プリチャージ手段は、プリチャージ電圧VCCをスイッチ５９９を介して出力端子２に接続して構成される。駆動回路１０または駆動回路２０を動作させる前に、スイッチ５９９をオンとして、出力端子２を、電圧VCCにプリチャージする。
【０１２６】
スイッチ５９９をオフとしてプリチャージを終了させた後に、回路１０または回路２０を動作させる。なおプリチャージ電圧VCCは複数のレベル電圧であってもよい。
【０１２７】
図１６に示した回路の動作範囲は、プリチャージ電圧VCCを最適に設定することにより、プリチャージ電圧VCCに対して高電位側電圧を駆動する場合に駆動回路１０を動作させ、低電位側電圧を駆動する場合に駆動回路２０を動作させることにより、任意の駆動に対して低位電源電圧ＶＳＳから高位電源電圧ＶＤＤまでの電源電圧範囲での動作が可能である。
【０１２８】
図１７は、図１５のソースフォロワ放電手段４１、ソースフォロワ充電手段４２の変更例を示す図である。図１７を参照すると、この回路においては、図１１のソースフォロワ放電手段４１の原理を用いて、出力電圧Ｖoutの安定状態において帰還型充電手段１１、帰還型放電手段１２にそれぞれ含まれる充電手段および放電手段から出力端子２へ電流が流れないようにしている。ソースフォロワ放電手段４１において、ＰチャネルＭＯＳトランジスタ４１２のソースと高位電源ＶＤＤ間に、スイッチ５５４と定電流源４１５を備え、ソースフォロワ充電手段４２において、ＮチャネルＭＯＳトランジスタ４２２のソースと低位電源ＶＳＳ間に、スイッチ５６４と定電流源４２５を備えている。
【０１２９】
図１８は、図１５の変更例を示す図である。図１８を参照すると、この回路においては、ソースフォロワ放電手段４１とソースフォロワ充電手段４２をひとつにしたソースフォロワ充放電手段４３を構成し、ソースフォロワ放電手段４１とソースフォロワ充電手段４２の両方の作用をもち、素子数を減らしている。
【０１３０】
ソースフォロワ充放電手段４３において、ソースフォロワ放電手段４１のトランジスタ４１１、４１２、電流源４１４、スイッチ５５３と、ソースフォロワ充電手段４２のトランジスタ４２１、４２２、電流源４２４、スイッチ５６３はそのまま用いる。
【０１３１】
そしてトランジスタ４３１、４３２を付加している。トランジスタ４１１、４１２は、それぞれのゲート・ソース間電圧が等しくなるようにそれぞれの素子サイズと電流源４１４の電流を設定し、同様にトランジスタ４２１、４２２は、それぞれのゲート・ソース間電圧が等しくなるようにそれぞれの素子サイズと電流源４２４の電流を設定し、さらに電流源４１４、４２４は等しい電流に設定する。
【０１３２】
ソースフォロワ充放電手段４３は、特開２０００−３３８４６１号公報（特願平11-145768号）で提案している技術を応用した回路である。ソースフォロワ充放電手段４３の作用は、帰還型充電手段１１を動作させるときには、スイッチ５５３をオンとしてトランジスタ４１２にソースフォロワ放電作用を動作させ、帰還型放電手段１２を動作させるときには、スイッチ５６３をオンとしてトランジスタ４２２にソースフォロワ充電作用を動作させる。
【０１３３】
またトランジスタ４３１、４３２は、それぞれのゲートバイアス電圧ＢＮ、ＢＰが最適な電圧に制御されることにより、入力電圧Ｖinが電源電圧ＶＤＤまたはＶＳＳ付近でトランジスタ４１１または４２１がオフする場合でも、電流源４１４、４２４の電流をトランジスタ４３１、４３２を介して流すことができる。
【０１３４】
ソースフォロワ充放電手段４３は、トランジスタ４１２が低位電源電圧ＶＳＳから閾値電圧分高い電圧までしか出力電圧Ｖoutを引き下げることができず、トランジスタ４２２が高位電源電圧ＶＤＤから閾値電圧分低い電圧までしか出力電圧Ｖoutを引き上げることができないため、スイッチ５５３、５６３を切替えてソースフォロワ充電作用とソースフォロワ放電作用を動作させる場合には、図１８の動作範囲は、図１５のものと同様である。
【０１３５】
また、ソースフォロワ充放電手段４３は、帰還型充電手段１１または帰還型放電手段１２を動作させるときに、スイッチ５５３，５６３の両方をオンとして、ソースフォロワ充電作用とソースフォロワ放電作用の両方を動作可能とすることもできる。この場合には、入力電圧Ｖinが出力電圧Ｖoutより高い場合に、トランジスタ４２２がソースフォロワ充電作用を生じ、入力電圧Ｖinが出力電圧Ｖoutより低い場合にトランジスタ４１２がソースフォロワ放電作用を生じる。
【０１３６】
帰還型充電手段１１または帰還型放電手段１２と同じ作用を生じても、帰還型充電手段１１または帰還型放電手段１２の作用の方が強いため（ソースフォロワ充放電手段４３よりも出力電流大）、出力電圧Ｖoutの変化にほとんど影響は与えない。
【０１３７】
しかしながら、入力電圧Ｖinが低位電源電圧ＶＳＳ付近で帰還型充電手段１１が動作しない電圧範囲でソースフォロワ充放電手段４３のトランジスタ４２２により充電作用を生じさせることができ、同様に、入力電圧Ｖinが高位電源電圧ＶＤＤ付近で帰還型放電手段１２が動作しない電圧範囲でソースフォロワ充放電手段４３のトランジスタ４１２により放電作用を生じさせることができる。したがって、このときの図１８の回路の動作範囲は、任意の駆動に対して低位電源電圧ＶＳＳから高位電源電圧ＶＤＤまでの電源電圧範囲での動作が可能である。
【０１３８】
図１９は、図１４の構成の変形例を示す図であり、図１４において、差動段２１、２２を一つの差動段２３に置き換え、差動段２３の出力で充電手段３１および放電手段３２を制御する構成としたものである。差動段２３は、充電手段３１と放電手段４１のどちらが動作する場合でも動作する。
【０１３９】
動作制御信号は、充電手段３１とソースフォロワ放電手段４１が動作するときは、少なくとも放電手段３２は停止させ、放電手段３２とソースフォロワ充電手段４２が動作するときは、少なくとも充電手段３１は停止させる。
【０１４０】
図１４に示す回路では、駆動回路１０と駆動回路２０がそれぞれ独立して動作するため、例えばＬＳＩプロセスにおいて素子特性にばらつきがでる場合には、駆動回路１０と駆動回路２０でそれぞれ出力ばらつきが生じる。したがって駆動電圧に応じて駆動回路１０と駆動回路２０を切替えて駆動する駆動回路では、複数の駆動電圧の相対的な出力ばらつきも大きくなる。
【０１４１】
一方、図１９に示す構成のように、一つの差動段２３から充電手段３１および放電手段３２の動作を制御する構成では、例えばＬＳＩプロセスにおいて素子特性にばらつきがでる場合でも、充電手段３１および放電手段３２のそれぞれの相対的な出力ばらつきを抑えることが可能である。
【０１４２】
ソースフォロワ放電手段４１およびソースフォロワ充電手段４２は、差動段２３、充電手段３１、放電手段３２とは独立して動作するが、充電手段３１および放電手段４２の駆動能力がソースフォロワ放電手段４１およびソースフォロワ充電手段４２に比べて十分高い場合には、出力電圧Ｖoutは充電手段３１または放電手段３２の出力によってほとんど決まる。そのため、図１９に示す構成では、複数の駆動電圧の相対的な出力ばらつきを抑えることができる。
【０１４３】
図２０は、図１９の構成の変形例を示す図であり、図１９において、ソースフォロワ放電手段４１およびソースフォロワ充電手段４２の替わりに、両方の作用を行うことができるソースフォロワ充放電手段４３に置き換えて構成したものである。
【０１４４】
図２１は、差動対を一つで構成した図１９の構成の一具体例を示す図である。図２１を参照すると、この回路においては、充電手段３１の動作を制御するスイッチ５３１と、放電手段３２の動作を制御するスイッチ５４１を備え、スイッチ５３１、５４１は、充電手段３１と放電手段３２の少なくとも一方は停止させるように制御する。
【０１４５】
差動段２３は、ＮＭＯＳ差動入力回路（上側；高位側電源ＶＤＤ側）と、ＰＭＯＳ差動入力回路（下側；低位側電源ＶＳＳ側）を組み合わせて構成されている。
【０１４６】
ＮＭＯＳ差動入力回路（上側）は、ソースが共通接続されて定電流源２５７に接続され入力Ｖinと出力Ｖoutをゲートに入力し差動対をなすＮチャネルＭＯＳトランジスタ２５５、２５６と、ソースが電源ＶＤＤに接続され差動対の出力にドレインとゲートが接続されたＰチャネルＭＯＳトランジスタ２５２、２５３と、ソースが電源ＶＤＤに接続されゲートがＰチャネルＭＯＳトランジスタ２５２、２５３のゲートにそれぞれ接続されたＰチャネルＭＯＳトランジスタ２５１、２５４と、を備え、ＰチャネルＭＯＳトランジスタ２５４のドレインは、充電手段３１のＰチャネルＭＯＳトランジスタ３１１のゲートに接続されている。
【０１４７】
ＰＭＯＳ差動入力回路（下側）は、ソースが共通接続されて定電流源２６７に接続され入力Ｖinと出力Ｖoutをゲートに入力し差動対をなすＰチャネルＭＯＳトランジスタ２６５、２６６と、ソースが電源ＶＳＳに接続され差動対の出力にドレインとゲートが接続されたＮチャネルＭＯＳトランジスタ２６２、２６３と、ソースが電源ＶＳＳに接続されゲートがＮチャネルＭＯＳトランジスタ２６２、２６３のゲートにそれぞれ接続されたＰチャネルＭＯＳトランジスタ２６１、２６４と、を備え、ＮチャネルＭＯＳトランジスタ２６４のドレインは、放電手段３２のＮチャネルＭＯＳトランジスタ３２１のゲート及びＰチャネルＭＯＳトランジスタ２５４のドレインに接続されており、ＮチャネルＭＯＳトランジスタ２６１のドレインは、ＰチャネルＭＯＳトランジスタ２５１のドレインに接続されている。
【０１４８】
Ｖin＞Ｖoutで、ＮチャネルＭＯＳトランジスタ２５５、２５６のうち、トランジスタ２５５により多くの電流を流すよう作用するため、トランジスタ２５５、２５６のドレイン電流をミラー電流として出力するトランジスタ２５１、２５４のドレイン電流も、トランジスタ２５１の方が大きくなる。
【０１４９】
一方、Ｖin＜Ｖoutでは、トランジスタ２５５、２５６のドレイン電流をミラー電流として出力するトランジスタ２５１、２５４のドレイン電流は、トランジスタ２５４の方が大きくなる。差動対トランジスタ２５１、２５４の電流の和は、電流源２５７で設定される。
【０１５０】
同様に、ＰＭＯＳ差動入力回路（下側）は、Ｖin＞Ｖoutで、トランジスタ２６５、２６６のうちトランジスタ２６６により多くの電流を流すよう作用するため、トランジスタ２６１、２６４のドレイン電流は、トランジスタ２６４の方が大きく、Ｖin＜Ｖoutではトランジスタ２６１の方が大きくなる。差動対トランジスタ２６１、２６４の電流の和は電流源２６７で設定される。
【０１５１】
トランジスタ２５１、２５４のドレイン端子は、それぞれトランジスタ２６１、２６４のドレイン端子と接続されており、電流源２５７、２６７を等しい電流に設定すると、トランジスタ２５１、２６１の共通ドレイン端子Ｎ１４、およびトランジスタ２５４、２６４の共通ドレイン端子Ｎ１５は、Ｖin＞Ｖoutで、Ｎ１４の端子電圧は上昇し、Ｎ１５の端子電圧は低下する。
【０１５２】
一方、Ｖin＜Ｖoutでは、Ｎ１４の端子電圧は低下し、Ｎ１５の端子電圧は上昇する。
【０１５３】
Ｖin＝Ｖoutでは、トランジスタ２５１、２６１が、またトランジスタ２５４、２６４がそれぞれ互いに等しいドレイン電流となるため、Ｎ１５およびＮ１４の端子電圧は任意の電圧をとることができる。
【０１５４】
そして、ノードＮ１５を差動段２３の出力端子とし、充電手段３１のトランジスタ３１１および放電手段３２のトランジスタ３２１のゲートへの共通出力端子とする。
【０１５５】
これにより、Ｖin＞Ｖoutで、スイッチ５３１がオン状態では、Ｎ１５の端子電圧が低下することにより、トランジスタ３１１の充電作用が生じて、出力電圧Ｖoutが引き上げられ、Ｖin＜Ｖoutで、スイッチ５４１がオン状態では、Ｎ１５の端子電圧が上昇することにより、トランジスタ３２１の放電作用が生じて、出力電圧Ｖoutが引き下げられる。
【０１５６】
ＶoutがＶinに近づくにつれて、Ｎ１５の端子電圧は、充電時には、トランジスタ３１１のゲート・ソース間電圧が閾値電圧付近となる電圧レベルまで上昇し、放電時には、トランジスタ３２１のゲート・ソース間電圧が閾値電圧付近となる電圧レベルまで低下する。
【０１５７】
充電時において、入力電圧Ｖinが上位電源電圧ＶＤＤ付近に変化した場合、差動段２３のトランジスタ２６５がオフし、さらに、トランジスタ２６１、２６２もオフとなり、Ｎ１４の端子電圧は上昇する。
【０１５８】
一方、Ｎ１５の端子電圧は、Ｖin＞Ｖoutでは低い電圧で、トランジスタ３１１を充電動作させて出力電圧Ｖoutを引き上げる。そして、出力電圧Ｖoutの上昇に伴って、ノードＮ１５の電圧も上昇する。
【０１５９】
ところが、出力電圧Ｖoutがトランジスタ２６６がオフするレベルまで上昇すると、トランジスタ２６３、２６４もオフとなり、Ｎ１５の端子電圧は、高電位電源電圧ＶＤＤ付近まで上昇してトランジスタ３１１をオフさせる。そのため、制御可能な出力電圧Ｖoutの電圧範囲は、上限が高位電源電圧ＶＤＤからトランジスタ２６６の閾値電圧分低い電圧までとなる。
【０１６０】
これは、放電時において、入力電圧Ｖinが低位電源電圧ＶＳＳ付近に変化した場合も同様に、制御可能な出力電圧Ｖoutの電圧範囲は、下限が低位電源電圧ＶＳＳからトランジスタ２５６の閾値電圧分高い電圧までとなる。
【０１６１】
したがって、図２１に示した回路の動作範囲は、電源電圧ＶＤＤ、ＶＳＳ付近の一部の電圧範囲を除く、その中間の電圧範囲で動作する。
【０１６２】
図２２は、図２１の変更例を示す図である。図２２を参照すると、差動段２３において、ドレインがノードＮ１４に接続され、ゲートがノードＮ１５に接続され、ソースが、ＰチャネルＭＯＳトランジスタ２６６のドレインに接続されたＮチャネルＭＯＳトランジスタ２８１と、ドレインがノードＮ１４に接続され、ゲートがノードＮ１５に接続され、ソースが、ＮチャネルＭＯＳトランジスタ２５６のドレインに接続されたＰチャネルＭＯＳトランジスタ２８２とが付加されており、図２２の動作範囲は任意の駆動に対して低位電源電圧ＶＳＳから高位電源電圧ＶＤＤまでの電源電圧範囲での動作が可能となる。
【０１６３】
差動段２３の正常動作においては、図２１と同様に、Ｖin＝Ｖout以外では、Ｎ１４とＮ１５のそれぞれの端子電圧は相反する電位変動する。
【０１６４】
差動段２３にトランジスタ２８１、２８２を設けた場合、充電時において、入力電圧Ｖinが上位電源電圧ＶＤＤ付近に変化すると、出力電圧Ｖoutは、トランジスタ２６６の閾値電圧レベルまで上昇し、Ｎ１４およびＮ１５の端子電圧は共に上昇しようとする。このときトランジスタ２８１は、ドレインがＮ１４、ゲートがＮ１５、ソースがトランジスタ２６３のドレインに接続されており、ドレインが高電位、ソースが低電位、ゲートが高電位になろうとすると、トランジスタ２８１はオン状態となり、Ｎ１４とトランジスタ２６３のドレイン端子との間に電流パスを発生させる。
【０１６５】
これにより、ＰＭＯＳ差動対トランジスタ２６５、２６６がオフ状態であっても、トランジスタ２５１のドレイン電流がトランジスタ２６３に流れ、トランジスタ２６３、２６４のカレントミラー回路が動作する。
【０１６６】
これにより、Ｎ１５の端子電圧はＮＭＯＳ差動対トランジスタ２５５、２５６のドレイン電流の変動に応じた電位変動を生じて、トランジスタ３１１は充電動作を行うことができる。
【０１６７】
すなわち、充電時に、入力電圧Ｖinが上位電源電圧ＶＤＤ付近に変化した場合でも、差動段２３はＮＭＯＳ差動入力回路（上側）とトランジスタ２６３、２６４によるカレントミラー回路の動作により、Ｎ１５の端子電圧を変動させて出力電圧Ｖoutを入力電圧Ｖinまで引き上げることができる。
【０１６８】
同様に、放電時において入力電圧Ｖinが低位電源電圧ＶＳＳ付近に変化すると、出力電圧Ｖoutは、トランジスタ２５６の閾値電圧レベルまで低下し、Ｎ１４およびＮ１５の端子電圧は共に低下しようとする。
【０１６９】
このとき、トランジスタ２８２はドレインがＮ１４、ゲートがＮ１５、ソースがトランジスタ２５３のドレインに接続されており、ドレインが低電位、ソースが高電位、ゲートが低電位になろうとするとトランジスタ２８２はオン状態となり、トランジスタ２５３のドレイン端子とＮ１４との間に電流パスを発生させる。
【０１７０】
これによりＮＭＯＳ差動対トランジスタトランジスタ２５５、２５６がオフ状態であっても、トランジスタ２５３のドレイン電流がトランジスタ２６１に流れ、トランジスタ２５３、２５４のカレントミラー回路が動作する。
【０１７１】
これにより、Ｎ１５の端子電圧はＰＭＯＳ差動対トランジスタ２６５、２６６のドレイン電流に応じて電位変動を生じ、トランジスタ３２１は放電動作を行うことができる。
【０１７２】
すなわち、放電時に入力電圧Ｖinが低位電源電圧ＶＳＳ付近に変化した場合でも、差動段２３はＰＭＯＳ差動入力回路（下側）とトランジスタ２５３、２５４によるカレントミラー回路の動作により、Ｎ１５の端子電圧を変動させて出力電圧Ｖoutを入力電圧Ｖinまで引き下げることができる。
【０１７３】
トランジスタ２８１は、Ｎ１４、Ｎ１５の端子電圧が相反する電位変動をする正常動作時においても、Ｎ１４が低電位、Ｎ１５が高電位に変化する場合にオン状態となり、Ｎ１４とトランジスタ２６３のドレイン端子間をショートさせるが、どちらも低電位であればショートしていても問題なく、これによってＮ１５の電位変動に影響を与えることはなく、出力電圧Ｖoutへの影響はない。
【０１７４】
同様に、トランジスタ２８２もＮ１４が高電位、Ｎ１５が低電位に変化する場合に、オン状態となり、Ｎ１４とトランジスタ２５３のドレイン端子間をショートさせるが、どちらも高電位であればショートしていても問題なく、これによってＮ１５の電位変動に影響を与えることはなく出力電圧Ｖoutへの影響はない。
【０１７５】
以上のように差動段２３はトランジスタ２８１、２８２を設けることにより、電源電圧範囲の任意の入力電圧Ｖinに対して正常に動作し、図２２に示す回路を電源電圧範囲で動作することができる。
【０１７６】
なお差動段２３は、トランジスタ３１１、３２１のゲートを共通の出力端子Ｎ１５で制御しているので、差動段２３を構成する各トランジスタの特性ばらつきが生じた場合でも、充電作用および放電作用とも同じ方向に出力電圧のずれを生じるため、複数の駆動電圧の相対的な出力電圧ばらつきを十分小さく抑えることができる。
【０１７７】
図２３は、図２２の変更例を示す図であり、この回路構成は、図２１の構成にも適用できる。図２３を参照すると、充電手段３１が充電作用を開始する前にトランジスタ３１１を一時的にオフ状態にするスイッチ５３２を設け、放電手段３２が放電作用を開始する前にトランジスタ３１２を一時的にオフ状態にするスイッチ５４２を備えている。
【０１７８】
スイッチ５３２、５４２は、スイッチ５３１、５４１のオン、オフの切替えによる充電と放電の切替え時に、Ｎ１５の端子電圧をリセットし、充電と放電の切替え時に、出力電圧Ｖoutの不要な電圧変動を防ぐ作用をもつ。
【０１７９】
差動段２３の出力端子Ｎ１５は、出力電圧Ｖoutが電圧Ｖinに近づくにつれて、Ｎ１５の端子電圧は充電時には、トランジスタ３１１のゲート・ソース間電圧が閾値電圧付近となる電圧レベルまで上昇して安定し、放電時にはトランジスタ３２１のゲート・ソース間電圧が閾値電圧付近となる電圧レベルまで低下して安定する。
【０１８０】
そのため、スイッチ５３２、５４２がない場合には、放電から充電への切替時には、充電作用の強い状態からトランジスタ３１１の動作が開始され、充電から放電への切替時には、放電作用の強い状態からトランジスタ３２１の動作が開始される。これにより充電と放電の切替時には、入力電圧Ｖinに関係なく瞬間的に充電または放電が生じて出力電圧Ｖoutが変動する可能性がある。
【０１８１】
そこで、スイッチ５３２、５４２を設けて、放電から充電への切替時には、スイッチ５３２を、スイッチ５４１がオフとなった後の短い時間だけオン状態とし、Ｎ１５の端子電圧を高位電源電圧ＶＤＤまで引き上げるように制御する。これにより、スイッチ５３１がオンとなって充電動作が開始されるときに、トランジスタ３１１をオフ状態から動作を開始させることができる。
【０１８２】
また充電から放電への切替時には、スイッチ５４２を、スイッチ５３１がオフとなった後の短い時間だけオン状態にし、Ｎ１５の端子電圧を、低位電源電圧ＶＳＳまで引き下げるように制御する。これにより、スイッチ５４１がオンとなって放電動作が開始されるときに、トランジスタ３２１をオフ状態から動作を開始させることができる。
【０１８３】
以上のようにスイッチ５３２、５４２を設けることにより、充電と放電の切替時に出力電圧Ｖoutが入力電圧Ｖinに関係なく変動するのを防ぐことができる。
【０１８４】
図２４は、図２０に示した回路の一具体例を示す図である。図２４を参照すると、この回路は、図２３のソースフォロワ放電手段４１とソースフォロワ充電手段４２を、ソースフォロワ充放電手段４３に置き換えたものである。ソースフォロワ放電手段４１とソースフォロワ充電手段４２を、ソースフォロワ充放電手段４３に置き換える構成は、図２１、図２２、図２３に示した回路にも適用可能である。
【０１８５】
図２５は、図２１におけるソースフォロワ放電手段４１とソースフォロワ充電手段４２の構成の一具体例を示す図である。図２５を参照すると、ソースフォロワ放電手段４１とソースフォロワ充電手段４２は、図１７に示した回路構成と同じ構成とし、Ｖout＝Ｖinの出力安定状態で、充電手段３１のトランジスタ３１１または放電手段３２のトランジスタ３２１のドレイン電流がほとんど流れないような構成としている。
【０１８６】
図２６は、図２２のソースフォロワ放電手段４１とソースフォロワ充電手段４２の構成の一具体例を示す図である。図２６において、ソースフォロワ放電手段４１とソースフォロワ充電手段４２は、図１７に示した回路構成と同じ構成であり、その作用については図１７の説明が参照されるため、説明は省略する。
【０１８７】
図２７は、図２３のソースフォロワ放電手段４１とソースフォロワ充電手段４２の構成の一具体例を示す図である。図２７において、ソースフォロワ放電手段４１とソースフォロワ充電手段４２は、図１７に示した回路構成と同じ構成である。
【０１８８】
図２８は、図２４のソースフォロワ充放電手段４３の具体例を示す図である。ソースフォロワ充放電手段４３は、図１８に示した回路構成と同じであり、その作用については図１８の説明が参照されるため、説明は省略する。
【０１８９】
図２９は、図１乃至図２８に示した回路を、液晶表示装置のデータドライバのバッファ１００として用いる場合の具体例を示す図である。図２９を参照すると、このドライバは、高位側電源ＶＤＤと低位側電源ＶＳＳ間に接続された抵抗ストリング２００と、デコーダ３００（選択回路）と、出力端子群４００と、出力段１００と、を備えて構成される。
【０１９０】
抵抗ストリング２００の各端子（タップ）から生成した複数の階調電圧の中から、各出力ごとに映像デジタル信号に応じてデコーダ３００で階調電圧を選択し、バッファ１００で増幅して出力端子４００に接続されたデータ線を駆動する。バッファ１００として、図１乃至図２８を参照して説明した本実施例の回路を適用することができる。
【０１９１】
図３０は、図２９において、バッファ１００における素子の特性ばらつきが大きい場合には、バッファ１００で所望の電圧付近まで高速に駆動した後、バッファ１００を停止し、スイッチ１０１をオンとして、抵抗ストリング２００から直接電荷を供給してデータ線を駆動する。
【０１９２】
図３１は、高速充電作用と高速放電作用を切替えて駆動することのできる図１４から図２８に示した構成において、液晶表示装置のデータドライバのバッファに用いる場合の動作制御方法の具体例を示す図である。任意の駆動電圧に対して高速駆動が可能である。
【０１９３】
高速充電作用と高速放電作用は、それぞれ充電手段３１と放電手段３２の動作により行われ、図１４から図２８までの各構成において、少なくとも一方が動作しているときは、他方は停止させておかなければならない。
【０１９４】
図３１は、液晶表示における階調レベルに対して、充電手段３１と放電手段３２の制御方法の具体例を示す。
【０１９５】
図１４から図２８の差動段２１、２２、２３、ソースフォロワ放電手段４１、ソースフォロワ充電手段４２、ソースフォロワ充放電手段４３のそれぞれは充電手段３１と放電手段３２の制御に対応した制御が行われるものとする。なおソースフォロワ動作による駆動は、特に大容量負荷を駆動するときには駆動速度が低下するため、高速駆動を行うためには充電手段３１や放電手段３２が常に動作するように制御する必要がある。
【０１９６】
図３１は、データ線に出力する階調レベルが連続するデータ選択期間において高位レベルと低位レベルを交互に出力する場合の駆動方法で、液晶表示装置のドット反転駆動を行う場合に適用することができる。
【０１９７】
複数の階調レベルの高位レベルと低位レベルの判別は、一定のコモン電圧に対して駆動電圧の極性の正負を指定する極性反転信号により判別することができる。そして高位レベルが指定された場合に充電手段３１を動作させて高速充電して階調電圧を駆動し、低位レベルが指定された場合に放電手段３２を動作させて高速放電して階調電圧を駆動する。これにより任意の階調電圧の駆動において高速駆動が実現できる。
【０１９８】
なおソースフォロワ放電手段４１、ソースフォロワ充電手段４２、ソースフォロワ充放電手段４３は、それぞれの構成においてオーバーシュートやアンダーシュートを抑えて出力電圧を高速に安定させるように作用する。
【０１９９】
また図１６に示した構成のように、出力端子２のプリチャージ手段をもつ構成では、液晶表示装置のコモン反転駆動を行う場合にも、図３１の制御方法を適用することができる。
【０２００】
この場合には、プリチャージ手段により複数の階調レベルの中央階調レベルにプリチャージを行う。このときの高位レベルと低位レベルの判別は、中央階調を境に異なる値をとる映像デジタル信号の最上位ビット信号と極性反転信号によって行うことができる。
【０２０１】
そして１データ選択期間において、中央階調レベルにプリチャージされたデータ線を、図３１の制御方法で駆動することにより、任意の階調電圧の駆動において高速駆動が実現できる。
【０２０２】
図３２は、図３１の変更例を示す図である。図３２は、データ線に出力する階調レベルが連続するデータ選択期間において、高位レベルと低位レベルを任意に出力する場合の駆動方法であり、液晶表示装置のコモン反転駆動を行う場合に適用することができる。
【０２０３】
コモン反転駆動においては、所定の電圧にプリチャージする場合を除いて、１データ選択期間内に、コモン電圧の変動に伴い、データ線電圧も容量を介して変動を受ける。そのため、１データ選択期間開始時に、充電か放電かが一意に決まらない。
【０２０４】
そこで、１データ選択期間を、前半ｔ０−ｔ１区間と、後半ｔ１−ｔ２区間に分け、高位レベルの階調電圧を駆動する場合には前半ｔ０−ｔ１区間に、放電手段３２を動作させ、後半ｔ１−ｔ２区間に充電手段３１を動作させる。
【０２０５】
同様に、低位レベルの階調電圧を駆動する場合には前半ｔ０−ｔ１区間に充電手段３１を動作させ、後半ｔ１−ｔ２区間に放電手段３２を動作させる。なお前半ｔ０−ｔ１区間は少なくともコモン電圧が安定するまでの時間とする。
【０２０６】
また高位レベルと低位レベルの判別は、映像デジタル信号の複数の上位ビット信号と極性反転信号によって行うことができる。最も簡単には中央階調を境に異なる値をとる最上位ビット信号を用いる。このような制御方法により、コモン電圧の変動によりデータ線電圧が変動した場合でも、任意の階調電圧の駆動において高速駆動が実現できる。
【０２０７】
なお、上記実施例では、ＭＯＳトランジスタを例に説明したがバイポーラトランジスタによる駆動回路（バッファ回路）に対しても適用可能であることは勿論であり、位相補償容量をもたない電圧フォロワー構成の帰還型充電（放電）手段と、エミッタフォロワ放電（充電）手段を組み合わせて構成される。
【０２０８】
本発明は、ボルテージフォロワとして用いられるＯＰアンプ（operational ammplifier）に適用した場合、発振防止用の位相補償用容量を要せず、低消費電力化を達成し、好適とされる。増幅度１の非反転増幅器であるボルテージフォロワは、ＯＰアンプの非反転入力端子に入力信号を入力し、出力信号を反転入力端子に帰還入力し、入力信号と同相の電圧を出力する。ＯＰアンプはボルテージフォロワとして用いる場合、位相補償用容量の容量値を最も大きくする必要があり、スルーレートが低くなるが、本発明は、位相補償用容量を必要とせず、スルーレートの高速化を達成するものであり、さらに、大振幅の入力電圧に対応可能としている。ＯＰアンプの差動段に加えて、入力信号と出力信号の差電圧に基づき出力端子を充電する充電手段（図３の３１）と、入力信号に基づき出力バイアス電圧を制御するバイアス制御手段（図３の５１）と、ＯＰアンプの出力端子（図３の２）の放電パスに挿入され、前記バイアス制御手段（図３の５１）から出力されるバイアス電圧を入力とするソースフォロワ構成のトランジスタ（図３の４１２）を有するソースフォロワ放電手段（図３の４１）を備える。また、入力信号と前記出力信号の差電圧に基づき出力端子を放電する放電手段（図６の３２）と、入力信号に基づき出力バイアス電圧を制御するバイアス制御手段（図６の５２）と、出力端子（図６の２）の充電パスに挿入され、前記バイアス制御手段（図６の５２）から出力されるバイアス電圧を入力とするソースフォロワ構成のトランジスタ（図６の４２２）を有するソースフォロワ充電手段（図６の４２）を備える。図１４、図１９等に示したように、帰還型充電手段（１１）と帰還型放電手段（１２）、あるいは、充電手段（３１）と放電手段（３２）は、その一方が活性化されているとき他方は不活性状態となるように、動作制御信号によりオン及びオフされるスイッチによって制御され、ソースフォロワ放電手段（４１）とソースフォロワ充電手段（４２）についても同様とされる。なお、これらの回路は、全てＯＰアンプに内蔵する構成としてもよい。これとは別に、差動段をＯＰアンプで構成し、充電手段（３１）と放電手段（３２）、ソースフォロワ放電手段（４１）とソースフォロワ充電手段（４２）を、外付け回路で構成してもよい。
【０２０９】
以上説明したように、本発明において、フォロワ型放電手段（図１の４１）は、差動段（図１の２１）を備え、ボルテージフォロワ構成とされる帰還型充電手段（図１の１１）と組み合わせた場合に、位相補償容量を必要としないことから、低消費電力化、高速化、回路規模の縮減に好適とされるが、フォロワ型放電手段（図１の４１）の適用対象は、かかる差動構成の帰還型増幅回路にのみ限定されるものではない。例えば、入力端子から入力信号を受けて出力端子を駆動するバッファ回路（差動入力構成をとらないバッファ回路であっても可）の出力端子に、前記したフォロワ型放電手段（図１の４１）を接続した場合、出力端子のリンギング発生等を抑止し、出力信号を高速に安定化させることができるという効果を奏する。同様に、このバッファ回路の出力端子に、フォロワ型充電手段（図２の４２）を接続した場合にも、出力信号を高速に安定化させる、という効果を奏する。バッファ回路の出力端子に、フォロワ型放電手段（図１の４１）と、フォロワ型充電手段（図２の４２）を接続してもよいことは勿論である。フォロワ型放電手段と、フォロワ型充電手段は、図３、図６等に示した回路構成のものがそのまま用いられる。
【０２１０】
また、段落［０１３３］に追加して付言すれば、トランジスタ４３１、４３２はそれぞれスイッチ５６３、５５３のオン、オフ制御と同じ制御を行うスイッチに置き換えてもよい。
次に、シミュレーション結果によって本発明の効果を具体的に示す。このシミュレーションでは、本発明の駆動回路の低電力性能及び高速性能を示すため、図４６に示すような表示パネルのデータ線等の大容量配線負荷（１データ線負荷：60kΩ、60pF）に対する評価を行った。図４６に示すように、大容量配線負荷は、抵抗と容量の積分回路を５段縦続形態に接続した等価回路で構成されており、負荷近端に駆動回路の出力端Ｖｏｕｔが接続される。シミュレーションに用いた駆動回路は、図１５に示した構成とし、電源電圧は、高位側電源電圧ＶＤＤ＝７Ｖ、低位側電源電圧ＶＳＳ＝０Ｖとした。
【０２１１】
図３６は、最大振幅相当となる駆動電圧0.2V-6.8Vのときの負荷近端と負荷遠端の出力電圧波形を示す図である。このときの出力遅延時間を図３７に示す。出力遅延時間は振幅電圧の３τ（９５％変化）に要する時間である。なお、τは、ＣＲ回路の時定数であり、指数関数のパルス応答曲線１−exp（−ｔ／τ）において、ｔ＝３τは０．９５（全振幅の９５％）となる。０．２Ｖ−６．８Ｖ駆動時の負荷近端の出力遅延時間は、立ち上がり＝0.34μｓ、立ち下がり＝0.42μｓであり、負荷遠端の出力遅延時間は、立ち上がり＝5.83μｓ、立ち下がり＝5.88μｓである。駆動回路の負荷駆動速度は負荷近端の電圧変化の速さで判断することができる。
【０２１２】
図３７から、負荷近端の電圧変化の速さは、立上がり（充電）、及び立下り（放電）ともに0.5μｓ以下とされ、極めて高速であり、本発明の実施例に係る駆動回路の高速性能が実証されている。
【０２１３】
また図３８は、図３６の駆動における駆動回路の高位側電源ＶＤＤの消費電流の変化を示す図である。図３８において、時間0μｓ〜10μｓの消費電流は、駆動回路の動作維持に要する静消費電流を示し、時間10μｓ〜20μｓの消費電流は静消費電流に負荷容量の充電電流が加算された動消費電流を示している。位相補償容量を備えた従来の帰還型増幅回路では、図３６のような高速駆動を実現するには数十μＡの静消費電流が必要である。図３８からもわかるように、本発明の実施例に係る駆動回路の動作維持に要する静消費電流は、約2μＡと十分小さく、本発明の駆動回路の低電力性能が実証されている。なお、負荷容量が、図４６に示したものと比べて十分小さい場合には、本発明の駆動回路の動作維持に要する静消費電流を更に小さく抑えることが可能である。
【０２１４】
また図３９に、無負荷時の出力波形を示す。図３９より、無負荷時においても、本発明の駆動回路は、位相補償容量をもたなくても、ソースフォロワ動作による出力安定化作用により、発振しないことが示されている。なお上記シミュレーションは大容量負荷に対して行った結果であるが、負荷容量の小さい場合には、数百ｎＡ（ナノアンペア）オーダーの小さい静消費電流で十分高速に駆動することもできる。
【０２１５】
以上説明した通り、本発明に係る駆動回路は、小容量負荷から大容量負荷にわたって、低電力高速駆動を実現することができる。また本発明の実施例として説明した図１６から図１８に示した駆動回路のそれぞれについても、図１５と同様の性能をもつ。また図２１から図２８にそれぞれ示した駆動回路については、図１５に比べた場合、差動回路の構成が複雑で、電流経路が多いため、図１５に示した構成と比べて、静消費電流はやや増加するが、位相補償容量を設けないことにより、十分低消費電流で高速駆動が実現できる。
【０２１６】
次に、本発明の駆動回路において、大容量負荷を駆動するときの特有の現象について、シミュレーション結果を参照して説明する。負荷条件および電源電圧条件は、上述のシミュレーションと同様である。
【０２１７】
図４０、図４１は、本発明の実施例をなす図１５の駆動回路により、図４６に示した大容量配線負荷に対して、電源電圧範囲の中間付近電圧５Ｖを出力した場合の、負荷近端と負荷遠端の出力電圧波形である。図４０は、波形全体図、図４１は拡大図である。図４０、及び図４１には、立ち上がり直後の負荷近端の電圧が減衰振動している様子が示されている。なお、図面は省略するが、立ち下がり直後の負荷近端の電圧にも同様に減衰振動が生じる。この現象は、大容量配線負荷特有であり、配線抵抗が十分小さい場合や配線容量の小さい場合または配線抵抗が小さい場合には生じない。この減衰振動は、負荷近端から負荷遠端への電荷の緩和現象と、駆動回路の帰還型充電（放電）手段による高速動作によって生じる現象である。
【０２１８】
図４０、図４１を参照すると、時間10μｓ以後に、大容量配線負荷は、駆動回路の帰還型充電手段により高速充電され、負荷近端電圧は、所望の駆動電圧（５Ｖ）まで一気に充電される。このとき、駆動回路の帰還応答に遅延があるため、オーバーシュートが生じるが、同時に、オーバーシュートを抑制して、所望の駆動電圧まで引き下げる作用も生じる。このとき負荷容量が小さければ速やかに所望の電圧に安定するが、大容量配線負荷の場合、負荷近端が所望の駆動電圧まで充電されても、負荷遠端は速やかに追随しない。したがって、負荷近端から負荷遠端への電荷の緩和により、負荷近端電圧は所望の駆動電圧よりも低下（アンダーシュート）する。これにより、再び、帰還型充電手段による高速充電が行われる。このように、高速充電によるオーバーシュートと、電荷の緩和によるアンダーシュートが高速に繰り返されることにより、振動が生じる。そして、負荷遠端電圧が負荷近端電圧に近づいてくると、電荷の緩和によるアンダーシュートが小さくなるため、高速充電によるオーバーシュートも小さくなり、振動は減衰して所望の駆動電圧に安定する。
【０２１９】
大容量配線負荷駆動における、上記のような負荷近端の減衰振動は、発振とは異なり、速やかに収束するものであることから、実用上、特に問題ではないと考えられる。
【０２２０】
しかしながら、滑らかな出力波形を得たい場合には、振動抑制用の容量値の十分小さな容量を、駆動回路の内部に設けてもよい。図４２は、本発明の実施例の変形例を示す図である。図４２には、図１５に示した駆動回路において、差動段（２１３、２１４）、差動段（２２３、２２４）の出力と出力端子２の間に、それぞれ、0.1pFの振動抑制容量２１６、２２６を設けた構成である。
【０２２１】
図４２の駆動回路により、図４６に示した大容量配線負荷に対して、電源電圧範囲の中間付近電圧５Ｖを出力した場合の、負荷近端と負荷遠端の出力電圧波形を、図４３に示す。図４３は全体波形図であり、図４４は、図４３の部分拡大図である。図４３、図４４より、0.1pF程度の容量を設けることにより、図４０、図４１の減衰振動を除去することができる。そして、駆動回路に設けられる、振動抑制容量の容量値は、十分小さくてよいため、駆動速度への影響や消費電流の増加はほとんどなく、またトランジスタ容量を用いて容易に形成することもできる。
【０２２２】
本発明の各実施例をなす図１６から図１８、図２１から図２８に示す各駆動回路についても、図１５と同様に、差動対の出力と出力端子間に振動抑制容量を付加することにより、大容量配線負荷を駆動する時に、なめらかな出力電圧波形を得ることができる。
【０２２３】
図４５は、図２７に示した駆動回路に対して振動抑制容量を付加した構成である。図４５において、振動抑制容量２６８は、差動回路２３の出力端子Ｎ１５と出力端子２との間に設けられている。図２１から図２８に示す駆動回路では、差動回路２３が、充電動作と放電動作で共通であるため、振動抑制容量は１つ設ければよい。
【０２２４】
また、更なる研究の結果、更に以下の知見が得られた。本発明は、低消費電力の帰還型増幅回路や駆動回路の実現のために、位相補償容量を必要としないで出力安定化を実現する構成を提供するものである。そのためには、出力が所望の電圧となるところで、電流駆動能力が十分小となる充電手段および放電手段を有する帰還型増幅回路において、充電手段又は放電手段の一方を帰還型構成とし、他方を応答遅延のほとんどない非帰還構成とする。この回路の原理・作用は、出力を所望の電圧に変化させる動作において、充電手段又は放電手段の一方が帰還型構成である場合には、応答遅延が生じてオーバーシュートやアンダーシュートが発生するが、充電手段又は放電手段の他方が非帰還構成で応答遅延がほとんどなければ、オーバーシュートやアンダーシュートを速やかに抑えて、出力を安定化させることができる。そのため位相補償容量を必要としない、もしくは、位相補償容量を十分小さく抑えることができ、位相補償容量の充放電に必要な電流を抑えて消費電力を削減することができるというものである。
【０２２５】
図１から図３２に示した構成、図３６から図４６は、非帰還構成の充電手段又は放電手段としてソースフォロワ充電手段又はソースフォロワ放電手段を用いた実施例を示したものであるといえる。
【０２２６】
例えば図４や図９に示す例では、充電手段は、帰還型構成のボルテージフォロワ回路１１であり、放電手段は、非帰還型構成のソースフォロワ放電手段４１である。帰還型構成のボルテージフォロワ回路１１は、出力電圧Voutの変化を受けて差動段２１が動作し、差動段２１の出力の変化を受けて充電手段３１が動作するため、出力電圧Voutの変化が充電作用に反映されるまでに差動段２１の動作遅延（応答遅延）を必ず含むため、出力電圧Voutがオーバーシュートする。そして差動段２１の構成が複雑であるほど応答遅延も大きく、オーバーシュートも大きくなる。一方、ソースフォロワ放電手段４１は、トランジスタ４１２がソースフォロワ構成となっており、ゲートが入力電圧Vinに応じた電圧に制御されており、出力が所望の電圧（Vin）以上になると、トランジスタ４１２のゲート・ソース間電圧が増加し、放電作用が生じる。ソースフォロワ放電手段４１では、出力電圧の変化すなわちトランジスタ４１２のゲート・ソース間電圧の変化が瞬時に放電能力に反映されるため、応答遅延がほとんど生じない。
【０２２７】
このため、ボルテージフォロワ回路１１によりオーバーシュートが生じても、ソースフォロワ放電手段４１により、オーバーシュートした出力電圧を所望の電圧まで速やかに放電させて安定させることができる。この原理は、ソースフォロワ充電手段又はソースフォロワ放電手段を用いた他の実施例の構成でも同様である。
【０２２８】
しかしながら、本発明において、ソースフォロワ構成以外でも、応答遅延のほとんどない非帰還構成であれば、位相補償容量を必要としない帰還型増幅回路や駆動回路を実現できるという知見に到達する。図４７は、その一例を示す図である。
【０２２９】
図４７は、本発明のさらに別の実施例の構成を示す図である。図４７を参照すると、この実施例の回路は、入力電圧Ｖinと出力電圧Ｖoutの２つの入力により充電作用を生じて出力電圧Ｖoutを引き上げることのできる帰還型充電手段１１と、帰還型充電手段１１とは独立した動作で入力電圧Ｖinに応じた所望の電圧と出力電圧Ｖoutとの電圧差に応じて動作する放電手段６１とを備えている。図４７は、図３に示したソースフォロワ放電手段４１を、放電手段６１で置き換えた構成であり、同じ構成部分については、同じ参照番号が付されている。
【０２３０】
帰還型充電手段１１は、入力電圧Ｖinと出力電圧Ｖoutの２つの電圧差に応じて動作する差動段２１と、差動段２１の出力に応じて充電作用を生じる充電手段３１とを備えている。本実施例は、位相補償手段（位相補償容量）を設けない構成もしくは十分小さい位相補償容量としたことにより、低消費電力で高速駆動が可能となる。
【０２３１】
入力電圧Ｖinに応じて出力電圧Ｖoutに所望の電圧を出力する駆動回路において、帰還型充電手段１１は、ＶinとＶoutとの電圧差に応じて動作し、出力電圧Ｖoutが所望の電圧よりも低い場合に、その充電作用により、出力電圧Ｖoutを所望の電圧に引き上げる。帰還型充電手段１１は、位相補償手段を設けないことにより、低消費電力で高速に動作可能であるが、帰還型の構成では、回路素子の寄生容量等により、出力電圧Ｖoutの変化が充電作用に反映されるまでのわずかな応答遅延があり、オーバーシュート（過充電）を生じる場合がある。
【０２３２】
一方、放電手段６１は、ドレインが出力端子２に接続され、ソースが低位電源電圧ＶＳＳに接続されたＮチャネルＭＯＳトランジスタ６０１と、入力電圧Ｖinに応じた所望の電圧を参照電圧とし、出力電圧Voutに応じてＮチャネルＭＯＳトランジスタ６０１のゲート電圧を制御するゲートバイアス制御手段６２と、を備えて構成される。
【０２３３】
具体的には、ゲートバイアス制御手段６２は、所望の出力電圧を駆動する期間において、出力電圧VoutとＮチャネルＭＯＳトランジスタ６０１のゲートバイアスとの電圧差が、出力電圧の変化に対しても、遅延なくほぼ一定に保たれるように、ゲートバイアスを制御する。
【０２３４】
またゲートバイアス制御手段６２は、出力電圧とＮチャネルＭＯＳトランジスタ６０１のゲートバイアスとの電圧差を、出力電圧が所望の電圧となるときにＮチャネルＭＯＳトランジスタ６０１のゲート・ソース間電圧が閾値電圧付近となるように、ゲートバイアスを制御する。これにより、放電手段６１は、所望の電圧と出力電圧Ｖoutの電圧差に応じた放電能力をもち、出力電圧Ｖoutが所望の電圧よりも高い場合に、トランジスタの放電作用により出力電圧Ｖoutを所望の電圧まで引き下げることができる。
【０２３５】
放電手段６１の作用について更に説明する。放電手段６１において、出力電圧ＶoutとＮチャネルＭＯＳトランジスタ６０１のゲートバイアスとの電圧差がほぼ一定に保たれているため、出力電圧Ｖoutが所望の電圧より高い場合には、ＮチャネルＭＯＳトランジスタ６０１のゲートバイアスは引上げられ、ＮチャネルＭＯＳトランジスタ６０１のゲート・ソース間電圧が大きくなり、出力電圧Ｖoutと所望の電圧の電圧差に応じた放電能力で放電作用を生じる。
【０２３６】
そして出力電圧Ｖoutが所望の電圧まで低下すると、ＮチャネルＭＯＳトランジスタ６０１のゲート・ソース間電圧は閾値電圧付近となり、放電作用はほぼ停止する。
【０２３７】
一方、出力電圧Ｖoutが所望の電圧より低い場合には、ＮチャネルＭＯＳトランジスタ６０１のゲート・ソース間電圧は閾値電圧以下となり放電作用は生じない。
【０２３８】
放電手段６１は、ゲートバイアス制御手段６２によるＮチャネルＭＯＳトランジスタ６０１のゲートバイアス制御が出力電圧の変化に対して遅延なく行われることにより、所望の電圧よりも高い出力電圧Voutを速やかに所望の電圧まで引き下げて安定化させることができる。
【０２３９】
なお、ゲートバイアス制御手段６２の制御において、出力電圧Ｖoutが所望の電圧よりも低い場合には、ＮチャネルＭＯＳトランジスタ６０１のゲート・ソース間電圧が閾値電圧以下であればよく、このときに出力電圧Ｖoutとゲートバイアスとの電圧差が変化してもかまわない。
【０２４０】
以上のように、本実施例の駆動回路は、出力電圧Ｖoutが所望の電圧よりも低い場合では、帰還型充電手段１１によって出力電圧Ｖoutを高速に所望の電圧に引き上げることができる。このとき、わずかなオーバーシュート（過充電）を生じても、放電手段６１により、速やかに所望の電圧まで引き下げて安定な出力となる。
【０２４１】
一方、出力電圧Ｖoutが所望の電圧よりも高い場合では、放電手段６１により所望の電圧まで引き下げて安定な出力となる。
【０２４２】
また、帰還型充電手段１１は、位相補償容量をもたないことにより、回路素子の寄生容量等によるわずかな応答遅延しかないため、オーバーシュートを生じた場合でも、十分小さいレベルに抑えられる。そのため、帰還型充電手段１１と放電手段６１の組合せにより、充電時においては、高速充電とともに所望の電圧に高速安定させることができる。
【０２４３】
図４８は図４７の一具体例を示したものである。図４８は図９のソースフォロワ放電手段４１を放電手段６１に変更した構成であり、同じ構成部分については同じ参照番号を用いる。図４８は、出力電圧Ｖoutを入力電圧Ｖinと等しい電圧に駆動する駆動回路である。
【０２４４】
図４８を参照すると、帰還型充電手段１１において、差動段２１は、ＮチャネルＭＯＳトランジスタ２１３、２１４による差動入力対と、その能動負荷としてＰチャネルＭＯＳトランジスタ２１２、２１１よりなるカレントミラー回路をもつ差動段よりなり、出力電圧Ｖoutを入力に戻す帰還型の構成である。
【０２４５】
帰還型充電手段１１を構成する差動段２１と充電手段３１は、Ｖout＜Ｖinのときに、トランジスタ３１１による充電作用を生じ、出力電圧ＶoutをＶinまで引き上げ、Ｖout＞Ｖinでは、トランジスタ３１１がオフとなり、充電作用は生じない。
【０２４６】
しかし、Ｖout＜Ｖinにおいて、出力電圧ＶoutがＶinまで高速に変化する場合には、出力電圧Ｖoutの変化が充電作用に反映されるまでのわずかな応答遅延があり、オーバーシュート（過充電）を生じる。
【０２４７】
一方、放電手段６１の構成は、特開平１１−２５９０５２号公報の構成を一部変更して応用したものであり、ドレインが出力端子２に接続され、ソースが低位電源電圧ＶＳＳに接続されたＮチャネルＭＯＳトランジスタ６０１と、入力電圧Ｖinを参照電圧とし、出力電圧Voutに応じてＮチャネルＭＯＳトランジスタ６０１のゲート電圧を制御するゲートバイアス制御手段６２とを備えて構成される。
ゲートバイアス制御手段６２は、一端がＮチャネルＭＯＳトランジスタ６０１のゲートに接続された容量素子６０２と、入力端子１と容量素子６０２の他端との間に接続されたスイッチ６１１と、出力端子２と容量素子６０２の他端との間に接続されたスイッチ６１３と、ＮチャネルＭＯＳトランジスタ６０１のゲートに対して電圧Vrefの供給、遮断を制御するスイッチ６１２と、を備えて構成される。この電圧Vrefは、ＮチャネルＭＯＳトランジスタ６０１のゲート・ソース間電圧が閾値電圧付近となるようなゲートバイアス電圧として与えられる。
【０２４８】
図４９は、この実施例の駆動回路において、出力電圧Ｖoutを入力電圧Ｖinと等しい電圧に駆動する１出力期間における、スイッチ６１１、６１２、６１３の制御を示すタイミングチャートである。この実施例におけるゲートバイアス制御手段６２の作用を、図４８、及び図４９を参照して説明する。
【０２４９】
１出力期間の始めにおいて、期間ｔ０−ｔ１間でスイッチ６１１とスイッチ６１２を共にオンとする。このときＮチャネルＭＯＳトランジスタ６０１には電圧Vrefがゲートバイアスとして与えられ、ＮチャネルＭＯＳトランジスタ６０１のゲート・ソース間電圧が閾値電圧付近となり、出力端子２から、低位電源電圧ＶＳＳへの放電電流は十分小さく抑えられている。
【０２５０】
スイッチ６１１とスイッチ６１２が共にオンのとき、容量素子６０２は、その一端に、電圧Vrefが供給され、他端に入力電圧Vinが供給され、VinとVrefの電圧差が保持される。
【０２５１】
そして、期間ｔ１で、スイッチ６１１とスイッチ６１２をオフとした後に、スイッチ６１３をオンとし、期間ｔ１−ｔ２間にその状態を保持する。このとき、容量素子６０２の一端は、ＮチャネルＭＯＳトランジスタ６０１のゲートに、他端は、オン状態のスイッチ６１３を介して出力端子２にそれぞれ接続され、容量素子６０２の両端に保持された入力端子電圧Vinと電圧Vrefの電圧差を保持するように作用する。
【０２５２】
したがって、スイッチ６１３がオンとなったときに、出力電圧VoutがVinよりも高い場合には、ＮチャネルＭＯＳトランジスタ６０１のゲートバイアスは引上げられ、ＮチャネルＭＯＳトランジスタ６０１のゲート・ソース間電圧が大きくなり、出力電圧ＶoutとVinの電圧差に応じた放電能力で放電作用を生じる。
【０２５３】
そして出力電圧ＶoutがVinまで低下すると、ＮチャネルＭＯＳトランジスタ６０１のゲート・ソース間電圧は閾値電圧付近となり放電作用はほぼ停止し出力電圧Voutは安定する。
【０２５４】
一方、スイッチ６１３がオンとなったときに、出力電圧ＶoutがVinより低い場合には、ＮチャネルＭＯＳトランジスタ６０１のゲート・ソース間電圧は閾値電圧以下となりＮチャネルＭＯＳトランジスタ６０１の放電作用は生じない。
【０２５５】
ゲートバイアス制御手段６２は、出力電圧の変化を容量素子６０２を介してほぼ遅延なくＮチャネルＭＯＳトランジスタ６０１のゲートバイアスに反映させることができるため、放電手段６１は、Vinよりも高い出力電圧Voutを速やかにVinまで放電させて安定化させることができる。
なお、容量素子６０２の代わりに、同じ作用を与える電圧保持手段であってもよい。すなわち、入力電圧Vinと電圧Vrefの差電圧をサンプリングしてラッチし、ラッチした差電圧を出力端子とＮチャネルＭＯＳトランジスタ６０１のゲートとの間に保持させる電圧保持手段であってもよい。
【０２５６】
以上のように、本実施例の駆動回路は、出力電圧Ｖoutが入力電圧Vinよりも低い場合では、帰還型充電手段１１により出力電圧Ｖoutを高速にVinに引き上げることができ、このとき、わずかなオーバーシュート（過充電）を生じても、放電手段６１により、速やかにVinまで引き下げて安定な出力となる。一方、出力電圧Ｖoutが入力電圧Vinよりも高い場合では、放電手段６１によりVinまで引き下げて安定な出力となる。
【０２５７】
なお、図４８に示す駆動回路の動作範囲は、放電動作をＮチャネルＭＯＳトランジスタで行うため、低位電源電圧ＶＳＳから高位電源電圧ＶＤＤまでの電源電圧範囲とすることができる。
【０２５８】
また、本実施例の駆動回路では、帰還型充電手段１１と放電手段６１を組合わせた駆動回路について説明したが、帰還型放電手段と充電手段を組み合わせた構成についても容易に実現できることはあきらかである。
【０２５９】
この場合、図４８に示した放電手段６１に対応する、同様の構成の充電手段（ソースフォロワ型ではない）は、放電手段６１の構成と極性が対称とされるほかは、同様の構成とされる。すなわち、充電手段は、高位側電源と出力端子（２）間に接続されたＰチャネルＭＯＳトランジスタを備え、ＰチャネルＭＯＳトランジスタのゲートと電圧Vrefを与える電圧入力端子の間には第１のスイッチが挿入され、ＰチャネルＭＯＳトランジスタのゲートに一端が接続された容量と、該容量の他端と入力端子間の接続された第２のスイッチと、出力端子と容量の他端間に接続された第３のスイッチを備えて構成される。放電手段６１と、放電、充電が相違しているほか、スイッチの制御は、図４９に示したものと、同様とされる。
【０２６０】
駆動回路の１出力期間の始めにおいて、期間ｔ０−ｔ１間（図４９参照）で、第１、第２のスイッチを共にオンとする。このときＰチャネルＭＯＳトランジスタには電圧Vrefがゲートバイアスとして与えられ、ＰチャネルＭＯＳトランジスタのゲート・ソース間電圧が閾値電圧付近となり、高位側電源電圧ＶＤＤから出力端子２への充電電流は十分小さく抑えられている。
【０２６１】
第１、第２のスイッチが共にオンのとき、容量素子は、その一端に、電圧Vrefが供給され、他端に入力電圧Vinが供給され、VinとVrefの電圧差が保持される。図４９の期間ｔ１で、第１、第２のスイッチをオフとした後に、第３のスイッチをオンとし、期間ｔ１−ｔ２間にその状態を保持する。このとき、容量素子の一端は、ＰチャネルＭＯＳトランジスタのゲートに、他端は、オン状態の第３のスイッチを介して出力端子にそれぞれ接続され、容量素子の両端に保持された入力端子電圧Vinと電圧Vrefの電圧差を保持するように作用する。
【０２６２】
したがって、第３のスイッチがオンとなったときに、出力電圧VoutがVinよりも低い場合には、ＰチャネルＭＯＳトランジスタのゲートバイアスは引下げられ、ＰチャネルＭＯＳトランジスタのゲート・ソース間電圧が大きくなり、出力電圧ＶoutとVinの電圧差に応じた充電能力で充電作用を生じる。
【０２６３】
そして出力電圧ＶoutがVinまで上昇すると、ＰチャネルＭＯＳトランジスタのゲート・ソース間電圧は閾値電圧付近となり充電作用はほぼ停止し出力電圧Voutは安定する。
【０２６４】
一方、第３のスイッチがオンとなったときに、出力電圧ＶoutがVinより高い場合には、ＰチャネルＭＯＳトランジスタのゲート・ソース間電圧は閾値電圧以下となりＰチャネルＭＯＳトランジスタの充電作用は生じない。
【０２６５】
この場合も、充電手段のゲートバイアス制御手段は、出力電圧の変化を容量素子を介してほぼ遅延なくＰチャネルＭＯＳトランジスタのゲートバイアスに反映させることができるため、充電手段は、Vinよりも低い出力電圧Voutを速やかにVinまで充電させて安定化させることができる。
またこの場合も、容量素子の代わりに、同じ作用を与える電圧保持手段であってもよい。すなわち、入力電圧Vinと電圧Vrefの差電圧をサンプリングしてラッチし、ラッチした差電圧を出力端子と充電作用を行うＰチャネルＭＯＳトランジスタのゲートとの間に保持させる電圧保持手段であってもよい。
【０２６６】
図４８に示した放電手段６１や、上記した充電手段を、前記した本発明の各実施例の駆動回路のソースフォロワ放電手段４１や、ソースフォロワ充電手段４２とそれぞれ置き換えた構成としてもよいことは勿論であり、本発明は、これらのすべての組み合わせを含む。
【０２６７】
【発明の効果】
以上説明したように、本発明によれば、位相補償容量をもたない電圧フォロワー構成の帰還型充電（放電）手段と、ソースフォロワ放電（充電）手段を組み合わせて構成したことにより、位相補償容量を備えたオペアンプよりも高速安定動作を達成し、低消費電力化を図ることができる。
【０２６８】
また本発明は、出力波形の振動抑制用の容量を備えたことにより、大容量負荷の駆動にあたり振動を抑制し出力波形をなめらかなものとすることができる。
【０２６９】
さらに本発明によれば、ソースフォロワ以外の構成でも、位相補償容量を必要としない帰還型増幅回路や駆動回路を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の構成を示すブロック図である。
【図２】本発明の第２の実施例の構成を示すブロック図である。
【図３】本発明の第１の実施例のソースフォロワ放電手段４１の構成を示す図である。
【図４】本発明の第１の実施例の帰還型充電手段１１の構成を示す図である。
【図５】本発明の第１の実施例における出力電圧波形を示す図である。
【図６】本発明の第２の実施例のソースフォロワ充電手段４２の構成を示す図である。
【図７】本発明の第２の実施例の帰還型放電手段１２の構成を示す図である。
【図８】本発明の第２の実施例における出力電圧波形を示す図である。
【図９】図４の本発明の第１の実施例のゲートバイアス制御手段５１の構成を示す図である。
【図１０】図７の本発明の第２の実施例のゲートバイアス制御手段５２の構成を示す図である。
【図１１】図４のソースフォロワ放電手段４１の変形例を示す図である。
【図１２】図４の充電手段３１の変形例を示す図である。
【図１３】図４の帰還型充電手段１１の変形例を示す図である。
【図１４】本発明の第３の実施例の構成を示す図である。
【図１５】図１３の具体例を示す図である。
【図１６】図１５の変形例を示す図である。
【図１７】図１５のソースフォロワ放電手段４１、ソースフォロワ充電手段４２の変形例を示す図である。
【図１８】図１５の変形例を示す図である。
【図１９】図１４の変形例を示す図である。
【図２０】図１９の変形例を示す図である。
【図２１】図１９の具体例を示す図である。
【図２２】図２１の変形例を示す図である。
【図２３】図２２の変形例を示す図である。
【図２４】図２０の具体例を示す図である。
【図２５】図２１のソースフォロワ放電手段４１とソースフォロワ充電手段４２の具体例を示す図である。
【図２６】図２２のソースフォロワ放電手段４１とソースフォロワ充電手段４２の具体例を示す図である。
【図２７】図２３のソースフォロワ放電手段４１とソースフォロワ充電手段４２の具体例を示す図である。
【図２８】図２４のソースフォロワ充放電手段４３の具体例を示す図である。
【図２９】図１〜図２８の駆動回路を、液晶表示装置のデータドライバのバッファとして用いる場合の具体的構成を示す図である。
【図３０】図２９の変形例を示す図である。
【図３１】液晶表示装置のデータドライバのバッファとして用いる場合の制御方法を表形式で示した示す図である。
【図３２】図３１の変形例を表形式で示す図である。
【図３３】従来の帰還増幅回路の構成を示す図である。
【図３４】放電手段にソースフォロワトランジスタを備えた比較例の構成を示す図である。
【図３５】従来の別の帰還増幅回路の構成を示す図である。
【図３６】図１５の駆動回路で大容量負荷の駆動した場合の最大振幅相当となる駆動電圧0.2V-6.8Vのときの負荷近端と負荷遠端の出力電圧波形を示す図である。
【図３７】図３６における出力遅延時間を示す図である。
【図３８】図３６における駆動回路の高位側電源ＶＤＤの消費電流の変化を示す図である。
【図３９】無負荷時の出力波形を示す図である。
【図４０】図１５の駆動回路により大容量配線負荷に対して電源電圧範囲の中間付近電圧５Ｖを出力した場合の負荷近端と負荷遠端の出力電圧波形を示す図である。
【図４１】図４０の部分拡大図である。
【図４２】本発明の実施例の変形例（図１５の変形例）を示す図である。
【図４３】図４２の駆動回路により大容量配線負荷に対して電源電圧範囲の中間付近電圧５Ｖを出力した場合の負荷近端と負荷遠端の出力電圧波形を示す図である。
【図４４】図４３の部分拡大図である。
【図４５】本発明の実施例の変形例（図２７の変形例）を示す図である。
【図４６】本発明の実施例の駆動回路の性能評価に用いられる大容量負荷の等価回路を示す図である。
【図４７】本発明のさらに実施例の構成を示す図である。
【図４８】図４７の放電手段６１、帰還型充電手段１１の具体例を示す図である。
【図４９】図４８のスイッチ動作の一例を示すタイミング図である。
【符号の説明】
１ 入力端子
２ 出力端子
３、４ スイッチ
１１ 帰還型充電手段
１２ 帰還型放電手段
２１、２２ 差動段
２３ 差動段
３１ 充電手段
３２ 放電手段
４１ ソースフォロワ放電手段
４２ ソースフォロワ充電手段
４３ ソースフォロワ充放電手段
５１、５２ ゲートバイアス制御手段
６１ 放電手段
６２ ゲートバイアス制御手段
１００、１０２ 駆動回路（出力回路）
１０１ スイッチ
２００ 抵抗アレイ
２１６、２２６、２６８ 振動抑制容量
３００ デコーダ
４００ 出力端子群
２１１、２１２、３１１、４１１、４１２、２２３、２２４、２５１、２５２、２５３、２５４、２６５、２６６、２８２ ＰチャネルＭＯＳトランジスタ
２１３、２１４、２２１、２２２、２５５、２５６、２６１、２６２、２６３、２６４、２６５、２６６、２８１、３２１、４２１、４２２、４３１、４３２
ＮチャネルＭＯＳトランジスタ
２１５、２２５、２５７、２６７、３５１、３５２、４１３、４１４、４１５、４２３、４２４、４２５ 定電流源
５２１、５２２、５３１、５３２、５４１、５４２、５５１、５５２、５５３、５５９、５６１、５６２、５６３、５５４、５６３、５６４ スイッチ
６０１ ＮチャネルＭＯＳトランジスタ
６０２ 振動抑制容量
６１１、６１２、６１３ スイッチ
１００１、１００２、１００６、１００９ 定電流源
１００３、１００４ ＰチャネルＭＯＳトランジスタ
１００７、１００８ ＮチャネルＭＯＳトランジスタ
１０１３、１００４ スイッチ
１０２０ 回路１
１０３０ 回路２
１０４０ プリチャージ回路

Claims (67)

1. 入力端子電圧と出力端子電圧とを差動入力する差動段と、前記差動段の出力に基づき前記出力端子の充電作用を行う充電手段とを備え、前記出力端子電圧が前記入力端子電圧と同相となる電圧フォロワとして作用する帰還型充電手段と、
   前記出力端子と低位側電源間に接続されたフォロワ構成のトランジスタと、前記入力端子と前記低位側電源間に挿入され、定電流源で駆動され、制御端子が前記フォロワ構成のトランジスタの制御端子に接続されているダイオード接続されたトランジスタと、を備えたフォロワ型放電手段と、
   を備えている、ことを特徴とする帰還型増幅回路。
2. 前記帰還型充電手段が、入力端子と出力端子が差動入力端に接続された差動対と、前記差動対の出力対にそれぞれ接続された負荷素子と、前記差動対の一の出力と前記負荷素子との接続点電圧を制御端子に入力とし前記出力端子の充電パスに接続されたトランジスタを含む充電回路と、を備えたことを特徴とする請求項１記載の帰還型増幅回路。
3. 前記帰還型充電手段が、入力端子電圧と出力端子電圧とを差動入力する差動対と、前記差動対の出力対に入力端と出力端がそれぞれ接続され負荷をなすカレントミラー回路と、を含む差動段と、高位側電源と前記出力端子との間に接続され、前記カレントミラー回路の出力端と前記差動対の出力との接続点電圧を制御端子に入力し前記カレントミラー回路と同一導電型のトランジスタを含む充電回路と、を備えたことを特徴とする請求項１記載の帰還型増幅回路。
4. 前記フォロワ型放電手段において、前記ダイオード接続されたトランジスタと前記入力端子の接続点と高位側電源間にも定電流源を備えている、ことを特徴とする請求項１記載の帰還型増幅回路。
5. 前記フォロワ型放電手段において、前記フォロワ構成のトランジスタと前記出力端子の接続点と高位側電源間に定電流源を備えている、ことを特徴とする請求項１記載の帰還型増幅回路。
6. 前記帰還型充電手段の前記充電回路の前記トランジスタの制御端子と高位側電源との間、及び前記充電回路の前記トランジスタの制御端子と低位側電源との間にそれぞれ定電流源を備えている、ことを特徴とする請求項３記載の帰還型増幅回路。
7. 前記差動段において、前記入力端子電圧を共通に入力とするトランジスタを複数備え、前記差動段の前記カレントミラー回路は、前記出力端子電圧を入力とするトランジスタの出力に入力端が接続されるとともに、複数の出力端を有し、
   前記差動段の前記カレントミラー回路の複数の出力端は共通に、前記入力端子電圧を共通に入力とするトランジスタの共通接続された複数の出力と接続されるとともに、前記充電回路のトランジスタの制御端子に接続される、ことを特徴とする請求項３記載の帰還型増幅回路。
8. 前記差動段において、前記差動対をなすトランジスタ対のうち前記入力端子電圧を入力とするトランジスタが、前記出力端子電圧を入力とするトランジスタの電流駆動能力の所定倍とされ、前記差動段の前記カレントミラー回路は、前記出力端子電圧を入力とするトランジスタの出力に入力端が接続され、出力端をなすトランジスタは、入力端をなすトランジスタの電流駆動能力の所定倍とされ、
   前記差動段の前記カレントミラー回路の出力端と、前記入力端子電圧を入力とするトランジスタの出力との接続点が、前記充電回路のトランジスタの制御端子に接続される、ことを特徴とする請求項３記載の帰還型増幅回路。
9. 入力端子電圧と出力端子電圧とを差動入力する差動段と、前記差動段の出力に基づき前記出力端子の放電作用を行う放電手段とを備え、前記出力端子電圧が前記入力端子電圧と同相となるフォロワとして作用する帰還型放電手段と、
   前記出力端子と高位側電源間に接続されたフォロワ構成のトランジスタと、前記高位側電源と前記入力端子間に挿入され、定電流源で駆動され、制御端子が前記フォロワ構成のトランジスタの制御端子に接続されているダイオード接続されたトランジスタと、を備えたフォロワ型充電手段と、
   を備えている、ことを特徴とする帰還型増幅回路。
10. 前記帰還型放電手段が、入力端子と出力端子が差動入力端に接続された差動対と、
    前記差動対の出力対にそれぞれ接続された負荷素子と、
    前記差動対の一の出力と前記負荷素子との接続点電圧を制御端子に入力とし前記出力端子の放電パスに接続されたトランジスタを含む放電回路と、
    を備えたことを特徴とする請求項９記載の帰還型増幅回路。
11. 前記帰還型放電手段が、入力端子電圧と出力端子電圧とを差動入力する差動対と、前記差動対の出力対に入力端と出力端がそれぞれ接続され負荷をなすカレントミラー回路と、を含む差動段と、低位側電源と前記出力端子との間に接続され、前記カレントミラー回路の出力端と前記差動対の出力との接続点電圧を制御端子に入力し前記カレントミラー回路と同一導電型のトランジスタを含む放電回路と、
    を備えたことを特徴とする請求項９記載の帰還型増幅回路。
12. 前記フォロワ型充電手段において、前記ダイオード接続されたトランジスタと前記入力端子の接続点と低位側電源間にも定電流源を備えている、ことを特徴とする請求項９記載の帰還型増幅回路。
13. 前記フォロワ型充電手段において、前記フォロワ構成のトランジスタと前記出力端子の接続点と低位側電源間に定電流源を備えている、ことを特徴とする請求項９記載の帰還型増幅回路。
14. 前記帰還型放電手段の前記放電回路の前記トランジスタの制御端子と高位側電源との間、及び前記放電回路の前記トランジスタの制御端子と低位側電源との間にそれぞれ定電流源を備えている、ことを特徴とする請求項１１記載の帰還型増幅回路。
15. 前記差動段において、前記入力端子電圧を共通に入力とするトランジスタを複数備え、前記差動段の前記カレントミラー回路は、前記出力端子電圧を入力とするトランジスタの出力に入力端が接続されるとともに、複数の出力端を有し、
    前記差動段の前記カレントミラー回路の複数の出力端は共通に、前記入力端子電圧を共通に入力とするトランジスタの共通接続された複数の出力と接続されるとともに、前記放電回路のトランジスタの制御端子に接続される、ことを特徴とする請求項１１記載の帰還型増幅回路。
16. 前記差動段において、前記差動対をなすトランジスタ対のうち前記入力端子電圧を入力とするトランジスタが、前記出力端子電圧を入力とするトランジスタの電流駆動能力の所定倍とされ、前記差動段の前記カレントミラー回路は、前記出力端子電圧を入力とするトランジスタの出力に入力端が接続され、出力端をなすトランジスタは、入力端をなすトランジスタの電流駆動能力の所定倍とされ、
    前記差動段の前記カレントミラー回路の出力端と、前記入力端子電圧を入力とするトランジスタの出力との接続点が、前記放電回路のトランジスタの制御端子に接続される、ことを特徴とする請求項１１記載の帰還型増幅回路。
17. 前記フォロワ構成のトランジスタが、ソースフォロワ又はエミッタフォロワ構成のトランジスタである、ことを特徴とする請求項１又は９記載の帰還型増幅回路。
18. 前記差動段の出力と前記出力端子との間に、負荷駆動時における出力波形の振動抑制用の容量を備えている、ことを特徴とする請求項１又は９記載の記載の帰還型増幅回路。
19. 前記差動対をなすトランジスタ対のうち前記出力端子電圧を入力とするトランジスタの出力が前記カレントミラー回路の入力端に接続され、前記入力端子電圧を入力とするトランジスタの出力が前記カレントミラー回路の出力端に接続されている、ことを特徴とする請求項３又は１１記載の帰還型増幅回路。
20. 前記差動対の出力と前記出力端子との間に、負荷駆動時における出力波形の振動抑制用の容量を備えている、ことを特徴とする請求項２乃至８、１０乃至１６のいずれか一に記載の帰還型増幅回路。
21. 非反転入力端子に入力信号が入力され反転入力端子に出力信号が帰還入力され電圧フォロワー回路として用いられるＯＰアンプにおいて、
    前記入力信号と前記出力信号の差動入力する差動段の出力に基づき前記ＯＰアンプの出力端子を充電する充電手段と、
    前記ＯＰアンプの出力端子と低位側電源間に接続されるソースフォロワ又はエミッタフォロワ構成のトランジスタと、前記入力端子と前記低位側電源間に挿入され、定電流源で駆動され、制御端子が前記フォロワ構成のトランジスタの制御端子に接続されているダイオード接続されたトランジスタと、を備えたフォロワ型放電手段と、
    を備えている、ことを特徴とするＯＰアンプ。
22. 非反転入力端子に入力信号が入力され反転入力端子に出力信号が帰還入力され電圧フォロワー回路として用いられるＯＰアンプにおいて、
    前記入力信号と前記出力信号の差動入力する差動段の出力に基づき前記ＯＰアンプの出力端子を放電する放電手段と、
    前記ＯＰアンプの出力端子と高位側電源間に接続されるソースフォロワ又はエミッタフォロワ構成のトランジスタと、前記入力端子と前記高位側電源間に挿入され、定電流源で駆動され、制御端子が前記フォロワ構成のトランジスタの制御端子に接続されているダイオード接続されたトランジスタと、を備えたフォロワ型充電手段と、
    を備えている、ことを特徴とするＯＰアンプ。
23. 入力端子電圧と出力端子電圧とを差動入力する差動段と、前記差動段の出力に基づき前記出力端子の充電作用を行う充電手段とを備え、前記出力端子電圧が前記入力端子電圧と同相となる電圧フォロワとして作用する帰還型充電手段と、
    前記出力端子と低位側電源との間に接続されたトランジスタと、前記トランジスタの制御端子にバイアス電圧を制御するバイアス制御手段を有する放電手段を備え、
    前記放電手段において、前記トランジスタの制御端子にあらかじめ定められた所定のバイアス電圧を供給するバイアス電圧供給端子を備え、前記入力端子電圧と前記バイアス電圧供給端子からの前記バイアス電圧の差電圧をサンプリングしてラッチし、ラッチした差電圧を前記出力端子と前記トランジスタの制御端子との間に保持させる電圧保持手段を備えている、ことを特徴とする帰還型増幅回路。
24. 前記帰還型充電手段が、入力端子と出力端子が差動入力端に接続された差動対と、前記差動対の出力対にそれぞれ接続された負荷素子と、前記差動対の一の出力と前記負荷素子との接続点電圧を制御端子に入力とし前記出力端子の充電パスに接続されたトランジスタを含む充電回路と、を備えている、ことを特徴とする請求項２３記載の帰還型増幅回路。
25. 前記帰還型充電手段が、入力端子電圧と出力端子電圧とを差動入力する差動対と、前記差動対の出力対に入力端と出力端がそれぞれ接続され負荷をなすカレントミラー回路と、を含む差動段と、高位側電源と前記出力端子との間に接続され、前記カレントミラー回路の出力端と前記差動対の出力との接続点電圧を制御端子に入力し前記カレントミラー回路と同一導電型の第１導電型のトランジスタを含む充電回路と、を備えるとともに、
    前記放電手段の前記トランジスタが、第２導電型のトランジスタで構成される、ことを特徴とする請求項２３記載の帰還型増幅回路。
26. 入力端子電圧と出力端子電圧とを差動入力する差動段と、前記差動段の出力に基づき前記出力端子の充電作用を行う充電手段とを備え、前記出力端子電圧が前記入力端子電圧と同相となる電圧フォロワとして作用する帰還型充電手段と、
    前記出力端子と低位側電源との間に接続されたトランジスタと、前記トランジスタの制御端子にバイアス電圧を制御するバイアス制御手段を有する放電手段を備え、
    前記放電手段において、出力期間のはじめに、前記トランジスタの制御端子には、あらかじめ定められた所定のバイアス電圧が供給されるとともに、オン状態とされたスイッチを介して前記入力端子電圧と前記バイアス電圧とが一端と他端にそれぞれ印加され、前記入力端子電圧と前記バイアス電圧の差電圧を保持する容量を備え、つづいて前記容量の一端と他端には前記出力端子と前記トランジスタの制御端子とが接続されるようにスイッチで切替えが行われる、ことを特徴とする帰還型増幅回路。
27. 前記帰還型充電手段が、入力端子と出力端子が差動入力端に接続された差動対と、前記差動対の出力対にそれぞれ接続された負荷素子と、前記差動対の一の出力と前記負荷素子との接続点電圧を制御端子に入力とし前記出力端子の充電パスに接続されたトランジスタを含む充電回路と、を備えている、ことを特徴とする請求項２６記載の帰還型増幅回路。
28. 前記帰還型充電手段が、入力端子電圧と出力端子電圧とを差動入力する差動対と、前記差動対の出力対に入力端と出力端がそれぞれ接続され負荷をなすカレントミラー回路と、を含む差動段と、高位側電源と前記出力端子との間に接続され、前記カレントミラー回路の出力端と前記差動対の出力との接続点電圧を制御端子に入力し前記カレントミラー回路と同一導電型の第１導電型のトランジスタを含む充電回路と、を備えるとともに、
    前記放電手段の前記トランジスタが、第２導電型のトランジスタで構成される、ことを特徴とする請求項２６記載の帰還型増幅回路。
29. 前記放電手段の前記トランジスタが、出力端子にドレインが接続されソースが低位側電源に接続されたＭＯＳトランジスタよりなり、
    前記バイアス制御手段が、前記ＭＯＳトランジスタのゲートとゲートバイアス電圧入力端間に接続された第１のスイッチと、
    前記ＭＯＳトランジスタのゲートに一端が接続された容量と、
    前記入力端子と前記容量の他端との間に接続された第２のスイッチと、
    前記出力端子と前記容量の他端との間に接続された第３のスイッチと、
    を備え、
    前記出力期間のはじめに、前記第１及び第２のスイッチがオンされるとともに前記第３のスイッチはオフされ、つづいて前記第１及び第２のスイッチがオフされるとともに前記第３のスイッチがオンされる、ことを特徴とする請求項２６乃至２８のいずれか一に記載の帰還型増幅回路。
30. 入力端子電圧と出力端子電圧とを差動入力する差動段と、前記差動段の出力に基づき前記出力端子の放電作用を行う放電手段とを備え、前記出力端子電圧が前記入力端子電圧と同相となるフォロワとして作用する帰還型放電手段と、
    前記出力端子と高位側電源との間に接続されたトランジスタと、前記トランジスタの制御端子にバイアス電圧を制御するバイアス制御手段を有する充電手段を備え、
    前記充電手段において、前記トランジスタの制御端子にあらかじめ定められた所定のバイアス電圧を供給するバイアス電圧供給端子を備え、前記入力端子電圧と前記バイアス電圧供給端子からの前記バイアス電圧の差電圧をサンプリングしてラッチし、ラッチした差電圧を前記出力端子と前記トランジスタの制御端子との間に保持させる電圧保持手段を備えている、ことを特徴とする帰還型増幅回路。
31. 前記帰還型放電手段が、入力端子と出力端子が差動入力端に接続された差動対と、前記差動対の出力対にそれぞれ接続された負荷素子と、前記差動対の出力と負荷素子との接続点電圧を制御端子に入力とし前記出力端子の放電パスに接続されたトランジスタを含む放電回路と、を備えている、ことを特徴とする請求項３０記載の帰還型増幅回路。
32. 前記帰還型放電手段が、入力端子電圧と出力端子電圧とを差動入力する差動対と、前記差動対の出力対に入力端と出力端がそれぞれ接続され負荷をなすカレントミラー回路と、を含む差動段と、低位側電源と前記出力端子との間に接続され、前記カレントミラー回路の出力端と前記差動対の出力との接続点電圧を制御端子に入力し前記カレントミラー回路と同一導電型の第１導電型のトランジスタを含む放電回路と、を備えるとともに、
    前記充電手段の前記トランジスタが、第２導電型のトランジスタで構成される、ことを特徴とする請求項３０記載の帰還型増幅回路。
33. 入力端子電圧と出力端子電圧とを差動入力する差動段と、前記差動段の出力に基づき前記出力端子の放電作用を行う放電手段とを備え、前記出力端子電圧が前記入力端子電圧と同相となるフォロワとして作用する帰還型放電手段と、
    前記出力端子と高位側電源との間に接続されたトランジスタと、前記トランジスタの制御端子にバイアス電圧を制御するバイアス制御手段を有する充電手段を備え、
    前記充電手段において、出力期間のはじめに、前記トランジスタの制御端子には、あらかじめ定められた所定のバイアス電圧が供給されるとともに、オン状態とされたスイッチを介して前記入力端子電圧と前記バイアス電圧とが一端と他端にそれぞれ印加され、前記入力端子電圧と前記バイアス電圧の差電圧を保持する容量を備え、つづいて前記容量の一端と他端には前記出力端子と前記トランジスタの制御端子とが接続されるようにスイッチで切替えが行われる、ことを特徴とする帰還型増幅回路。
34. 前記帰還型放電手段が、入力端子と出力端子が差動入力端に接続された差動対と、前記差動対の出力対にそれぞれ接続された負荷素子と、前記差動対の出力と負荷素子との接続点電圧を制御端子に入力とし前記出力端子の放電パスに接続されたトランジスタを含む放電回路と、を備えている、ことを特徴とする請求項３３記載の帰還型増幅回路。
35. 入力端子電圧と出力端子電圧とを差動入力する差動対と、前記差動対の出力対に入力端と出力端がそれぞれ接続され負荷をなすカレントミラー回路と、を含む差動段と、低位側電源と前記出力端子との間に接続され、前記カレントミラー回路の出力端と前記差動対の出力との接続点電圧を制御端子に入力し前記カレントミラー回路と同一導電型の第１導電型のトランジスタを含む放電回路と、を備えるとともに、
    前記充電手段の前記トランジスタが、第２導電型のトランジスタで構成される、ことを特徴とする請求項３３記載の帰還型増幅回路。
36. 前記充電手段の前記トランジスタが、出力端子にドレインが接続されソースが高位側電源に接続されたＭＯＳトランジスタよりなり、
    前記バイアス制御手段が、前記ＭＯＳトランジスタのゲートとゲートバイアス電圧入力端間に接続された第１のスイッチと、
    前記ＭＯＳトランジスタのゲートに一端が接続された容量と、
    前記入力端子と前記容量の他端との間に接続された第２のスイッチと、
    前記出力端子と前記容量の他端との間に接続された第３のスイッチと、
    を備え、
    前記出力期間のはじめに前記第１及び第２のスイッチがオンされるとともに前記第３のスイッチはオフされ、つづいて前記第１及び第２のスイッチがオフされるとともに前記第３のスイッチがオンされる、ことを特徴とする請求項３３乃至３５のいずれか一に記載の帰還型増幅回路。
37. 入力端子電圧と出力端子電圧とを差動入力する第１の差動段と、
    前記第１の差動段の出力に基づき前記出力端子の充電作用を行う充電手段とを備え、電圧フォロワとして作用する帰還型充電手段と、
    前記出力端子と低位側電源間に接続されるフォロワ構成の第１トランジスタと、前記入力端子と前記低位側電源間に挿入され、第１の定電流源で駆動され、制御端子がフォロワ構成の前記第１のトランジスタの制御端子に接続されダイオード接続された第２のトランジスタと、を備えたフォロワ型放電手段と、
    を備えている第１の帰還型増幅回路と、
    前記入力端子電圧と前記出力端子電圧とを差動入力する第２の差動段と、前記第２の差動段の出力に基づき前記出力端子の放電作用を行う放電手段とを備え、電圧フォロワとして作用する帰還型放電手段と、
    前記出力端子と高位側電源間に接続されるフォロワ構成の第３のトランジスタと、前記高位側電源と前記入力端子間に挿入され、第２の定電流源で駆動され、制御端子がフォロワ構成の前記第３のトランジスタの制御端子に接続されダイオード接続された第４のトランジスタと、を備えたフォロワ型充電手段と、
    を備えている第２の帰還型増幅回路と、を備え、
    前記入力端子は、動作制御信号で切替えが制御される第１の切替えスイッチを介して前記第１、第２の帰還型増幅回路の一方に接続され、
    前記出力端子は、前記動作制御信号で切替えが制御される第２の切替えスイッチを介して前記第１、第２の帰還型増幅回路に接続される、
    ことを特徴とする帰還型増幅回路。
38. 入力端子電圧と出力端子電圧とを差動入力し第１の定電流源で駆動される第１の差動対と、前記第１の差動対のうち前記出力端子電圧を入力とするトランジスタの出力端と前記入力端子電圧を入力とするトランジスタの出力端にそれぞれ入力端と出力端が接続された第１のカレントミラー回路と、を含む第１の差動段と、
    高位側電源と前記出力端子との間に接続され、前記第１のカレントミラー回路の出力端と前記第１の差動対の出力との接続点電圧を制御端子に入力し前記第１のカレントミラー回路と同一導電型の第１のトランジスタを含む充電回路と、
    を有する帰還型充電手段と、
    前記出力端子と低位側電源間に接続されるフォロワ構成の第２のトランジスタと、
    前記入力端子と前記低位側電源間に挿入され、第２の定電流源で駆動され、制御端子が前記フォロワ構成のトランジスタの制御端子に接続されるダイオード接続された第３のトランジスタと、
    を有するフォロワ型放電手段と、
    を備えた第１の帰還型増幅回路と、
    前記入力端子電圧と出力端子電圧を差動入力し第３の定電流源で駆動される第２の差動対と、前記第２の差動対のうち前記出力端子電圧を入力とするトランジスタの出力端と前記入力端子電圧を入力とするトランジスタの出力端にそれぞれ入力端と出力端が接続された第２のカレントミラー回路と、を含む第２の差動段と、
    低位側電源と前記出力端子との間に接続され、前記第２のカレントミラー回路の出力端と前記第２の差動対の出力との接続点電圧を制御端子に入力し前記第２のカレントミラー回路と同一導電型の第４のトランジスタを含む放電回路と、
    を有する帰還型放電手段と、
    前記出力端子と高位側電源間に接続されるフォロワ構成の第５のトランジスタと、
    前記高位側電源と前記入力端子間に挿入され、第４の定電流源で駆動され、制御端子が前記フォロワ構成の第５のトランジスタの制御端子に接続されるダイオード接続された第６のトランジスタと、
    を有するフォロワ型充電手段と、
    を備えた第２の帰還型増幅回路と、
    前記帰還型充電手段と帰還型放電手段の少なくとも一方は非活性に制御するとともに、前記第１の差動段、前記フォロワ型放電手段、前記第２の差動段、及び前記フォロワ型充電手段の活性化と非活性化をそれぞれ制御する制御手段と、
    を備えている、ことを特徴とする帰還型増幅回路。
39. 前記第１の差動対と前記低位側電源間に、前記第１の定電流源と直列形態に接続されている第１のスイッチと、
    前記出力端子と前記低位側電源間に、前記第２のトランジスタと直列形態に接続されている第２のスイッチと、
    前記第３のトランジスタと前記低位側電源間に、前記第２の定電流源と直列形態に接続されている第３のスイッチと、
    前記第２の差動対と前記高位側電源間に、前記第３の定電流源と直列形態に接続されている第４のスイッチと、
    前記出力端子と前記高位側電源間に、前記第５のトランジスタと直列形態に接続されている第５のスイッチと、
    前記第６のトランジスタと前記高位側電源間に、前記第４の定電流源と直列形態に接続されている第６のスイッチと、
    を備え、
    前記第１乃至第３のスイッチと、前記第４乃至第６のスイッチとは動作制御信号によりそれぞれオン、オフが制御され、前記第１のスイッチと前記第４のスイッチの少なくとも一方がオフされる、ことを特徴とする請求項３８記載の帰還型増幅回路。
40. 前記第３のトランジスタと前記入力端子の接続点と前記高位側電源間には、第５の定電流源と第７のスイッチが直列形態に接続され、
    前記第６のトランジスタと前記入力端子の接続点と前記低位側電源との間には、第６の定電流源と第８のスイッチが直列形態に接続され、
    前記動作制御信号により、前記第７のスイッチが前記第２、前記第３のスイッチと同期してオン、オフされ、前記第８のスイッチが前記第５、前記第６のスイッチと同期してオン、オフされる、ことを特徴とする請求項３９記載の帰還型増幅回路。
41. 前記出力端子とプリチャージ用電源間に第９のスイッチを備えている、ことを特徴とする請求項３８乃至４０のいずれか一に記載の帰還型増幅回路。
42. 前記フォロワ型放電手段において、前記フォロワ構成の第２のトランジスタと前記出力端子の接続点と前記高位側電源間に直列形態に接続された第７の電流源と第９のスイッチを備え、
    前記フォロワ型充電手段において、前記フォロワ構成の第５のトランジスタと前記出力端子の接続点と前記低位側電源間に直列形態に接続された第８の電流源と第１０のスイッチを備えている、ことを特徴とする請求項３８乃至４０のいずれか一に記載の帰還型増幅回路。
43. 前記フォロワ型放電手段が、前記入力端子と前記第２の定電流源間に、前記第３のトランジスタと並列に接続され、所定のバイアス電圧でバイアスされる第７のトランジスタを備え、
    前記フォロワ型充電手段が、前記入力端子と前記第４の定電流源間に、前記第６のトランジスタと並列に接続され、所定のバイアス電圧でバイアスされる第８のトランジスタを備えている、ことを特徴とする請求項３８又は３９記載の帰還型増幅回路。
44. 入力端子電圧と出力端子電圧とを差動入力する差動段と、
    前記差動段の出力に基づき前記出力端子の充電作用を行う充電手段と、
    前記出力端子と低位側電源間に接続されるフォロワ構成の第１トランジスタと、前記入力端子と前記低位側電源間に挿入され、第１の定電流源で駆動され、制御端子がフォロワ構成の前記第１のトランジスタの制御端子に接続されダイオード接続された第２のトランジスタと、を備えたフォロワ型放電手段と、
    前記差動段の出力に基づき前記出力端子の放電作用を行う放電手段と、
    前記出力端子と高位側電源間に接続されるフォロワ構成の第３のトランジスタと、前記高位側電源と前記入力端子間に挿入され、第２の定電流源で駆動され、制御端子がフォロワ構成の前記第３のトランジスタの制御端子に接続されダイオード接続された第４のトランジスタと、を備えたフォロワ型充電手段と、
    を備え、
    入力される動作制御信号の値により、前記充電手段と前記放電手段、前記フォロワ型放電手段と前記フォロワ型充電手段の動作が制御される、ことを特徴とする帰還型増幅回路。
45. 入力端子電圧と出力端子電圧とを差動入力し第１の定電流源で駆動される第１の差動対と、前記第１の差動対の出力対に入力端がそれぞれ接続された第１、第２のカレントミラー回路と、を含む第１の差動段と、
    高位側電源と前記出力端子との間に接続され、前記第２のカレントミラー回路の出力端を制御端子に入力し前記第２のカレントミラー回路と同一導電型の第１のトランジスタを含む充電回路と、
    前記入力端子電圧と出力端子電圧を差動入力し第２の定電流源で駆動される第２の差動対と、前記第２の差動対の出力対に入力端がそれぞれ接続された第３、第４のカレントミラー回路と、を含む第２の差動段と、
    低位側電源と前記出力端子との間に接続され、前記第４のカレントミラー回路の出力端を制御端子に入力し前記第４のカレントミラー回路と同一導電型の第２のトランジスタを含む放電回路と、を備え、
    前記第１及び第３のカレントミラー回路の出力端同士が接続され、前記第２及び第４のカレントミラー回路の出力端同士が接続されており、
    前記出力端子と低位側電源間に接続されるフォロワ構成の第３のトランジスタと、前記入力端子と前記低位側電源間に挿入され、第３の定電流源で駆動され、制御端子がフォロワ構成の前記第３のトランジスタの制御端子に接続されダイオード接続された第４のトランジスタと、を備えたフォロワ型放電手段と、
    前記出力端子と高位側電源間に接続されるフォロワ構成の第５のトランジスタと、前記高位側電源と前記入力端子間に挿入され、第４の定電流源で駆動され、制御端子がフォロワ構成の前記第５のトランジスタの制御端子に接続されダイオード接続された第６のトランジスタと、を備えたフォロワ型充電手段と、
    前記放電回路と前記充電回路の少なくとも一方を非活性に制御するとともに、前記フォロワ型放電手段及び前記フォロワ型充電手段の活性化と非活性化を制御する制御手段と、
    を備えている、ことを特徴とする帰還型増幅回路。
46. 前記高位側電源と前記出力端子との間に前記第１のトランジスタと直列に接続されている第１のスイッチと、
    前記低位側電源と前記出力端子との間に前記第２のトランジスタと直列に接続されている第２のスイッチと、備え、前記第１、第２のスイッチは、動作制御信号により、少なくとも一方はオフ制御される、ことを特徴とする請求項４５記載の帰還型増幅回路。
47. 前記第２のカレントミラー回路の入力端と前記第１の差動対の出力との接続点と、前記第１及び第３のカレントミラー回路の出力端の接続点との間に挿入され、前記第２及び第４のカレントミラー回路の出力端の接続点の電圧を制御端子に入力とする、前記第２のカレントミラー回路と同一導電型の第７のトランジスタと、
    前記第４のカレントミラー回路の入力端と前記第２の差動対の出力との接続点と、前記第１及び第３のカレントミラー回路の出力端の接続点との間に挿入され、前記第２及び第４のカレントミラー回路の出力端の接続点の電圧を制御端子に入力とする、前記第４のカレントミラー回路と同一導電型の第８のトランジスタと、
    を備えている、ことを特徴とする請求項４５又は４６記載の帰還型増幅回路。
48. 前記充電回路において、前記第１のトランジスタの制御端子と前記高位側電源間に第３のスイッチを備え、
    前記放電回路において、前記第２のトランジスタの制御端子と前記低位側電源間に第４のスイッチを備えている、ことを特徴とする請求項４５乃至４７のいずれか一に記載の帰還型増幅回路。
49. 前記フォロワ型放電手段が、ダイオード接続構成の前記第４のトランジスタと前記低位側電源間に前記第３の定電流源と第５のスイッチが直列形態に接続され、
    フォロワ構成の前記第３のトランジスタと前記低位側電源間には第６のスイッチが接続され、
    前記第３のトランジスタと前記出力端子の接続点と前記高位側電源間には第５の定電流源と第７のスイッチが直列形態に接続され、
    前記第４のトランジスタと前記入力端子の接続点と前記高位側電源間には第６の定電流源と第８のスイッチが直列形態に接続されており、
    前記フォロワ型充電手段が、ダイオード接続構成の前記第６のトランジスタと前記高位側電源間に前記第４の定電流源と第９のスイッチが直列形態に接続され、
    フォロワ構成の前記第５のトランジスタと前記高位側電源間には第１０のスイッチが接続され、
    前記第５のトランジスタと前記出力端子の接続点と前記低位側電源間には第７の定電流源と第１１のスイッチが直列形態に接続され、
    前記第６のトランジスタと前記入力端子の接続点と前記低位側電源間には第８の定電流源と第１２のスイッチが直列形態に接続されている、ことを特徴とする請求項４５乃至４８のいずれか一に記載の帰還型増幅回路。
50. 前記フォロワ型放電手段が、前記出力端子と前記低位側電源間にフォロワ構成の前記第３のトランジスタと直列形態に第５のスイッチが接続され、
    前記入力端子と前記第３の定電流源間に、ダイオード接続構成の前記第４のトランジスタと並列に接続され、所定のバイアス電圧でバイアスされる第９のトランジスタを備え、
    前記フォロワ型充電手段が、前記出力端子と前記高位側電源間にフォロワ構成の前記第５のトランジスタと直列形態に第６のスイッチが接続され、
    前記入力端子と前記第４の定電流源間に、ダイオード接続構成の前記第６のトランジスタと並列に接続され、所定のバイアス電圧でバイアスされる第１０のトランジスタを備えている、ことを特徴とする請求項４５乃至４８のいずれか一に記載の帰還型増幅回路。
51. 入力端子電圧と出力端子電圧とを差動入力し第１の定電流源で駆動される第１の差動対と、前記第１の差動対の出力対に入力端がそれぞれ接続された第１、第２のカレントミラー回路と、を含む第１の差動段と、
    高位側電源と前記出力端子との間に接続され、前記第２のカレントミラー回路の出力端を制御端子に入力し前記第２のカレントミラー回路と同一導電型の第１のトランジスタを含む充電回路と、
    前記入力端子電圧と出力端子電圧を差動入力し第２の定電流源で駆動される第２の差動対と、前記第２の差動対の出力対に入力端がそれぞれ接続された第３、第４のカレントミラー回路と、を含む第２の差動段と、
    低位側電源と前記出力端子との間に接続され、前記第４のカレントミラー回路の出力端を制御端子に入力し前記第４のカレントミラー回路と同一導電型の第２のトランジスタを含む放電回路と、
    を備え、
    前記第１及び第３のカレントミラー回路の出力端同士が接続され、前記第２及び第４のカレントミラー回路の出力端同士が接続されており、
    前記第２のカレントミラー回路の入力端と前記第１の差動対の出力との接続点と、前記第１及び第３のカレントミラー回路の出力端の接続点との間に挿入され、前記第２及び第４のカレントミラー回路の出力端の接続点の電圧を制御端子に入力とする、前記第２のカレントミラー回路と同一導電型の第３のトランジスタと、
    前記第４のカレントミラー回路の入力端と前記第２の差動対の出力との接続点と、前記第１及び第３のカレントミラー回路の出力端の接続点との間に挿入され、前記第２及び第４のカレントミラー回路の出力端の接続点の電圧を制御端子に入力とする、前記第４のカレントミラー回路と同一導電型の第４のトランジスタと、
    を備え、
    前記入力端子電圧と前記出力端子電圧との電圧差に応じ第５のトランジスタのフォロワ動作により前記出力端子の放電作用を行うとともに、前記入力端子電圧と前記出力端子電圧との電圧差に応じ第６のトランジスタのフォロワ動作により前記出力端子の充電作用を行うフォロワ型充放電手段と、
    前記放電回路と前記充電回路の少なくとも一方を非活性に制御するとともに、前記フォロワ型充放電手段の活性化と非活性化を制御する制御手段と、
    を備えている、ことを特徴とする帰還型増幅回路。
52. 前記高位側電源と前記出力端子の間に、前記第１のトランジスタと直列形態に接続された第１のスイッチと、
    前記低位側電源と前記出力端子の間に、前記第２のトランジスタと直列形態に接続された第２のスイッチと、
    前記第１のトランジスタの制御端子と前記高位側電源間に挿入された第３のスイッチと、
    前記第２のトランジスタの制御端子と前記低位側電源間に挿入された第４のスイッチと、を備えている、ことを特徴とする請求項５１記載の帰還型増幅回路。
53. 前記差動段の出力と前記出力端子との間に、負荷駆動時における出力波形の振動抑制用の容量を備えている、ことを特徴とする請求項４４に記載の帰還型増幅回路。
54. 前記第１の差動段の出力と前記出力端子の間、前記第２の差動段の出力と前記出力端子の間に、負荷駆動時における出力波形の振動抑制用の容量を備えている、請求項３７、４５乃至４８、５２のいずれか一に記載の帰還型増幅回路。
55. 前記第１の差動対の前記入力端子電圧を入力とするトランジスタの出力端と前記出力端子の間、前記第２の差動対の前記入力端子電圧を入力とするトランジスタの出力端と前記出力端子の間に、負荷駆動時における出力波形の振動抑制用の容量を備えている、請求項３８乃至４３のいずれか一に記載の帰還型増幅回路。
56. 非反転入力端子に入力信号が入力され反転入力端子に出力信号が帰還入力され電圧フォロワー回路として用いられるＯＰアンプにおいて、
    前記入力信号と前記出力信号の差動入力する差動段の出力に基づき前記ＯＰアンプの出力端子を充電する充電手段と、
    前記入力信号と前記出力信号の差動入力する差動段の出力に基づき前記ＯＰアンプの出力端子を放電する放電手段と、
    前記ＯＰアンプの出力端子と低位側電源間に接続されるソースフォロワ又はエミッタフォロワ構成のトランジスタと、前記入力端子と前記低位側電源間に挿入され、定電流源で駆動され、制御端子が前記フォロワ構成のトランジスタの制御端子に接続されているダイオード接続されたトランジスタと、を備えたフォロワ型放電手段と、
    前記ＯＰアンプの出力端子と高位側電源間に接続されるソースフォロワ又はエミッタフォロワ構成のトランジスタと、前記入力端子と前記高位側電源間に挿入され、定電流源で駆動され、制御端子が前記フォロワ構成のトランジスタの制御端子に接続されているダイオード接続されたトランジスタと、を備えたフォロワ型充電手段と
    を備え、前記充電手段と前記放電手段の少なくとも一方を非活性に制御する制御手段と、を備えている、ことを特徴とするＯＰアンプ。
57. 請求項３７、３８、４４、４５のいずれか一に記載の帰還型増幅回路において、
    前記フォロワ型放電手段の代わりに、前記出力端子と低位側電源との間に接続されたトランジスタと、前記トランジスタの制御端子にバイアス電圧を制御するバイアス制御手段を有する放電手段を備え、
    前記放電手段のバイアス制御手段が、前記放電手段の前記トランジスタの制御端子にあらかじめ定められた所定のバイアス電圧を供給するバイアス電圧供給端子を備え、前記入力端子電圧と前記バイアス電圧供給端子からの前記バイアス電圧の差電圧をサンプリングしてラッチし、ラッチした差電圧を前記出力端子と前記放電手段の前記トランジスタの制御端子との間に保持させる電圧保持手段を備えている、ことを特徴とする帰還型増幅回路。
58. 請求項３７、３８、４４、４５のいずれか一に記載の帰還型増幅回路において、
    前記フォロワ型放電手段の代わりに、前記出力端子と低位側電源との間に接続されたトランジスタと、前記トランジスタの制御端子にバイアス電圧を制御するバイアス制御手段を有する放電手段を備え、
    前記放電手段において、出力期間のはじめに、前記放電手段の前記トランジスタの制御端子には、あらかじめ定められた所定のバイアス電圧が供給されるとともに、オン状態とされたスイッチを介して前記入力端子電圧と前記バイアス電圧とが一端と他端にそれぞれ印加され、前記入力端子電圧と前記バイアス電圧の差電圧を保持する容量を備え、つづいて前記容量の一端と他端には前記出力端子と前記放電手段の前記トランジスタの制御端子とが接続されるようにスイッチで切替えが行われる、ことを特徴とする帰還型増幅回路。
59. 請求項３７、３８、４４、４５のいずれか一に記載の帰還型増幅回路において、
    前記フォロワ型充電手段の代わりに、前記出力端子と高位側電源との間に接続されたトランジスタと、前記トランジスタの制御端子にバイアス電圧を制御するバイアス制御手段を有する充電手段を備え、
    前記充電手段のバイアス制御手段が、前記充電手段の前記トランジスタの制御端子にあらかじめ定められた所定のバイアス電圧を供給するバイアス電圧供給端子を備え、前記入力端子電圧と前記バイアス電圧供給端子からの前記バイアス電圧の差電圧をサンプリングしてラッチし、ラッチした差電圧を前記出力端子と前記充電手段の前記トランジスタの制御端子との間に保持させる電圧保持手段を備えている、ことを特徴とする帰還型増幅回路。
60. 請求項３７、３８、４４、４５のいずれか一に記載の帰還型増幅回路において、
    前記フォロワ型充電手段の代わりに、前記出力端子と高位側電源との間に接続されたトランジスタと、前記トランジスタの制御端子にバイアス電圧を制御するバイアス制御手段を有する充電手段を備え、
    前記充電手段において、出力期間のはじめに、前記充電手段の前記トランジスタの制御端子には、あらかじめ定められた所定のバイアス電圧が供給されるとともに、オン状態とされたスイッチを介して前記入力端子電圧と前記バイアス電圧とが一端と他端にそれぞれ印加され、前記入力端子電圧と前記バイアス電圧の差電圧を保持する容量を備え、つづいて前記容量の一端と他端には前記出力端子と前記充電手段の前記トランジスタの制御端子とが接続されるようにスイッチで切替えが行われる、ことを特徴とする帰還型増幅回路。
61. 請求項１乃至２０、２３乃至５５、５７乃至６０のいずれか一に記載の前記帰還型増幅回路が、第１、第２の基準電圧間に接続される抵抗ストリングの複数のタップより取り出される複数の電圧の中から選択回路で選択された電圧を入力とする出力回路をなす、ことを特徴とする駆動回路。
62. 前記出力回路が、前記入力電圧をそのまま出力するか、遮断するスイッチを含む、ことを特徴とする請求項６１記載の駆動回路。
63. 前記出力端子に接続される容量性負荷を駆動する、ことを特徴とする請求項６１又は６２記載の駆動回路。
64. 液晶表示装置の駆動回路が、請求項６１乃至６３のいずれか一に記載の駆動回路を備えた、ことを特徴とする液晶表示装置。
65. 入力端子電圧と出力端子電圧とを差動入力し第１の定電流源で駆動される第１の差動対と、前記第１の差動対の出力対に入力端がそれぞれ接続された第１、第２のカレントミラー回路と、を含む第１の差動段と、
    高位側電源と前記出力端子との間に接続され、前記第２のカレントミラー回路の出力端を制御端子に入力し前記第２のカレントミラー回路と同一導電型の第１のトランジスタを含む充電回路と、
    前記入力端子電圧と出力端子電圧を差動入力し第２の定電流源で駆動される第２の差動対と、前記第２の差動対の出力対に入力端がそれぞれ接続された第３、第４のカレントミラー回路と、を含む第２の差動段と、
    低位側電源と前記出力端子との間に接続され、前記第４のカレントミラー回路の出力端を制御端子に入力し前記第４のカレントミラー回路と同一導電型の第２のトランジスタを含む放電回路と、を備え、
    前記第１及び第３のカレントミラー回路の出力端同士が接続され、前記第２及び第４のカレントミラー回路の出力端同士が接続されており、
    前記入力端子電圧と前記出力端子電圧との電圧差に応じ第３トランジスタのフォロワ動作により前記出力端子の放電作用を行うフォロワ型放電手段と、
    前記入力端子電圧と前記出力端子電圧との電圧差に応じ第４のトランジスタのフォロワ動作により前記出力端子の充電作用を行うフォロワ型充電手段と、
    前記放電回路と前記充電回路の少なくとも一方を非活性に制御するとともに、前記フォロワ型放電手段及び前記フォロワ型充電手段の活性化と非活性化を制御する制御手段と、
    を備え、
    前記第２のカレントミラー回路の入力端と前記第１の差動対の出力との接続点と、前記第１及び第３のカレントミラー回路の出力端の接続点との間に挿入され、前記第２及び第４のカレントミラー回路の出力端の接続点の電圧を制御端子に入力とする、前記第２のカレントミラー回路と同一導電型の第５のトランジスタと、
    前記第４のカレントミラー回路の入力端と前記第２の差動対の出力との接続点と、前記第１及び第３のカレントミラー回路の出力端の接続点との間に挿入され、前記第２及び第４のカレントミラー回路の出力端の接続点の電圧を制御端子に入力とする、前記第４のカレントミラー回路と同一導電型の第６のトランジスタと、
    を備えている、ことを特徴とする帰還型増幅回路。
66. 前記充電回路において、前記第１のトランジスタの制御端子と前記高位側電源間に第３のスイッチを備え、
    前記放電回路において、前記第２のトランジスタの制御端子と前記低位側電源間に第４のスイッチを備えている、ことを特徴とする請求項６５記載の帰還型増幅回路。
67. 前記フォロワ型放電手段が、前記入力端子と前記低位側電源間に挿入され、制御端子が前記フォロワ構成の第３のトランジスタの制御端子に接続されているダイオード接続された第７のトランジスタを備え、
    前記第７のトランジスタと低位側電源の間には、第３の定電流源が接続され、
    前記出力端子と前記低位側電源間には、第３のトランジスタと直列形態に第５のスイッチが接続されており、
    前記入力端子と前記第３の定電流源間に、前記第７のトランジスタと並列に接続され、所定のバイアス電圧でバイアスされる第９のトランジスタを備え、
    前記フォロワ型充電手段が、前記入力端子と前記高位側電源間に挿入され、制御端子が前記フォロワ構成の第４のトランジスタの制御端子に接続されているダイオード接続された第８のトランジスタを備え、
    前記第８のトランジスタと高位側電源の間には、第４の定電流源が接続され、
    前記出力端子と前記高位側電源間には前記第４のトランジスタと直列形態に第６のスイッチが接続されており、
    前記入力端子と前記第４の定電流源間に、前記第８のトランジスタと並列に接続され、所定のバイアス電圧でバイアスされる第１０のトランジスタを備えている、ことを特徴とする請求項６５記載の帰還型増幅回路。

Images