JP4360500B2 - 液晶表示装置の駆動回路及び駆動装置 - Google Patents
液晶表示装置の駆動回路及び駆動装置 Download PDFInfo
- Publication number
- JP4360500B2 JP4360500B2 JP2006221854A JP2006221854A JP4360500B2 JP 4360500 B2 JP4360500 B2 JP 4360500B2 JP 2006221854 A JP2006221854 A JP 2006221854A JP 2006221854 A JP2006221854 A JP 2006221854A JP 4360500 B2 JP4360500 B2 JP 4360500B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- inverting input
- operational amplifier
- transistor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Amplifiers (AREA)
- Liquid Crystal (AREA)
Description
第2PMOSトランジスタであるトランジスタMP−CHGは、ゲートがノードPGATEに接続されると共に、ソースは、電源電位VDDHに接続され、ドレインは、増幅器10の出力に接続されている。
VINは、共通電位Vcomに対して低い電位から高い電位に時刻t2において変化したことを表している。VINが時刻t2において変化したことにより、入力信号INと出力信号OUTとでは、電位差が生じる。トランジスタMN−SW2は、入力信号INの変化によりオンする。(ただし、入力信号の変化がトランジスタMN−SW2の閾値以上である。)トランジスタMN−SW2がオンすることにより、トランジスタMN−SW2に電流が流れ、ノードPGATEは、時刻t2以前のVOUTに近づく。ノードPGATEの電位の降下に伴って、トランジスタMP−CHGがオンする。入力信号INと出力信号OUTの電位差が大きい場合には、トランジスタMP−CHGは深くオンする。トランジスタMP−CHGがオンすると液晶パネルの負荷容量CLOADの電荷を急激に充電する。負荷容量CLOADが十分に充電なされてくると入力信号INと出力信号OUTの電位差は小さくなり、トランジスタMN−SW2緩やかにオフする。その結果、ノードPGATEは徐々に電源電位VDDHに近づき、トランジスタMP−CHGは徐々にオフし、負荷容量CLOADの充電を終了する。
100 駆動回路
910 階調電圧発生回路
920 デジタルアナログコンバーター
930 駆動回路
940 液晶パネル
950 ソースドライバIC
Claims (9)
- 反転入力、非反転入力、及び第1出力を有し、前記反転入力と前記第1出力とが接続されたオペアンプと、
前記オペアンプの前記非反転入力のノードがゲートに接続され、前記オペアンプの前記第1出力のノードがソースに接続された第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレインがゲートに接続され、前記オペアンプの前記第1出力のノードがドレインに接続され、ソースが接地された第1NMOSトランジスタと、
所定の第1電圧がゲートに与えられ、前記第1PMOSトランジスタのドレインがドレインに接続され、ソースが接地された第2NMOSトランジスタと、
を有する液晶表示装置の駆動回路。 - 前記オペアンプの前記非反転入力のノードがゲートに接続され、前記オペアンプの前記第1出力のノードがソースに接続された第3NMOSトランジスタと、
前記第3NMOSトランジスタのドレインがゲートに接続され、前記オペアンプの前記第1出力のノードがドレインに接続され、ソースが電源に接続された第2PMOSトランジスタと、
所定の第2電圧がゲートに与えられ、前記第3NMOSトランジスタのドレインがドレインに接続され、
ソースが電源に接続された第3PMOSトランジスタと、
を有する請求項1に記載の液晶表示装置の駆動回路。 - 反転入力、非反転入力、及び第1出力を有し、前記反転入力と前記第1出力とが接続されたオペアンプと、
前記オペアンプの前記第1出力と前記非反転入力との電位差が閾値以上であって、前記第1出力が前記非反転入力より高い場合にオンする第1PMOSトランジスタと、
前記第1PMOSトランジスタのオンに応じてオンし、前記第1出力と前記非反転入力との電位差を打ち消すように動作する第1NMOSトランジスタと、
前記第1PMOSトランジスタとグランド間に直列に接続され、ゲートに閾値以上の電圧が与えられる第2NMOSトランジスタと、
を有する液晶表示装置の駆動回路。 - 前記オペアンプの前記第1出力と前記非反転入力との電位差が閾値以上であって、前記第1出力が前記非反転入力より低い場合にオンする第3NMOSトランジスタと、
前記第3NMOSトランジスタのオンに応じてオンし、前記第1出力と前記非反転入力との電位差を打ち消すように動作する第2PMOSトランジスタと、
前記第3NMOSトランジスタと電源間に直列に接続され、ゲートに閾値以下の電圧が与えられる第3PMOSトランジスタと、
を有する請求項3に記載の液晶表示装置の駆動回路。 - 反転入力、非反転入力、及び第1出力を有し、前記反転入力と前記第1出力とが接続されたオペアンプと、
前記オペアンプの前記非反転入力のノードがゲートに接続され、前記オペアンプの前記第1出力のノードがソースに接続された第3NMOSトランジスタと、
前記第3NMOSトランジスタのドレインがゲートに接続され、前記オペアンプの前記第1出力のノードがドレインに接続され、ソースが電源に接続された第2PMOSトランジスタと、
所定の第2電圧がゲートに与えられ、前記第3NMOSトランジスタのドレインがドレインに接続され、ソースが電源に接続された第3PMOSトランジスタと、
を有する液晶表示装置の駆動回路。 - 反転入力、非反転入力、及び第1出力を有し、前記反転入力と前記第1出力とが接続されたオペアンプと、
前記オペアンプの前記第1出力と前記非反転入力との電位差が閾値以上であって、前記第1出力が前記非反転入力より低い場合にオンする第3NMOSトランジスタと、
前記第3NMOSトランジスタのオンに応じてオンし、前記第1出力と前記非反転入力との電位差を打ち消すように動作する第2PMOSトランジスタと、
前記第3NMOSトランジスタと電源間に直列に接続され、ゲートに閾値以下の電圧が与えられる第3PMOSトランジスタと、
を有する液晶表示装置の駆動回路。 - 反転入力、非反転入力、及び第1出力を有し、前記反転入力と前記第1出力とが接続されたオペアンプと、
前記オペアンプの前記非反転入力のノードがゲートに接続され、前記オペアンプの前記第1出力のノードがソースに接続された第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレインがゲートに接続され、前記オペアンプの前記第1出力のノードがドレインに接続され、ソースが接地された第1NMOSトランジスタと、
所定の第1電圧がゲートに与えられ、前記第1PMOSトランジスタのドレインがドレインに接続され、ソースが接地された第2NMOSトランジスタと、
前記オペアンプの前記非反転入力のノードがゲートに接続され、前記オペアンプの前記第1出力のノードがソースに接続された第3NMOSトランジスタと、
前記第3NMOSトランジスタのドレインがゲートに接続され、前記オペアンプの前記第1出力のノードがドレインに接続され、ソースが電源に接続された第2PMOSトランジスタと、
所定の第2電圧がゲートに与えられ、前記第3NMOSトランジスタのドレインがドレインに接続され、ソースが電源に接続された第3PMOSトランジスタと、
を有する駆動回路を複数備えた液晶表示装置の駆動装置であって、
前記駆動装置は、前記駆動回路それぞれに対応した出力パッドを有し、
前記駆動回路は、前記オペアンプの前記出力のノードと前記出力パッドとの間に第1のスイッチ手段を有すると共に、それぞれの駆動回路の前記第1のスイッチ手段と前記出力パッドとの間のノード間に第2のスイッチ手段を有することを特徴とする液晶表示装置の駆動装置。 - 反転入力、非反転入力、第1出力、及び制御端子を有し、前記反転入力と前記第1出力とが接続されると共に、前記非反転入力に応じた出力を前記第1出力に出力/非出力するかを前記制御端子に入力される制御信号に応じて切り替えるオペアンプと、
前記オペアンプの出力ノードに接続されると共に、前記制御信号によってオン/オフされる第3のスイッチ手段と、
前記オペアンプの出力ノードに接続されると共に、前記制御信号によってオン/オフされる第4のスイッチ手段と、
前記オペアンプの前記非反転入力のノードがゲートに接続され、前記オペアンプの前記出力ノードが前記第3のスイッチ手段を介してソースに接続された第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレインがゲートに接続され、前記オペアンプの前記出力のノードがドレインに接続され、ソースが接地された第1NMOSトランジスタと、
所定の第1電圧がゲートに与えられ、前記第1PMOSトランジスタのドレインがドレインに接続され、
ソースが接地された第2NMOSトランジスタと、
前記オペアンプの前記非反転入力のノードがゲートに接続され、前記オペアンプの前記出力ノードが前記第4のスイッチ手段を介してソースに接続された第3NMOSトランジスタと、
前記第3NMOSトランジスタのドレインがゲートに接続され、前記オペアンプの前記出力のノードがドレインに接続され、ソースが電源に接続された第2PMOSトランジスタと、
所定の第2電圧がゲートに与えられ、前記第3NMOSトランジスタのドレインがドレインに接続され、
ソースが電源に接続された第3PMOSトランジスタと、
を有する液晶表示装置の駆動回路。 - 請求項8に記載の駆動回路を複数備えた液晶表示装置の駆動装置であって、
前記駆動装置は、前記駆動回路それぞれに対応した出力パッドを有し、
前記駆動回路は、前記オペアンプの前記出力のノードと前記出力パッドとの間に第1のスイッチ手段を有すると共に、それぞれの駆動回路の前記第1のスイッチ手段と前記出力パッドとの間のノード間に第2のスイッチ手段を有することを特徴とする液晶表示装置の駆動装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006221854A JP4360500B2 (ja) | 2006-08-16 | 2006-08-16 | 液晶表示装置の駆動回路及び駆動装置 |
KR1020070080396A KR101433862B1 (ko) | 2006-08-16 | 2007-08-10 | 액정표시장치의 구동회로 및 구동장치 |
US11/837,589 US7847797B2 (en) | 2006-08-16 | 2007-08-13 | Drive circuit and drive device for liquid crystal display |
CN2007101410658A CN101126850B (zh) | 2006-08-16 | 2007-08-16 | 液晶显示装置的驱动电路和驱动装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006221854A JP4360500B2 (ja) | 2006-08-16 | 2006-08-16 | 液晶表示装置の駆動回路及び駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008046358A JP2008046358A (ja) | 2008-02-28 |
JP4360500B2 true JP4360500B2 (ja) | 2009-11-11 |
Family
ID=39094922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006221854A Expired - Fee Related JP4360500B2 (ja) | 2006-08-16 | 2006-08-16 | 液晶表示装置の駆動回路及び駆動装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7847797B2 (ja) |
JP (1) | JP4360500B2 (ja) |
KR (1) | KR101433862B1 (ja) |
CN (1) | CN101126850B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4676507B2 (ja) * | 2008-02-21 | 2011-04-27 | Okiセミコンダクタ株式会社 | 負荷容量の駆動回路 |
CN101236738B (zh) * | 2008-03-03 | 2010-10-13 | 上海广电光电子有限公司 | 一种液晶显示装置的修复线运算放大电路及其驱动方法 |
JP2011150256A (ja) * | 2010-01-25 | 2011-08-04 | Renesas Electronics Corp | 駆動回路及び駆動方法 |
JP5775284B2 (ja) | 2010-10-12 | 2015-09-09 | ラピスセミコンダクタ株式会社 | 表示装置の駆動装置 |
US9224324B2 (en) * | 2014-01-03 | 2015-12-29 | Pixtronix, Inc. | Cascode driver circuit |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0541651A (ja) | 1991-08-06 | 1993-02-19 | Fuji Electric Co Ltd | 容量負荷駆動用半導体集積回路装置 |
JP3234043B2 (ja) * | 1993-05-10 | 2001-12-04 | 株式会社東芝 | 液晶駆動用電源回路 |
JP2001326542A (ja) * | 2000-05-16 | 2001-11-22 | Texas Instr Japan Ltd | 増幅器 |
JP2002014658A (ja) | 2000-06-29 | 2002-01-18 | Nec Kansai Ltd | 液晶駆動用集積回路素子 |
JP3846293B2 (ja) | 2000-12-28 | 2006-11-15 | 日本電気株式会社 | 帰還型増幅回路及び駆動回路 |
CN1212598C (zh) * | 2001-04-26 | 2005-07-27 | 凌阳科技股份有限公司 | 液晶显示器的源驱动放大器 |
JP3916915B2 (ja) | 2001-10-18 | 2007-05-23 | 東芝マイクロエレクトロニクス株式会社 | 表示装置用駆動回路 |
JP4353759B2 (ja) | 2003-09-22 | 2009-10-28 | Necエレクトロニクス株式会社 | 駆動回路 |
JP4609233B2 (ja) * | 2005-08-16 | 2011-01-12 | エプソンイメージングデバイス株式会社 | デジタルアナログ変換回路および表示装置 |
-
2006
- 2006-08-16 JP JP2006221854A patent/JP4360500B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-10 KR KR1020070080396A patent/KR101433862B1/ko not_active IP Right Cessation
- 2007-08-13 US US11/837,589 patent/US7847797B2/en not_active Expired - Fee Related
- 2007-08-16 CN CN2007101410658A patent/CN101126850B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7847797B2 (en) | 2010-12-07 |
CN101126850B (zh) | 2011-04-20 |
JP2008046358A (ja) | 2008-02-28 |
KR101433862B1 (ko) | 2014-08-26 |
CN101126850A (zh) | 2008-02-20 |
US20090073152A1 (en) | 2009-03-19 |
KR20080015727A (ko) | 2008-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220209768A1 (en) | Load driver | |
US8044950B2 (en) | Driver circuit usable for display panel | |
JP4103468B2 (ja) | 差動回路と増幅回路及び該増幅回路を用いた表示装置 | |
JP4515821B2 (ja) | 駆動回路、動作状態検出回路及び表示装置 | |
WO2005078910A1 (ja) | スイッチング電源装置及び携帯機器 | |
JP5089775B2 (ja) | 容量負荷駆動回路およびこれを備えた表示装置 | |
JP4360500B2 (ja) | 液晶表示装置の駆動回路及び駆動装置 | |
JP5363895B2 (ja) | 信号線駆動回路及び液晶表示装置 | |
JP2009070211A (ja) | 電圧発生回路 | |
US8963638B2 (en) | Operational amplifier circuit | |
JP3781924B2 (ja) | 電源回路 | |
JP2009198801A (ja) | 負荷容量の駆動回路 | |
JP2010017013A (ja) | チャージポンプ回路 | |
US8786162B2 (en) | Device for driving a piezoelectric element | |
CN110611497A (zh) | 比较器以及振荡电路 | |
JP4397401B2 (ja) | オペアンプ及びそれが用いられる液晶表示装置の駆動回路 | |
JP2004046595A (ja) | 電源回路 | |
JP5499431B2 (ja) | 三角波発生回路 | |
US20100295835A1 (en) | Voltage Boosting Circuit and Display Device Including the Same | |
JP2006108778A (ja) | 出力回路 | |
WO2022195692A1 (ja) | デジタルアナログ変換機 | |
JP2011151711A (ja) | オペアンプ回路 | |
KR100427039B1 (ko) | 캐패시터 부하 구동 앰프 | |
US20070024346A1 (en) | Charge pump circuit and semiconductor integrated circuit incorporating the same | |
JP3823853B2 (ja) | 駆動回路及びそれを用いた表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080815 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090805 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |