KR101433862B1 - 액정표시장치의 구동회로 및 구동장치 - Google Patents

액정표시장치의 구동회로 및 구동장치 Download PDF

Info

Publication number
KR101433862B1
KR101433862B1 KR1020070080396A KR20070080396A KR101433862B1 KR 101433862 B1 KR101433862 B1 KR 101433862B1 KR 1020070080396 A KR1020070080396 A KR 1020070080396A KR 20070080396 A KR20070080396 A KR 20070080396A KR 101433862 B1 KR101433862 B1 KR 101433862B1
Authority
KR
South Korea
Prior art keywords
output
inverting input
operational amplifier
drain
transistor
Prior art date
Application number
KR1020070080396A
Other languages
English (en)
Other versions
KR20080015727A (ko
Inventor
코지 야마자키
Original Assignee
라피스 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 라피스 세미컨덕터 가부시키가이샤 filed Critical 라피스 세미컨덕터 가부시키가이샤
Publication of KR20080015727A publication Critical patent/KR20080015727A/ko
Application granted granted Critical
Publication of KR101433862B1 publication Critical patent/KR101433862B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Amplifiers (AREA)

Abstract

저가로 고구동 능력을 가지는 액정표시장치의 구동회로를 제공한다. 본 발명의 액정표시장치의 구동회로에서는, 반전 입력, 비반전 입력 및 제1출력을 가지고, 반전 입력과 제1출력이 접속된 연산 증폭기와, 연산 증폭기의 비반전 입력의 노드가 게이트에 접속되고, 연산 증폭기의 출력의 노드가 소스에 접속된 제1PMOS트랜지스터와, 제1PMOS트랜지스터의 드레인이 게이트에 접속되고, 연산 증폭기의 출력의 노드가 드레인에 접속되고, 소스가 접지된 제1NMOS트랜지스터와, 소정의 제1전압이 게이트에 공급되어, 제1PMOS트랜지스터의 드레인이 드레인에 접속되고, 소스가 접지된 제2NMOS트랜지스터를 가진다.
연산 증폭기, 드레인, 소스, 트랜지스터, 구동회로, 소스 드라이버

Description

액정표시장치의 구동회로 및 구동장치{Driving Circuit of Liquid Crystal Display Device and Driving Device}
본 발명은, 액정표시장치 등에 이용되는 구동회로 및 구동장치에 관한 것이다. 특히 다수의 출력 연산 증폭기를 가지는 액정표시장치의 소스 드라이버에 관한 것이다.
최근의 액정표시장치의 대형화에 따라, 액정구동장치의 여러가지 성능의 향상이 기대되고 있다. 특히 액정표시장치의 대형화에 따라 데이터 선의 부하 용량도 증대하여, 액정구동장치의 구동능력의 향상을 기대할 수 있다. 또한 최근에는 액정표시장치의 시장은 급격히 증대하여, 각 탑재 부품의 원가를 낮출 수 밖에 없었다. 구동장치에 대해서도 동일하여, 고구동 능력과 동시에 저렴한 것이 기대되고 있다.
[특허문헌 1] 일본국 공개특허공보 특개평 05-041651호
[특허문헌 2] 일본국 공개특허공보 특개 2003-122325호
특허문헌 1에서는, 출력 연산 증폭기의 입출력 신호의 차이를 비교기로 비교하여, 입력 신호가 출력 신호보다 소정의 임계값 전압이상 낮을 때만, 비교기로부 터 이네이블 신호를 출력시켜서 스위칭 트랜지스터를 온 하고, 대전류원을 유효하게 하는 것으로, 부하 용량의 방전측의 출력 전류를 가변으로 할 수 있게 되어, 장치의 소비 전력을 억제하고 있다. 특허문헌 2에서는, 충방전 경로를 복수 설치함으로써 슬루 레이트의 향상을 도모하고 있다.
그러나, 상기의 특허문헌 1에서는, 임계값 전압이상 낮을 때에는, 신속하게 방전할 수 있지만, 일정한 임계값이 될 때까지 전혀, 종래의 출력과 동작이 바뀌지 않는다. 출력 전압의 범위가 넓을 경우에 있어서는, 유효성은 매우 낮아지게 된다. 또한 신속하게 충전 동작은 행해지지 않는다. 상기의 특허문헌 2에서는, 충전 동작, 방전 동작을 가지고 있지만, 각각의 별도의 경로에 대해서는, 어떠한 별도 신호에 의해 제어할 필요가 있기 때문에, 제어회로가 증가하게 된다. 또한 단순히 트랜지스터의 온 오프하여 제어했다고 해도 대전류에 대응한 트랜지스터에서는, 신속한 반응은 기대할 수 없고, 제어가 곤란하다. 본 발명은, 상기의 점을 감안하여 행해진 것으로, 저렴하고 고구동 능력을 가지는 액정표시장치의 구동회로를 제공한다.
본 발명의 액정표시장치의 구동회로에서는, 반전 입력, 비반전 입력 및 제1출력을 가지고, 반전 입력과 제1출력이 접속된 연산 증폭기와, 연산 증폭기의 비반 전 입력의 노드가 게이트에 접속되고, 연산 증폭기의 출력의 노드가 소스에 접속된 제1PMOS트랜지스터와, 제1PMOS트랜지스터의 드레인이 게이트에 접속되고, 연산 증폭기의 출력의 노드가 드레인에 접속되고, 소스가 접지된 제1NMOS트랜지스터와, 소정의 제1전압이 게이트에 공급되어, 제1PMOS트랜지스터의 드레인이 드레인에 접속되고, 소스가 접지된 제2NMOS트랜지스터를 가진다.
본 발명의 액정표시장치의 구동회로의 구성을 취하는 것으로, 저가로 고구동 능력을 가지는 액정표시장치의 구동회로를 제공하는 것이 가능하게 된다.
이하, 도면에 의거하여 본 발명의 실시예를 상세하게 설명한다. 또한, 이하의 설명 및 첨부 도면에 있어서, 대략 동일한 기능 및 구성을 가지는 구성요소에 대해서는, 동일한 부호를 붙임으로써 중복 설명을 생략한다.
[실시예 1]
우선, 본 발명의 실시예 1에 따른 액정표시장치의 구동회로에 대해, 도 1, 도 2 및 도 9를 사용하여 설명한다. 도 1은, 본 발명의 실시예 1에 있어서의 구동회로(100)의 회로도이다. 도시하는 바와 같이, 구동회로(100)는, 증폭기(ＯＰＡＭＰ)(10), 트랜지스터ＭＰ-ＳＷ1, 트랜지스터ＭＮ-ＤＩＳ 및 트랜지스터ＭＮ-ＳＷ1을 최소 구성요로서 구성한다. 증폭기(10)는 반전 입력과 비반전 입력과 출력을 최소 구성요소로서 가진다. 증폭기(10)는, 반전 입력과 출력이 접속되고 있으며, 일반적으로 전압 팔로우라고 불리는 접속이 행해진다. 비반전 입력은, 입력 신호ＩＮ 이 입력된다. 이 입력 신호ＩＮ은, 도 9에 나타내는 바와 같이, 입력 데이터 따른 계조 전압을 계조전압 발생회로(910)로부터 디지털 아날로그 컨버터(920)에 의해 선택한 전압이다. 구동회로(930)의 출력은, 액정 패널(940)에 공급하는 계조 전압이다. 또한 증폭기(10)의 출력은, 구동회로(100)의 출력 신호ＯＵＴ로서 드라이버ＩＣ의 출력 패드ＰＡＤ에 공급되고, 최종적으로 드라이버ＩＣ(950)가 탑재된 액정 패널(940)의 부하 용량ＣＬＯＡＤ에 공급된다.
제1PMOS트랜지스터인 트랜지스터ＭＰ-ＳＷ1은, 게이트에 입력 신호ＩＮ이 인가되는 동시에, 소스에는, 증폭기(10)의 출력이 접속되고, 드레인은, 노드ＮＧＡＴＥ에 접속되어 있다. 트랜지스터ＭＰ-ＳＷ1은, 소스의 전위와 게이트의 전위를 비교하여, 게이트의 전위가 소스의 전위보다 임계값 이상 하강한 경우에 온 한다.
제1NMOS트랜지스터인 트랜지스터ＭＮ-ＤＩＳ는, 게이트가 노드ＮＧＡＴＥ에 접속되는 동시에, 소스는, 그라운드ＧＮＤ에 접속되고, 드레인은, 증폭기(10)의 출력에 접속되고 있다.
제2NMOS트랜지스터인 트랜지스터ＭＮ-ＳＷ1은, 게이트에 소정의 정전압ＶＢＬ이 인가되어, 드레인이 노드ＮＧＡＴＥ에 접속되고, 소스가 그라운드ＧＮＤ에 접속되고 있다. 여기에서, 소정의 정전압ＶＢＬ은, 트랜지스터ＭＮ-ＳＷ1의 임계값 전압이상의 전압이다. 일례로서, ＶＤＤＨ를 15V, ＶＢＬ을 1.1V로서 설정하는 것이 가능하다. 따라서, 구동회로에 전원이 공급되고 있을 경우, 트랜지스터ＭＮ-ＳＷ1은 항상 온 상태가 되어, 실질적으로는 정전류로서 동작하는 트랜지스터이다.
이하, 도 2를 사용하여 동작의 설명을 행한다. 도 2는, 구동회로(100)의 타 이밍 차트이다. ＶＩＮ은, 입력 신호ＩＮ의 전압의 변화를 나타내고 있다. ＶＩＮ은, 공통 전위Ｖｃｏｍ에 대하여 높은 전위에서 낮은 전위로 시각 t1에 있어서 변화된 것을 나타내고 있다. ＶＩＮ이 시각 t1에 있어서 변화함에 따라, 입력 신호ＩＮ과 출력 신호ＯＵＴ에서는 전위차가 생긴다. 트랜지스터ＭＰ-ＳＷ1은, 입력 신호ＩＮ의 변화에 의해 온 한다.(단, 입력 신호의 변화가 트랜지스터ＭＰ-ＳＷ1의 임계값 이상이다.) 트랜지스터ＭＰ-ＳＷ1이 온 함으로써, 트랜지스터ＭＰ-ＳＷ1에 전류가 흘러, 노드ＮＧＡＴＥ는, 시각 t1이전의 ＶＯＵＴ에 근접한다. 노드ＮＧＡＴＥ의 전위의 상승에 따라, 트랜지스터ＭＮ-ＤＩＳ가 온 한다. 입력 신호ＩＮ과 출력 신호ＯＵＴ의 전위차가 클 경우에는, 트랜지스터ＭＮ-ＤＩＳ는 오래 온한다. 트랜지스터ＭＮ-ＤＩＳ가 온 하면 액정 패널의 부하 용량ＣＬＯＡＤ의 전하를 급격히 방전시킨다. 부하 용량ＣＬＯＡＤ가 충분히 방전되면 입력 신호ＩＮ과 출력 신호ＯＵＴ의 전위차는 작아지고, 트랜지스터ＭＰ-ＳＷ1은 완만하게 오프한다. 그 결과, 노드ＮＧＡＴＥ는 서서히 그라운드 레벨에 가까와지고, 트랜지스터ＭＮ-ＤＩＳ는 서서히 오프하여, 부하 용량ＣＬＯＡＤ의 방전을 종료한다.
본 발명의 실시예 1에 의하면, 입력 신호ＩＮ의 전환 시에 발생하는 입력 신호ＩＮ과 출력 신호ＯＵＴ의 전위차를 이용하여, 출력 전위를 입력 신호ＩＮ의 전위에 신속하게 따르게 하는 것이 가능하게 된다. 특히, 입력 신호ＩＮ과 출력 신호ＯＵＴ의 전위차를 이용하는 본 실시예 1의 구성에는, 외부제어신호를 필요로 하지 않으므로, 전용의 타이밍 콘트롤러 등의 제어회로를 필요로 하지 않는다. 따라서, 제어회로의 개발에 따른 비용을 삭감할 수 있다.
또한 제어회로의 분만큼 회로 면적삭감이 가능하다. 또한 입력 신호ＩＮ과 출력 신호ＯＵＴ의 전위차에 따라 트랜지스터ＭＮ-ＤＩＳ가 온 오프하므로, 출력 신호ＯＵＴ의 전위의 하강시에는, 완만한 동작이 실현 가능하게 된다. 트랜지스터ＭＮ-ＤＩＳ의 완만한 오프 동작에 의해, 스위칭 노이즈 등이 신호 출력ＯＵＴ에 발생할 가능성을 작게 할 수 있다. 또한, 본 발명의 실시예 1을 채용하는 것으로, 증폭기(10)의 정상전류를 증가시키지 않고 구동능력을 높이는 것이 가능하며, 드라이버ＩＣ의 발열의 저감을 가능하게 한다. 또한 출력에 정상적으로 전류를 흐르게 할 필요가 있는 경우라도, 증폭기(10)의 출력단의 트랜지스터 사이즈를 크게 할 필요없이, 본 발명의 실시예 1에서 채용한 트랜지스터ＭＮ-ＤＩＳ의 트랜지스터 사이즈를 크게 하는 것만으로 대응이 가능하게 되어, 증폭기 내부에서의 정상전류의 증가를 억제하는 것이 가능하게 된다.
[실시예 2]
본 발명의 실시예 2에 따른 액정표시장치의 구동회로에 대해, 도 3 및 도 4를 사용하여 설명한다. 도 3은, 본 발명의 실시예 2에 있어서의 구동회로(200)의 회로도이다. 실시예 1과 동일한 구성에 대해서는, 동일 부호를 부여하여, 설명을 생략한다.
구동회로(200)는, 증폭기(ＯＰＡＭＰ)(10), 트랜지스터ＭＮ-ＳＷ2, 트랜지스터ＭＰ-ＣＨＧ 및 트랜지스터ＭＰ-ＳＷ2를 최소 구성요소로서 구성한다. 증폭기(10)는, 반전 입력과 출력이 접속되고 있다. 비반전 입력은, 입력 신호ＩＮ이 입력된다. 증폭기(10)의 출력은, 구동회로(200)의 출력 신호ＯＵＴ로서 드라이버ＩＣ 의 출력 패드ＰＡＤ에 공급되고, 최종적으로 드라이버ＩＣ가 탑재된 액정 패널의 부하 용량ＣＬＯＡＤ에 공급된다.
제3PMOS트랜지스터인 트랜지스터ＭＮ-ＳＷ2는, 게이트에 입력 신호ＩＮ이 인가되는 동시에, 소스에는, 증폭기(10)의 출력이 접속되고, 드레인은, 노드ＰＧＡＴＥ에 접속되어 있다. 트랜지스터ＭＮ-ＳＷ2는, 소스의 전위와 게이트의 전위를 비교하여, 게이트의 전위가 소스의 전위보다 임계값 이상으로 상승했을 경우에 온 한다. 제2PMOS트랜지스터인 트랜지스터ＭＰ-ＣＨＧ는, 게이트가 노드ＰＧＡＴＥ에 접속되는 동시에, 소스는, 전원전위ＶＤＤＨ에 접속되고, 드레인은, 증폭기(10)의 출력에 접속되어 있다.
제3PMOS트랜지스터인 트랜지스터ＭＰ-ＳＷ2는, 게이트에 소정의 정전압ＶＢＨ가 인가되어, 드레인이 노드ＰＧＡＴＥ에 접속되고, 소스가 전원전위ＶＤＤＨ에 접속되어 있다. 여기에서, 소정의 정전압ＶＢＨ는, 트랜지스터ＭＰ-ＳＷ2의 임계값 전압이하의 전압이다. 일례로서, ＶＤＤＨ를 15V, ＶＢＨ 13.8을 V로서 설정하는 것이 가능하다. 따라서, 구동회로에 전원이 공급되고 있을 경우, 트랜지스터ＭＰ-ＳＷ2는 항상 온 상태가 되어, 실질적으로는 정전류로서 동작하는 트랜지스터이다.
이하, 도 4를 사용하여 동작의 설명을 행한다. 도 4는, 구동회로(200)의 타이밍 차트이다. ＶＩＮ은, 입력 신호ＩＮ의 전압의 변화를 나타내고 있다. ＶＩＮ은, 공통 전위Ｖｃｏｍ에 대하여 낮은 전위에서 높은 전위로 시각 t2에 있어서 변화된 것을 나타내고 있다. ＶＩＮ이 시각 t2에 있어서 변화됨에 따라, 입력 신호ＩＮ과 출력 신호ＯＵＴ에서는 전위차가 생긴다. 트랜지스터ＭＮ-ＳＷ2는, 입력 신호 ＩＮ의 변화에 의해 온 한다.(다만, 입력 신호의 변화가 트랜지스터ＭＮ-ＳＷ2의 임계값 이상이다.) 트랜지스터ＭＮ-ＳＷ2가 온 함으로써, 트랜지스터ＭＮ-ＳＷ2에 전류가 흘러, 노드ＰＧＡＴＥ는, 시각 t2이전의 ＶＯＵＴ에 근접해 간다. 노드ＰＧＡＴＥ의 전위의 강하에 따라, 트랜지스터ＭＰ-ＣＨＧ가 온 한다. 입력 신호ＩＮ과 출력 신호ＯＵＴ의 전위차가 클 경우에는, 트랜지스터ＭＰ-ＣＨＧ은 오래 온 한다. 트랜지스터ＭＰ-ＣＨＧ가 온 하면 액정 패널의 부하 용량ＣＬＯＡＤ의 전하를 급격히 충전한다. 부하 용량ＣＬＯＡＤ가 충분히 충전되었으면 입력 신호ＩＮ과 출력 신호ＯＵＴ의 전위차는 작아지고, 트랜지스터ＭＮ-ＳＷ2가 완만하게 오프한다. 그 결과, 노드ＰＧＡＴＥ는 서서히 전원전위ＶＤＤＨ에 근접하고, 트랜지스터ＭＰ-ＣＨＧ는 서서히 오프하여, 부하 용량ＣＬＯＡＤ의 충전을 종료한다.
본 발명의 실시예 2에 의하면, 입력 신호ＩＮ의 전환 시에 생기는 입력 신호ＩＮ과 출력 신호ＯＵＴ의 전위차를 이용하여, 출력 신호ＯＵＴ의 전위를 입력 신호ＩＮ의 전위에 신속하게 따르게 하는 것이 가능하게 된다. 특히, 입력 신호ＩＮ과 출력 신호ＯＵＴ의 전위차를 이용하는 본 실시예 2의 구성에는, 외부제어신호를 필요로 하지 않으므로, 전용 타이밍 콘트롤러 등의 제어회로를 필요로 하지 않는다. 따라서, 제어회로의 개발에 따른 비용을 삭감할 수 있다. 또한 제어회로의 분만큼 회로 면적삭감이 가능하다. 또한 입력 신호ＩＮ과 출력 신호ＯＵＴ의 전위차에 따라 트랜지스터ＭＰ-ＣＨＧ가 온 오프하므로, 출력 신호ＯＵＴ의 전위의 상승은, 완만한 동작이 실현 가능하다. 트랜지스터ＭＰ-ＣＨＧ의 완만한 오프 동작에 의해, 스위칭 노이즈 등이 신호 출력ＯＵＴ에 발생할 가능성이 작아진다. 또한, 본 발명의 실시예 2를 채용하는 것으로, 증폭기(10)의 정상전류를 증가시키지 않고 구동능력을 높이는 것이 가능하며, 드라이버ＩＣ의 발열의 저감을 가능하게 한다. 또한 출력에 정상적으로 전류를 흘려보낼 필요가 있는 경우라도, 증폭기(10)의 출력단의 트랜지스터 사이즈를 크게 할 필요는 없고, 본 발명의 실시예 1에서 채용한 트랜지스터ＭＰ-ＣＨＧ의 트랜지스터 사이즈를 크게 하는 것만으로 대응이 가능하게 되어, 증폭기 내부에서의 정상전류의 증가를 억제하는 것이 가능하게 된다.
[실시예 3]
본 발명의 실시예 3에 따른 액정표시장치의 구동회로에 대해, 도 5 및 도 6을 사용하여 설명한다. 도 5는, 본 발명의 실시예 3에 있어서의 구동회로(300)의 회로도이다. 구동회로(300)는, 실시예 1과 실시예 2의 구동회로의 구성을 아울러 가지는 구동회로이다. 구동회로(300)는, 증폭기(ＯＰＡＭＰ)(10), 트랜지스터ＭＰ-ＳＷ1, 트랜지스터ＭＮ-ＤＩＳ, 트랜지스터ＭＮ-ＳＷ1, 트랜지스터ＭＮ-ＳＷ2, 트랜지스터ＭＰ-ＣＨＧ 및 트랜지스터ＭＰ-ＳＷ2를 최소 구성요소로서 구성한다. 증폭기(10)는, 반전 입력과 출력이 접속되고 있으며, 일반적으로 전압 팔로우라고 불리는 접속이 행해지고 있다. 비반전 입력은, 입력 신호ＩＮ이 입력된다. 이 입력 신호ＩＮ은, 도 9에 나타내는 바와 같이 전단에 접속되는 디지털 아날로그 컨버터의 출력이며, 액정 패널에 공급하는 계조전압이 인가된다. 또한 증폭기(10)의 출력은, 구동회로(300)의 출력 신호ＯＵＴ로서 드라이버ＩＣ의 출력 패드ＰＡＤ에 공급되고, 최종적으로 드라이버ＩＣ가 탑재된 액정 패널의 부하 용량ＣＬＯＡＤ에 공급된다.
제1PMOS트랜지스터인 트랜지스터ＭＰ-ＳＷ1은, 게이트에 입력 신호ＩＮ이 인가되는 동시에, 소스에는, 증폭기(10)의 출력이 접속되고, 드레인은, 노드ＮＧＡＴＥ에 접속되어 있다. 트랜지스터ＭＰ-ＳＷ1은, 소스의 전위와 게이트의 전위를 비교하여, 게이트의 전위가 소스의 전위보다 임계값 이상 내려갔을 경우에 온 한다.
제1NMOS트랜지스터인 트랜지스터ＭＮ-ＤＩＳ는, 게이트가 노드ＮＧＡＴＥ에 접속되는 동시에, 소스는, 그라운드ＧＮＤ에 접속되고, 드레인은, 증폭기(10)의 출력에 접속되고 있다.
제2NMOS트랜지스터인 트랜지스터ＭＮ-ＳＷ1은, 게이트에 소정의 정전압ＶＢＬ이 인가되어, 드레인이 노드ＮＧＡＴＥ에 접속되고, 소스가 그라운드ＧＮＤ에 접속되어 있다. 여기에서, 소정의 정전압ＶＢＬ은, 트랜지스터ＭＮ-ＳＷ1의 임계값 전압이상의 전압이다. 일례로서, ＶＤＤＨ를 15V, ＶＢＬ을 1.1V로서 설정하는 것이 가능하다. 따라서, 구동회로에 전원이 공급되고 있을 경우, 트랜지스터ＭＮ-ＳＷ1은 항상 온 상태가 되어, 실질적으로는 정전류로서 동작하는 트랜지스터이다.
제3PMOS트랜지스터인 트랜지스터ＭＮ-ＳＷ2는, 게이트에 입력 신호ＩＮ이 인가되는 동시에, 소스에는, 증폭기(10)의 출력이 접속되고, 드레인은, 노드ＰＧＡＴＥ에 접속되어 있다. 트랜지스터ＭＮ-ＳＷ2는, 소스의 전위와 게이트의 전위를 비교하여, 게이트의 전위가 소스의 전위보다 임계값 이상으로 상승했을 경우에 온 한다.
제2PMOS트랜지스터인 트랜지스터ＭＰ-ＣＨＧ는, 게이트가 노드ＰＧＡＴＥ에 접속되는 동시에, 소스는, 전원전위ＶＤＤＨ에 접속되고, 드레인은, 증폭기(10)의 출력에 접속되어 있다.
제3PMOS트랜지스터인 트랜지스터ＭＰ-ＳＷ2는, 게이트에 소정의 정전압ＶＢＨ가 인가되어, 드레인이 노드ＰＧＡＴＥ에 접속되고, 소스가 전원전위ＶＤＤＨ에 접속되어 있다. 여기에서, 소정의 정전압ＶＢＨ는, 트랜지스터ＭＰ-ＳＷ2의 임계값 전압 이하의 전압이다. 일례로서, ＶＤＤＨ를 15V, ＶＢＨ 13.8을 V로서 설정하는 것이 가능하다. 따라서, 구동회로에 공급되고 있을 경우, 트랜지스터ＭＰ-ＳＷ2는 항상 온 상태가 되어, 실질적으로는 정전류로서 동작하는 트랜지스터이다.
이하, 도 6을 사용하여 동작의 설명을 행한다. 도 6은, 구동회로(300)의 타이밍 차트이다. ＶＩＮ은, 입력 신호ＩＮ의 전압의 변화를 나타내고 있다. ＶＩＮ은, 시각 t1에 있어서, 공통 전위Ｖｃｏｍ에 대하여 높은 전위로부터 낮은 전위로 변화되고, 시각 t2에 있어서, 공통 전위Ｖｃｏｍ에 대하여 낮은 전위로부터 높은 전위로 변화된 것을 나타내고 있다. ＶＩＮ이 시각 t1에 있어서 공통 전위Ｖｃｏｍ에 대하여 높은 전위로부터 낮은 전위로 변화함으로써, 입력 신호ＩＮ과 출력 신호ＯＵＴ에서는 전위차가 생긴다. 트랜지스터ＭＰ-ＳＷ1은, 입력 신호ＩＮ의 변화에 따라 온 한다.(단, 입력 신호의 변화가 트랜지스터ＭＰ-ＳＷ1의 임계값 이상이다.) 트랜지스터ＭＰ-ＳＷ1이 온 함으로써, 트랜지스터ＭＰ-ＳＷ1에 전류가 흘러, 노드ＮＧＡＴＥ는, 시각 t1이전의 ＶＯＵＴ에 다가간다. 노드ＮＧＡＴＥ의 전위의 상승에 따라, 트랜지스터ＭＮ-ＤＩＳ가 온 한다. 입력 신호ＩＮ과 출력 신호ＯＵＴ의 전위차가 클 경우에는, 트랜지스터ＭＮ-ＤＩＳ는 오래 온 한다. 트랜지스터ＭＮ-ＤＩＳ가 온 하면 액정 패널의 부하 용량ＣＬＯＡＤ의 전하를 급격히 방전시킨다. 부 하 용량ＣＬＯＡＤ가 충분히 방전되고 있으면 입력 신호ＩＮ과 출력 신호ＯＵＴ의 전위차는 작아지고, 트랜지스터ＭＰ-ＳＷ1이 완만하게 오프한다. 그 결과, 노드ＮＧＡＴＥ는 서서히 그라운드 레벨에 가까와지고, 트랜지스터ＭＮ-ＤＩＳ는 서서히 오프하여, 부하 용량ＣＬＯＡＤ의 방전을 종료한다.
또한 ＶＩＮ이 시각 t2에 있어서, 공통 전위Ｖｃｏｍ에 대하여 낮은 전위로부터 높은 전위로 변화함으로써, 입력 신호ＩＮ과 출력 신호ＯＵＴ에서는 전위차가 생긴다. 트랜지스터ＭＮ-ＳＷ2는, 입력 신호ＩＮ의 변화에 의해 온 한다.(단, 입력 신호의 변화가 트랜지스터ＭＮ-ＳＷ2의 임계값 이상이다.) 트랜지스터ＭＮ-ＳＷ2가 온 함으로써, 트랜지스터ＭＮ-ＳＷ2에 전류가 흘러, 노드ＰＧＡＴＥ는, 시각 t2 이전의 ＶＯＵＴ에 다가간다. 노드ＰＧＡＴＥ의 전위의 강하에 따라, 트랜지스터ＭＰ-ＣＨＧ이 온 한다. 입력 신호ＩＮ과 출력 신호ＯＵＴ의 전위차가 클 경우에는, 트랜지스터ＭＰ-ＣＨＧ는 오래 온 한다. 트랜지스터ＭＰ-ＣＨＧ이 온 하면 액정 패널의 부하 용량ＣＬＯＡＤ의 전하를 급격히 충전한다. 부하 용량ＣＬＯＡＤ가 충분히 충전되면 입력 신호ＩＮ과 출력 신호ＯＵＴ의 전위차는 작아지고, 트랜지스터ＭＮ-ＳＷ2가 완만하게 오프한다. 그 결과, 노드ＰＧＡＴＥ는 서서히 전원전위ＶＤＤＨ에 다가가고, 트랜지스터ＭＰ-ＣＨＧ는 서서히 오프하여, 부하 용량ＣＬＯＡＤ의 충전을 종료한다.
이상의 동작으로부터, 본 발명의 실시예 3에 의하면, 실시예 1 및 실시예 2의 효과에 더하여, 레일·투·레일(rail to rail)동작의 증폭기(10)에 대응한 구동회로를 실현하는 것이 가능하게 된다.
[실시예 4]
본 발명의 실시예 4에 따른 액정표시장치의 구동회로에 대해, 도 7 및 도 8을 사용하여 설명한다. 도 7은, 본 발명의 실시예 4에 있어서의 구동회로(400)의 회로도이다. 실시예 3과 동일한 구성에 대해서는, 동일한 부호를 부여하여, 설명을 생략한다. 또한, 도 7에서는 증폭기(10)를 상세한 회로도로 나타내고 있지만, 일반적인 증폭기를 회로 레벨로 표현한 것이기 때문에, 여기에서는, 상세한 동작의 설명은 생략한다.
본 실시예 4의 특징은, 실시예 3에서 설명한, 증폭기(ＯＰＡＭＰ)(10), 트랜지스터ＭＰ-ＳＷ1, 트랜지스터ＭＮ-ＤＩＳ, 트랜지스터ＭＮ-ＳＷ1, 트랜지스터ＭＮ-ＳＷ2, 트랜지스터ＭＰ-ＣＨＧ 및 트랜지스터ＭＰ-ＳＷ2에 더하여, 제1스위치 수단ＨＩＺ-ＳＷ와 제2스위치 수단ＣＳ-ＳＷ를 가진다. 제1스위치 수단ＨＩＺ-ＳＷ은, 트랜지스터ＭＰ-ＣＨＧ의 드레인과 트랜지스터ＭＮ-ＤＩＳ의 드레인이 접속된 노드ＯＵＴＡ와 출력 패드ＰＡＤ 사이에 접속되어 있다. 제1스위치 수단ＨＩＺ-ＳＷ는 예를 들면 트랜스퍼 게이트이다.
제2스위치 수단ＣＳ-ＳＷ는, 제1스위치 수단ＨＩＺ-ＳＷ와 출력 패드ＰＡＤ간의 노드ＯＵＴＢｎ과 인접하는 구동회로의 출력 노드ＯＵＴＢｎ-1 사이에 접속되어 있다. 제2스위치 수단ＣＳ-ＳＷ는, 예를 들면 트랜스퍼 게이트로 구성되어 있다.
다음에 도 8을 사용하여 동작의 설명을 행한다. 도 8은, 구동회로(400)의 타이밍 차트이다. ＶＩＮ은, 시각 t1에 있어서, 공통 전위Ｖｃｏｍ에 대하여 높은 전위로부터 낮은 전위로 변화되고, 시각 t2에 있어서, 공통 전위Ｖｃｏｍ에 대하여 낮은 전위로부터 높은 전위로 변화된 것을 나타내고 있다. ＶＨＩＺ은, 시각 t1, 및 t2에 있어서 높은 전위로부터 낮은 전위로 내려가고, 시각 t3 및 t4에 있어서, 낮은 전위로부터 높은 전위로 상승한다. ＶＸＨＩＺ은, 시각 t1 및 t2에 있어서, 낮은 전위로부터 높은 전위로 상승하고, 시각 t3 및 t4에 있어서, 높은 전위로부터 낮은 전위로 하강한다. ＶＨＩＺ과 ＶＸＨＩＺ은, 상보적인 신호이다.
ＶＨＩＺ 및 ＶＸＨＩＺ의 신호의 변화에 의해, 시각 t1, t2에서 제1스위치 수단ＨＩＺ-ＳＷ가 오프하고, 제2스위치 수단ＣＳ-ＳＷ가 온 한다. 제2스위치 수단ＣＳ-ＳＷ가 온 함으로써, 각각의 구동회로의 출력ＯＵＴＢｎ은 단락된다. 각각의 구동회로의 출력ＯＵＴＢｎ은 단락되는 것으로, 각각의 구동회로의 출력ＯＵＴＢｎ의 전위는 평균화되고, 공통 전위Ｖｃｏｍ에 가까운 전위가 된다. 시각 t3에서는, 제2스위치 수단ＣＳ-ＳＷ가 오프하고, 제1스위치 수단ＨＩＺ-ＳＷ가 온 한다. 구동회로의 출력ＯＵＴＢｎ이 공통 전위Ｖｃｏｍ에 다가간 상태에서, 제1스위치 수단ＨＩＺ-ＳＷ가 온 함으로써, 입력 신호ＩＮ과 출력 신호ＯＵＴＡ 사이에 전위차가 생긴다.
트랜지스터ＭＰ-ＳＷ1은, 입력 신호ＩＮ과 출력 신호ＯＵＴＡ 사이에 전위차가 생김으로써 온 한다.(단, 입력 신호와 출력 신호ＯＵＴＡ의 전위차가 트랜지스터ＭＰ-ＳＷ1의 임계값 이상이다.) 트랜지스터ＭＰ-ＳＷ1이 온 함으로써, 트랜지스터ＭＰ-ＳＷ1에 전류가 흘러, 노드ＮＧＡＴＥ는, 공통 전위Ｖｃｏｍ에 다가간다. 노드ＮＧＡＴＥ의 전위의 상승에 따라, 트랜지스터ＭＮ-ＤＩＳ가 온 한다. 입력 신 호ＩＮ과 출력 신호ＯＵＴＡ의 전위차가 클 경우에는, 트랜지스터ＭＮ-ＤＩＳ는 오래 온 한다. 트랜지스터ＭＮ-ＤＩＳ가 온 하면 액정 패널의 부하 용량ＣＬＯＡＤ의 전하를 급격히 방전시킨다. 부하 용량ＣＬＯＡＤ가 충분히 방전되면 입력 신호ＩＮ과 출력 신호ＯＵＴＡ의 전위차는 작아지고, 트랜지스터ＭＰ-ＳＷ1이 완만하게 오프한다. 그 결과, 노드ＮＧＡＴＥ는 서서히 그라운드 레벨에 다가가고, 트랜지스터ＭＮ-ＤＩＳ는 서서히 오프하여, 부하 용량ＣＬＯＡＤ의 방전을 종료한다.
시각 t4에서는, 제2스위치 수단ＣＳ-ＳＷ가 오프하고, 제1스위치 수단ＨＩＺ-ＳＷ가 온 한다. 구동회로의 출력ＯＵＴＢｎ이 공통 전위Ｖｃｏｍ에 다가간 상태에서, 제1스위치 수단ＨＩＺ-ＳＷ가 온 함으로써, 입력 신호ＩＮ과 출력 신호ＯＵＴＡ 사이에 전위차가 발생한다.
트랜지스터ＭＮ-ＳＷ2는, 입력 신호ＩＮ과 출력 신호ＯＵＴＡ 사이에 전위차가 발생함으로써 온 한다.(단, 입력 신호ＩＮ과 출력 신호ＯＵＴＡ와의 전위차가 트랜지스터ＭＮ-ＳＷ2의 임계값 이상이다.) 트랜지스터ＭＮ-ＳＷ2가 온 함으로써, 트랜지스터ＭＮ-ＳＷ2에 전류가 흘러, 노드ＰＧＡＴＥ는, 공통 전위Ｖｃｏｍ에 다가간다. 노드ＰＧＡＴＥ의 전위의 강하에 따라, 트랜지스터ＭＰ-ＣＨＧ가 온 한다. 입력 신호ＩＮ과 출력 신호ＯＵＴＡ의 전위차가 클 경우에는, 트랜지스터ＭＰ-ＣＨＧ는 오래 온 한다. 트랜지스터ＭＰ-ＣＨＧ가 온 하면 액정 패널의 부하 용량ＣＬＯＡＤ의 전하를 급격히 충전한다. 부하 용량ＣＬＯＡＤ가 충분히 충전되면 입력 신호ＩＮ과 출력 신호ＯＵＴＡ의 전위차는 작아지고, 트랜지스터ＭＮ-ＳＷ2가 완만하게 오프한다. 그 결과, 노드ＰＧＡＴＥ는 서서히 전원전위ＶＤＤＨ에 다가가고, 트랜지스터ＭＰ-ＣＨＧ는 서서히 오프하여, 부하 용량ＣＬＯＡＤ의 충전을 종료한다.
이상의 설명에 의해, 본 발명의 실시예 4에 의하면, 실시예 1, 실시예 2 및 실시예 3의 효과에 더하여, 각각의 구동회로의 출력ＯＵＴＢｎ을 단락하는 기간을 설정함으로써, 증폭기(10)의 구동기간을 줄여, 소비 전력의 삭감을 가능하게 한다.
또한 본 발명의 기본적인 구성이면, 각각의 구동회로의 출력ＯＵＴＢｎ을 단락함으로써, 입력 신호ＩＮ과 출력 신호ＯＵＴＡ 사이에 전위차가 생기게 된다. 그 결과, 트랜지스터ＭＰ-ＳＷ1 또는 트랜지스터ＭＮ-ＳＷ2가 온 하게 될 우려가 있다. 그러나, 본 실시예 4의 구성에 의하면, 각각의 구동회로의 출력ＯＵＴＢｎ을 단락하는 제2스위치 수단ＣＳ-ＳＷ를 제어하는 신호를 이용하여, 제1스위치 수단ＨＩＺ-ＳＷ를 제어함으로써, 용이하게 오동작을 방지할 수 있다.
도 10에 나타내는 것은, 실시예 4의 변형예 1인 구동회로(1000)이다. 실시예 4와 다른 점을 설명한다. 구동회로(1000)에서는, 제1스위치 수단 HIZ-SW와 출력 패드 PAD 사이의 노드ＯＵＴＢｎ과 MP-SW1의 소스 사이에 제3스위치 수단ＨＩＺ1-ＳＷ가 설치된다. 또한 제1스위치 수단 HIZ-SW와 출력 패드 PAD 사이의 노드ＯＵＴＢｎ과 MN-SW2의 소스 사이에 제4스위치 수단 ＨＩＺ2-ＳＷ가 설치된다. 트랜지스터ＭＮ-ＤＩＳ의 드레인 및 트랜지스터ＭＰ-ＣＨＧ의 드레인은, 출력 노드ＯＵＴＢｎ에 접속되어 있다.
제1스위치 수단 HIZ-SW, 제3스위치 수단ＨＩＺ1-ＳＷ 및 제4스위치 수단ＨＩＺ2-ＳＷ는, 같은 제어신호ＨＩＺ 및 제어신호ＸＨＩＺ로 제어되고 있기 때문에 같 은 온 오프 동작을 행한다. 구동회로로서의 동작은, 실시예 4와 동일하다.
트랜지스터ＭＰ-ＳＷ1, 트랜지스터ＭＮ-ＳＷ2, 트랜지스터ＭＮ-ＤＩＳ 및 트랜지스터ＭＰ-ＣＨＧ의 접속 관계가 실시예 4와는 바뀌지만, 실시예 4와 마찬가지로 오동작하지 않고 동작시키는 것이 가능하게 된다.
도 11에 도시한 것은, 실시예 4의 변형예 2인 구동회로(1100)이다. 실시예 4의 변형예 1과 다른 점을 설명한다. 구동회로(1100)에서는, 변형예 1과 비교하여 제1스위치 수단 HIZ-SW가 삭제되어 있다. 또한 ＯＰＡＭＰ(10)가 다기능화되어 있다. 도 11에 나타내는 ＯＰＡＭＰ(10)는, 반전 입력, 비반전 입력 및 출력에 더해서, 2개의 제어신호를 입력하고 있다. 제3스위치 수단ＨＩＺ1-ＳＷ 및 제4스위치 수단ＨＩＺ2-ＳＷ의 제어신호인, 제어신호ＨＩＺ과 제어신호ＸＨＩＺ이다. ＯＰＡＭＰ(10)는, 제어신호ＨＩＺ에 동기하여, 제어신호ＨＩＺ이 하이인 경우에는 입력 신호ＩＮ에 따른 출력 신호ＯＵＴＢｎ을 출력하고, 제어신호ＨＩＺ가 로우인 경우에는, ＯＰＡＭＰ(10)에 내장한 스위치 수단에 의해 입력 신호ＩＮ과 출력 신호ＯＵＴＢｎ의 접속을 절단한다. ＯＰＡＭＰ(10)는 2개의 제어신호를 입력하지만, 적어도 1개 입력하면 된다. 본 변형예 2와 같이 2개의 제어신호를 1개의 제어신호로부터 ＯＰＡＭＰ(10)내에서 생성하는 것도 가능하다. 또한, 구동회로로서의 동작은, 실시예 4와 동일하다.
변형예 1과 마찬가지로 오동작하지 않고 동작시키는 것이 가능하게 된다. 또한 다기능화된 ＯＰＡＭＰ에도 대응한 구동회로를 제공하는 것이 가능하게 된다.
도 1은 본 발명의 실시예 1에 있어서의 구동회로이다.
도 2는 도 1의 구동회로의 타이밍 차트이다.
도 3은 본 발명의 실시예 2에 있어서의 구동회로이다.
도 4는 도 3의 구동회로의 타이밍 차트이다.
도 5는 본 발명의 실시예 3에 있어서의 구동회로이다.
도 6은 도 5의 구동회로의 타이밍 차트이다.
도 7은 본 발명의 실시예 4에 있어서의 구동회로이다.
도 8은 도 7의 구동회로의 타이밍 차트이다.
도 9는 본 발명의 구동회로를 탑재한 구동장치의 개념도이다.
도 10은 본 발명의 실시예 4에 있어서의 변형예 1이다.
도 11은 본 발명의 실시예 4에 있어서의 변형예 2이다.
[부호의 설명]
10 : 증폭기(ＯＰＡＭＰ) 100 : 구동회로
910 : 계조전압 발생회로 920 : 디지털 아날로그 컨버터
930 : 구동 회로 940 : 액정 패널
950 : 소스 드라이버ＩＣ

Claims (10)

  1. 반전 입력, 비반전 입력 및 제1출력을 가지고, 상기 반전 입력과 상기 제1출력이 접속된 연산 증폭기와,
    상기 연산 증폭기의 상기 비반전 입력의 노드가 게이트에 접속되고, 상기 연산 증폭기의 제1출력 노드가 소스에 접속된 제1PMOS트랜지스터와,
    상기 제1ＰＭＯＳ트랜지스터의 드레인이 게이트에 접속되고, 상기 연산 증폭기의 상기 제1출력 노드가 드레인에 접속되고, 소스가 접지된 제1NMOS트랜지스터와,
    소정의 제1전압이 게이트에 공급되어, 상기 제1PMOS트랜지스터의 드레인이 드레인에 접속되고, 소스가 접지된 제2NMOS트랜지스터를 가지는 것을 특징으로 하는 액정표시장치의 구동회로.
  2. 제 1항에 있어서,
    상기 연산 증폭기의 상기 비반전 입력의 노드가 게이트에 접속되고, 상기 연산 증폭기의 상기 제1출력 노드가 소스에 접속된 제3NMOS트랜지스터와,
    상기 제3NMOS트랜지스터의 드레인이 게이트에 접속되고, 상기 연산 증폭기의 상기 제1출력 노드가 드레인에 접속되고, 소스가 전원에 접속된 제2PMOS트랜지스터와,
    소정의 제2전압이 게이트에 공급되어, 상기 제3NMOS트랜지스터의 드레인이 드레인에 접속되고, 소스가 전원에 접속된 제3PMOS트랜지스터를 가지는 것을 특징으로 하는 액정표시장치의 구동회로.
  3. 반전 입력, 비반전 입력 및 제1출력을 가지고, 상기 반전 입력과 상기 제1출력이 접속된 연산 증폭기와,
    상기 연산 증폭기의 상기 제1출력과 상기 비반전 입력과의 전위차가 임계값 이상이고 상기 제1출력이 상기 비반전입력보다 높은 경우에 온하는 제1PMOS트랜지스터와,
    상기 제1PMOS트랜지스터의 온에 따라 온하고, 상기 제1출력과 상기 비반전 입력의 전위차를 상쇄하도록 동작하는 제1NMOS트랜지스터와,
    상기 제1PMOS트랜지스터와 그라운드 사이에 직렬로 접속되어, 게이트에 임계값 이상의 전압이 주어지는 제2NMOS트랜지스터를 가지는 것을 특징으로 하는 액정표시장치의 구동회로.
  4. 제 3항에 있어서,
    상기 연산 증폭기의 상기 제1출력과 상기 비반전 입력의 전위차가 임계값 이상이고 상기 제1출력이 상기 비반전입력보다 낮은 경우에 온하는 제3NMOS트랜지스터와,
    상기 제3NMOS트랜지스터의 온에 따라 온하고, 상기 제1출력과 상기 비반전 입력과의 전위차를 상쇄하도록 동작하는 제2PMOS트랜지스터와,
    상기 제3NMOS트랜지스터와 전원 사이에 직렬로 접속되어, 게이트에 임계값 이하의 전압이 주어지는 제3PMOS트랜지스터를 가지는 것을 특징으로 하는 액정표시장치의 구동회로.
  5. 반전 입력, 비반전 입력 및 제1출력을 가지고, 상기 반전 입력과 상기 제1출력이 접속된 연산 증폭기와,
    상기 연산 증폭기의 상기 비반전 입력의 노드가 게이트에 접속되고, 상기 연산 증폭기의 제1출력 노드가 소스에 접속된 제3NMOS트랜지스터와,
    상기 제3NMOS트랜지스터의 드레인이 게이트에 접속되고, 상기 연산 증폭기의 상기 제1출력 노드가 드레인에 접속되고, 소스가 전원에 접속된 제2PMOS트랜지스터와,
    소정의 제2전압이 게이트에 공급되어, 상기 제3NMOS트랜지스터의 드레인이 드레인에 접속되고, 소스가 전원에 접속된 제3PMOS트랜지스터를 가지는 것을 특징으로 하는 액정표시장치의 구동회로.
  6. 반전 입력, 비반전 입력 및 제1출력을 가지고, 상기 반전 입력과 상기 제1출력이 접속된 연산 증폭기와,
    상기 연산 증폭기의 상기 제1출력과 상기 비반전 입력과의 전위차가 임계값 이상이고 상기 제1출력이 상기 비반전 입력보다 낮은 경우에 온하는 제3NMOS트랜지스터와,
    상기 제3NMOS트랜지스터의 온에 따라 온하고, 상기 제1출력과 상기 비반전 입력의 전위차를 상쇄되도록 동작하는 제2PMOS트랜지스터와,
    상기 제3NMOS트랜지스터와 전원간에 직렬로 접속되어, 게이트에 임계값 이하의 전압이 주어지는 제3PMOS트랜지스터를 가지는 것을 특징으로 하는 액정표시장치의 구동회로.
  7. 반전 입력, 비반전 입력 및 제1출력을 가지고, 상기 반전 입력과 상기 제1출력이 접속된 연산 증폭기와,
    상기 연산 증폭기의 상기 비반전 입력의 노드가 게이트에 접속되고, 상기 연산 증폭기의 제1출력 노드가 소스에 접속된 제1PMOS트랜지스터와,
    상기 제1PMOS트랜지스터의 드레인이 게이트에 접속되고, 상기 연산 증폭기의 상기 제1출력 노드가 드레인에 접속되고, 소스가 접지된 제1NMOS트랜지스터와,
    소정의 제1전압이 게이트에 공급되어, 상기 제1PMOS트랜지스터의 드레인이 드레인에 접속되고, 소스가 접지된 제2NMOS트랜지스터와,
    상기 연산 증폭기의 상기 비반전 입력의 노드가 게이트에 접속되고, 상기 연산 증폭기의 상기 제1출력 노드가 소스에 접속된 제3NMOS트랜지스터와,
    상기 제3NMOS트랜지스터의 드레인이 게이트에 접속되고, 상기 연산 증폭기의 상기 제1출력 노드가 드레인에 접속되고, 소스가 전원에 접속된 제2PMOS트랜지스터와,
    소정의 제2전압이 게이트에 공급되어, 상기 제3NMOS트랜지스터의 드레인이 드레인에 접속되고, 소스가 전원에 접속된 제3PMOS트랜지스터를 가지는 구동회로를 복수 구비한 액정표시장치의 구동장치로서,
    상기 구동장치는, 상기 구동회로 각각에 대응한 출력 패드를 가지고,
    상기 구동회로는, 상기 연산 증폭기의 상기 제1출력 노드와 상기 출력 패드 사이에 제1 스위치 수단을 가지는 동시에, 각각의 구동회로의 상기 제1 스위치 수단과 상기 출력 패드 사이의 노드간에 제2 스위치 수단을 가지는 것을 특징으로 하는 액정표시장치의 구동장치.
  8. 반전 입력, 비반전 입력, 제1출력 및 제어 단자를 가지고, 상기 반전 입력과 상기 제1출력이 접속되는 동시에, 상기 비반전 입력에 따른 출력을 상기 제1출력에 출력/비출력 할지를 상기 제어 단자에 입력되는 제어신호에 따라 바꾸는 연산 증폭기와,
    상기 연산 증폭기의 제1출력 노드에 접속되는 동시에, 상기 제어신호에 의해 온/오프되는 제3 스위치 수단과,
    상기 연산 증폭기의 제1출력 노드에 접속되는 동시에, 상기 제어신호에 의해 온/오프되는 제4 스위치 수단과,
    상기 연산 증폭기의 상기 비반전 입력의 노드가 게이트에 접속되고, 상기 연산 증폭기의 상기 제1출력 노드가 상기 제3 스위치 수단을 통해 소스에 접속된 제1PMOS트랜지스터와,
    상기 제1PMOS트랜지스터의 드레인이 게이트에 접속되고, 상기 연산 증폭기의 상기 제1출력 노드가 드레인에 접속되고, 소스가 접지된 제1NMOS트랜지스터와,
    소정의 제1전압이 게이트에 공급되어, 상기 제1PMOS트랜지스터의 드레인이 드레인에 접속되고, 소스가 접지된 제2NMOS트랜지스터와,
    상기 연산 증폭기의 상기 비반전 입력의 노드가 게이트에 접속되고, 상기 연산 증폭기의 상기 제1출력 노드가 상기 제4 스위치 수단을 통해 소스에 접속된 제3NMOS트랜지스터와,
    상기 제3NMOS트랜지스터의 드레인이 게이트에 접속되고, 상기 연산 증폭기의 상기 제1출력 노드가 드레인에 접속되고, 소스가 전원에 접속된 제2PMOS트랜지스터와,
    소정의 제2전압이 게이트에 공급되어, 상기 제3NMOS트랜지스터의 드레인이 드레인에 접속되고, 소스가 전원에 접속된 제3PMOS트랜지스터를 가지는 것을 특징으로 하는 액정표시장치의 구동회로.
  9. 청구항 8에 기재한 구동회로를 복수 구비한 액정표시장치의 구동장치로서,
    상기 구동장치는, 상기 구동회로 각각에 대응한 출력 패드를 가지고,
    상기 구동회로는, 상기 연산 증폭기의 상기 제1출력 노드와 상기 출력 패드 사이에 제1 스위치 수단을 가지는 동시에, 각각의 구동회로의 상기 제1 스위치 수단과 상기 출력 패드 사이의 노드간에 제2 스위치 수단을 가지는 것을 특징으로 하는 액정표시장치의 구동장치.
  10. 입력 데이터에 따라 계조전압 발생회로로부터, 소정의 아날로그 전압을 선택하여 출력하는 복수의 디지털 아날로그 컨버터와,
    상기 복수의 디지털 아날로그 컨버터의 출력을 각각 입력으로 하여, 구동전압을 출력하는 복수의 출력 회로를 가지고,
    상기 출력 회로는, 상기 디지털 아날로그 컨버터의 출력과 상기 출력 회로의 출력을 비교하여, 상기 디지털 아날로그 컨버터의 출력과 상기 출력 회로의 출력 사이에 소정의 전위차가 일치할 경우에 온 하는 제1 트랜지스터와, 제1 트랜지스터에 따라 상기 출력 회로의 출력을 상기 디지털 아날로그 컨버터의 출력의 전위에 다가가도록 온 하는 제2 트랜지스터를 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.
KR1020070080396A 2006-08-16 2007-08-10 액정표시장치의 구동회로 및 구동장치 KR101433862B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006221854A JP4360500B2 (ja) 2006-08-16 2006-08-16 液晶表示装置の駆動回路及び駆動装置
JPJP-P-2006-00221854 2006-08-16

Publications (2)

Publication Number Publication Date
KR20080015727A KR20080015727A (ko) 2008-02-20
KR101433862B1 true KR101433862B1 (ko) 2014-08-26

Family

ID=39094922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070080396A KR101433862B1 (ko) 2006-08-16 2007-08-10 액정표시장치의 구동회로 및 구동장치

Country Status (4)

Country Link
US (1) US7847797B2 (ko)
JP (1) JP4360500B2 (ko)
KR (1) KR101433862B1 (ko)
CN (1) CN101126850B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4676507B2 (ja) 2008-02-21 2011-04-27 Ｏｋｉセミコンダクタ株式会社 負荷容量の駆動回路
CN101236738B (zh) * 2008-03-03 2010-10-13 上海广电光电子有限公司 一种液晶显示装置的修复线运算放大电路及其驱动方法
JP2011150256A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 駆動回路及び駆動方法
JP5775284B2 (ja) * 2010-10-12 2015-09-09 ラピスセミコンダクタ株式会社 表示装置の駆動装置
US9224324B2 (en) * 2014-01-03 2015-12-29 Pixtronix, Inc. Cascode driver circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326542A (ja) 2000-05-16 2001-11-22 Texas Instr Japan Ltd 増幅器
JP2002014658A (ja) 2000-06-29 2002-01-18 Nec Kansai Ltd 液晶駆動用集積回路素子
JP2002258821A (ja) 2000-12-28 2002-09-11 Nec Corp 帰還型増幅回路及び駆動回路
JP2005099170A (ja) 2003-09-22 2005-04-14 Nec Electronics Corp 駆動回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541651A (ja) 1991-08-06 1993-02-19 Fuji Electric Co Ltd 容量負荷駆動用半導体集積回路装置
JP3234043B2 (ja) * 1993-05-10 2001-12-04 株式会社東芝 液晶駆動用電源回路
CN1212598C (zh) * 2001-04-26 2005-07-27 凌阳科技股份有限公司 液晶显示器的源驱动放大器
JP3916915B2 (ja) 2001-10-18 2007-05-23 東芝マイクロエレクトロニクス株式会社 表示装置用駆動回路
JP4609233B2 (ja) * 2005-08-16 2011-01-12 エプソンイメージングデバイス株式会社 デジタルアナログ変換回路および表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326542A (ja) 2000-05-16 2001-11-22 Texas Instr Japan Ltd 増幅器
JP2002014658A (ja) 2000-06-29 2002-01-18 Nec Kansai Ltd 液晶駆動用集積回路素子
JP2002258821A (ja) 2000-12-28 2002-09-11 Nec Corp 帰還型増幅回路及び駆動回路
JP2005099170A (ja) 2003-09-22 2005-04-14 Nec Electronics Corp 駆動回路

Also Published As

Publication number Publication date
US7847797B2 (en) 2010-12-07
JP4360500B2 (ja) 2009-11-11
KR20080015727A (ko) 2008-02-20
JP2008046358A (ja) 2008-02-28
US20090073152A1 (en) 2009-03-19
CN101126850A (zh) 2008-02-20
CN101126850B (zh) 2011-04-20

Similar Documents

Publication Publication Date Title
US20220209768A1 (en) Load driver
JP4515821B2 (ja) 駆動回路、動作状態検出回路及び表示装置
US6970031B1 (en) Method and apparatus for reducing charge injection in control of MEMS electrostatic actuator array
US7420552B2 (en) Driving voltage control device
US7777573B2 (en) Operational amplifier having adjustable bias current and related source driver of display thereof
JP4103468B2 (ja) 差動回路と増幅回路及び該増幅回路を用いた表示装置
US8018282B2 (en) Driving circuit system and method of elevating slew rate of operational amplifier
US20120019502A1 (en) Source driver for a liquid crystal display device and liquid crystal display device using the same
JP5089775B2 (ja) 容量負荷駆動回路およびこれを備えた表示装置
KR20120016594A (ko) 레벨 이동 회로 및 디스플레이 드라이버회로
JP5363895B2 (ja) 信号線駆動回路及び液晶表示装置
KR101433862B1 (ko) 액정표시장치의 구동회로 및 구동장치
KR101243814B1 (ko) 출력 버퍼 및 그 구동 방법과 그를 이용한 표시장치
JP4676507B2 (ja) 負荷容量の駆動回路
US8786162B2 (en) Device for driving a piezoelectric element
JP2010017013A (ja) チャージポンプ回路
US7619478B2 (en) Operational amplifier having its compensator capacitance temporarily disabled
JP2010147830A (ja) 演算増幅器及びそれを用いた表示駆動回路
KR100979384B1 (ko) 아날로그 버퍼회로
WO2022195692A1 (ja) デジタルアナログ変換機
JPH1168479A (ja) アナログ電圧出力装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee