WO2022195692A1 - デジタルアナログ変換機 - Google Patents

デジタルアナログ変換機 Download PDF

Info

Publication number
WO2022195692A1
WO2022195692A1 PCT/JP2021/010469 JP2021010469W WO2022195692A1 WO 2022195692 A1 WO2022195692 A1 WO 2022195692A1 JP 2021010469 W JP2021010469 W JP 2021010469W WO 2022195692 A1 WO2022195692 A1 WO 2022195692A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
terminal
switch transistor
bit
digital
Prior art date
Application number
PCT/JP2021/010469
Other languages
English (en)
French (fr)
Inventor
修一 坂田
研人 齋木
優治 小松崎
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2021/010469 priority Critical patent/WO2022195692A1/ja
Priority to CN202180095391.8A priority patent/CN116982261A/zh
Priority to JP2023506416A priority patent/JP7378663B2/ja
Priority to EP21931446.5A priority patent/EP4297280A4/en
Publication of WO2022195692A1 publication Critical patent/WO2022195692A1/ja
Priority to US18/223,861 priority patent/US20230361783A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Definitions

  • the present disclosure relates to a digital-to-analog converter that converts digital signals into analog signals.
  • Some digital-to-analog converters have a capacitor (capacitive load) as an output load and a current generator connected in parallel to the capacitor.
  • the digital-to-analog converter uses a digital signal to arbitrarily switch the current generator on and off to generate an analog waveform of the voltage on the capacitor.
  • Such a digital-to-analog converter generally has a driver circuit for each current generator in order to switch the timing of operating and stopping the current generator.
  • Non-Patent Document 1 discloses a digital-analog converter in which a current generator is composed of a transistor, and a driver circuit for driving the transistor is connected to the transistor (Fig. .3).
  • a driver circuit and an input terminal for inputting a digital signal to the driver circuit are required for one current generator.
  • two current generators are required for one bit
  • two driver circuits and input terminals are required for one bit, resulting in a large circuit size.
  • the circuit size becomes large and the circuit configuration becomes complicated, which makes it difficult to increase the number of bits.
  • the present disclosure has been made to solve the above problems, and aims to provide a digital-to-analog converter with a small circuit size per 1-bit element.
  • the digital-to-analog converter of the present disclosure includes, when a digital signal is input, a plurality of 1-bit elements that respectively output currents corresponding to values indicated by the digital signal, a capacitive load connected to the plurality of 1-bit elements, to generate an analog voltage waveform on a capacitive load that receives current output from a plurality of 1-bit elements, wherein the 1-bit elements generate 1-bit responsive to the value indicated by the input digital signal.
  • a switching circuit that changes the self-bias in the element and switches connection and disconnection with the power supply according to the change in the self-bias.
  • FIG. 1 is a configuration diagram showing a digital-analog converter according to Embodiment 1 of the present disclosure
  • FIG. FIG. 4 is a table showing possible patterns of current values when the digital-analog converter according to Embodiment 1 of the present disclosure is configured with four bit elements
  • FIG. FIG. 4 is a diagram for explaining the operation of the 1-bit element of the digital-analog converter according to Embodiment 1 of the present disclosure
  • FIG. 1 is a configuration diagram showing a digital-analog converter according to Embodiment 1 of the present disclosure.
  • the digital-analog converter 1 is, for example, a high-frequency digital-analog converter.
  • the digital-to-analog converter 1 includes a plurality of 1-bit elements 10 that respectively output currents corresponding to the values indicated by the digital signals, and a capacitive load 70 connected to the plurality of 1-bit elements 10. , provided.
  • the value indicated by the digital signal is a voltage value or a value indicating on/off of the switch.
  • the digital-to-analog converter 1 is configured to generate an analog voltage waveform on a capacitive load 70 that receives current output from the plurality of 1-bit devices 10 .
  • the digital-to-analog converter 1 includes a 1-bit element 10, an input terminal 20, a power supply terminal 30, a bit unit output terminal 50, an output terminal 60, and a capacitive load 70.
  • the 1-bit element 10 shown in FIG. 1 is composed of an arbitrary number of 1-bit elements 10-1, 10-2, 10-3, 10-4, . . . 10-N.
  • the number N of 1-bit elements 10 is an arbitrary number set in advance according to the analog signal to be output by the digital-to-analog converter.
  • the n-th 1-bit element is referred to as the n-th 1-bit element as required.
  • n is any number from 1 to N;
  • Each of the n-th 1-bit elements 10-n outputs a current corresponding to the value indicated by the digital signal when the digital signal is input.
  • Each n-th 1-bit element 10-n changes the self-bias in the 1-bit element according to the value indicated by the input digital signal, and the switching circuit switches connection and disconnection with the power supply according to the change in self-bias.
  • the switching circuit in the n-th 1-bit element 10-n comprises a current supply switch 41, a current discharge switch 42, and a control switch 43, for example, as shown in the first 1-bit element 10-1 of FIG. . A detailed example thereof will be described later.
  • the input terminal 20 is a terminal for inputting a digital signal to each 1-bit element.
  • the input terminals 20 shown in FIG. 1 include a first input terminal 20-1, a second input terminal 20-2, a third input terminal 20-3, a fourth input terminal 20-4, . , N-th input terminal 20-N.
  • a first input terminal 20-1 is provided to the first 1-bit element 10-1.
  • the second input terminal 20-2 is provided to the second 1-bit element 10-2
  • the third input terminal 20-3 is provided to the third 1-bit element 10-3
  • the 4 input terminals 20-4 are provided to the fourth 1-bit element 10-4, . . .
  • the Nth input terminal 20-N is provided to the Nth 1-bit element 10-N.
  • the power supply terminal 30 is a terminal connected to each of the 1-bit elements 10-1, 10-2, 10-3, 10-4, . . . 10-N and used in common.
  • the bit unit output terminal 50 is a terminal for outputting a signal from each of the 1-bit elements 10-1, 10-2, 10-3, 10-4, . . . 10-N.
  • the bit unit output terminals 50 shown in FIG. 1 include a first bit unit output terminal 50-1, a second bit unit output terminal 50-2, a third bit unit output terminal 50-3, and a fourth bit unit output. Terminals 50-4, . . . , Nth bit unit output terminals 50-N.
  • a first bit unit output terminal 50-1 is provided to the first bit element 10-1.
  • a second bit-unit output terminal 50-2 is provided for the second 1-bit element 10-2, and a third bit-unit output terminal 50-3 is provided for the third 1-bit element 10-3.
  • the fourth bit-unit output terminal 50-4 is provided to the fourth 1-bit element 10-4, . . . 10-N.
  • the output terminal 60 is the bit unit output terminals 50-1, 50-2, 50-3, 50- of the 1-bit elements 10-1, 10-2, 10-3, 10-4, . 4, . . . , 50-N are connected in parallel. Also, the output terminal 60 is connected to a capacitive load 70 . That is, the output terminal 60 connects the 1-bit elements 10-1, 10-2, 10-3, 10-4, .
  • One of the capacitive loads 70 is connected to the 1-bit elements 10-1, 10-2, 10-3, 10-4, . there is
  • the current supply switch 41 in the switching circuit of the n-th 1-bit element 10-n is, for example, an N-type normally-on transistor (current supply switch transistor). If the current supply switch 41 is a normally-on transistor, a current flows from the drain terminal D to the source terminal S when a voltage of 0 V or more is applied to the gate terminal G, and the gate terminal G receives a voltage between the gate and the source. It is a transistor that switches so that current does not flow from the drain terminal D to the source terminal S when a voltage with a negative potential is applied. The current supply switch 41 switches between connection and disconnection with the power supply terminal 30, allowing current to flow from the power supply terminal 30 in the connected state, and not allowing current to flow from the power supply terminal 30 in the non-connected state.
  • N-type normally-on transistor current supply switch transistor
  • the current discharge switch 42 in the switching circuit of the n-th 1-bit element 10-n is, for example, an N-type normally-on transistor (current discharge switch transistor). If the current discharge switch 42 is a normally-on transistor, a current flows from the drain terminal D to the source terminal S when a voltage of 0 V or more is applied to the gate terminal G, and the gate terminal G flows between the gate and the source. It is a transistor that switches so that current does not flow from the drain terminal D to the source terminal S when a voltage with a negative potential is applied. A current discharge switch 42 switches charging or discharging between the 1-bit element 10-n and the capacitive load 70. FIG.
  • control switch 43 in the switching circuit of the n-th 1-bit element 10-n is, for example, an N-type normally-on transistor (control switch transistor). If the control switch 43 is a normally-on transistor, a current flows from the drain terminal D to the source terminal S when a voltage of 0 V or more is applied to the gate terminal G, and the gate terminal G receives a potential between the gate and the source. is a transistor that switches so that current does not flow from the drain terminal D to the source terminal S when a voltage is applied in which is negative. The control switch 43 disconnects the current supply switch transistor by causing the 1-bit element 10-n and the capacitive load 70 to discharge according to the value indicated by the input digital signal.
  • the transistor size of the control switch 43 is designed to be sufficiently larger than the transistor size of the current supply switch 41 and the transistor size of the current discharge switch 42 . In other words, the control switch 43 allows current to flow more easily than the current supply switch 41 and the current discharge switch 42 .
  • n-th 1-bit element 10-n As shown in the first 1-bit element 10-1 in FIG. 42 (current discharge switch transistor) is connected to the drain terminal D.
  • the source terminal S of the current discharge switch 42 (current discharge switch transistor) and the drain terminal D of the control switch 43 (control switch transistor) are connected.
  • the gate terminal G of the current supply switch 41 (current supply switch transistor), the gate terminal G of the current discharge switch 42 (current discharge switch transistor), and the current discharge and the source terminal S of the switch 42 (current discharge switch transistor) are connected.
  • the drain terminal D and the power supply terminal of the current supply switch 41 current supply switch transistor
  • the source terminal S of the current supply switch 41 current supply switch transistor
  • the drain terminal D of the current discharge switch 42 current discharge switch transistor
  • the source terminal S of the control switch 43 is grounded.
  • the gate terminal G of the control switch 43 control switch transistor
  • the n-th input terminal 20-n are connected.
  • the n-th 1-bit element 10-n charges current at the output terminal 60 when the digital signal is input from the input terminal 20-n and the digital signal indicates low voltage or off.
  • the nth 1-bit device 10-n discharges current from the output terminal 60 when the digital signal indicates a high voltage or ON.
  • the charging and discharging current values can be determined by the sizes of the transistors that constitute the current supply switch 41 and current discharge switch 42 .
  • the charging current value is determined by the size of the current supply switch transistor that constitutes the current supply switch 41 .
  • the discharge current value is determined by the size of the current discharge switch transistor that constitutes the current discharge switch 42 .
  • the value obtained by dividing the sum of the current values by the load capacitance Cout is the time differentiation or slope of the voltage.
  • the current value In from the n -th bit element is set to the current value of the following equation (2).
  • I0 is an arbitrary current value.
  • a current value I out flowing through the output terminal is represented by the following equation (3).
  • FIG. 2 is a table showing possible patterns of current values when the digital-analog converter according to the first embodiment of the present disclosure is configured with four bit elements. As shown in the table, it is possible to create different current values by 2I0 between 15I0 and -15I0 .
  • a desired analog voltage waveform can be generated by inputting a digital signal corresponding to a value obtained by differentiating a desired analog voltage waveform with respect to time.
  • FIG. 3 is a diagram explaining the operation of the 1-bit element 10 of the digital-analog converter 1 according to Embodiment 1 of the present disclosure.
  • (a), (b), (c), (d), and (e) respectively show time changes due to ON and OFF of the control switch 43 in the n-th 1-bit element 10-n.
  • the power supply voltage Vd is 30V.
  • the case of using N-type and normally-on transistors for the current supply switch 41, the current discharge switch 42, and the control switch 43 is shown.
  • FIG. 3(a) shows the state of the n-th 1-bit element 10-n just before the control switch 43 is turned on.
  • the voltage value V out appearing at the bit unit output terminal 50 of the n-th 1-bit element 10-n is 10V.
  • the current discharge switch 42 is normally on and current passes through. All the source terminals S of the switches 42 have a voltage of 10V. As a result, the voltage between these and the drain terminal D of the control switch 43 is 15V. Also, the voltage value V out appearing at the bit unit output terminal 50 is 10V.
  • FIG. 3(b) shows the state immediately after the control switch 43 is turned on from the state of FIG. 3(a).
  • the voltage applied to the gate terminal G of the current supply switch 41, the gate terminal G of the current discharge switch 42, and the source terminal S of the current discharge switch 42 changes from 10V to 0V.
  • the voltage value V out appearing at the bit unit output terminal 50 changes from 10V to 9.8V.
  • the current flowing through the control switch 43 can be divided into three components.
  • the three current components are the following (current component 1), (current component 2), and (current component 3).
  • (Current component 1) Current from power supply terminal 30 via current supply switch 41, current discharge switch 42, and control switch 43 (hereinafter referred to as "first current”).
  • (Current component 2) A current from the bit unit output terminal 50 via the current discharge switch 42 and the control switch 43 (hereinafter referred to as "second current”).
  • Current component 3) A current from a line connecting the gate terminal G of the current supply switch 41 and the gate terminal G of the current discharge switch 42 only through the control switch 43 (hereinafter referred to as "third current”). .
  • the value of the third current (4I 0 ) is the largest and the first and the value of the second current are sufficiently small relative to the value of the third current.
  • the current source of the third current is the charges accumulated at the gate terminal of the current supply switch 41 and the gate terminal of the current discharge switch 42 . Since this is discharged by the third current, the potentials of the gate terminals of the current supply switch 41 and the current discharge switch 42 drop sharply. Due to this sudden drop in potential, the voltage between the gate and source of the current supply switch 41 becomes negative. In this way, the current supply switch 41 is switched from on to off (ON ⁇ OFF) due to the change in the self-bias of the n-th 1-bit element 10-n. Then, the state shown in FIG. 3(c) is reached (OFF).
  • FIG. 3(d) shows the state immediately after the control switch 43 is turned off from the state of FIG. 3(c).
  • a current due to the potential accumulated in the bit unit output terminal 50 flows through the current discharge switch 42 .
  • the current flowing through the current discharge switch 42 is the gate terminal G of the current supply switch 41 and the gate terminal of the current discharge switch 42. Used for charging at terminal G (0V ⁇ 8.8V).
  • the current supply switch 41 is switched from off to on (OFF ⁇ ON) due to the change in self-bias of the n-th 1-bit element 10-n.
  • FIG. 3(e) shows a state in which the current supply switch 41 is turned on.
  • the bit unit output terminal 50 is charged through the current supply switch 41, and the potential at the bit unit output terminal 50 reaches the desired level. It rises with a slope (8.8V ⁇ 10V).
  • each 1-bit element 10-1, 10-2, 10-3, 10-4, . . . , 10-n, . the self-bias is changed according to the digital signal from one input terminal, and the voltage applied to the gate terminal G of the current supply switch 41 and the gate terminal G of the current discharge switch 42 is controlled to control the current supply.
  • the switch 41 and the current discharge switch 42 can be switched, the potential of the bit unit output terminal 50 can be changed, and a circuit that operates with one input terminal can be realized without providing a driver circuit.
  • a digital-to-analog converter when a digital signal is input, is connected to a plurality of 1-bit elements that respectively output currents corresponding to values indicated by the digital signal, and a plurality of 1-bit elements. and a capacitive load output from a plurality of 1-bit elements to generate an analog voltage waveform on the capacitive load that receives current output from the plurality of 1-bit elements. and a switching circuit that changes the self-bias in the 1-bit element according to the value and switches connection and disconnection with the power supply according to the change in the self-bias.
  • the switching circuit includes a current supply switch transistor that switches between connection and disconnection with the power supply, and charging or discharging between the 1-bit element and the capacitive load. a switching current discharge switch transistor, and a control switch transistor that switches the current supply switch transistor to non-connection by discharging from the 1-bit element and the capacitive load according to the value indicated by the input digital signal. .
  • the source terminal of the current supply switch transistor and the drain terminal of the current discharge switch transistor are connected, and the source terminal of the current discharge switch transistor and the control
  • the drain terminal of the switching transistor is connected, the gate terminal of the current supply switch transistor, the gate terminal of the current discharge switch transistor, and the source terminal of the current discharge switch transistor are connected, and the current supply switch transistor is connected to the drain terminal of the switch transistor.
  • the drain terminal of the transistor is connected to the power supply terminal, the source terminal of the current supply switch transistor and the drain terminal of the current discharge switch transistor are connected to the output terminal, and the source terminal of the control switch transistor is grounded and controlled.
  • the gate terminal in the switch is configured to be connected to the input terminal. This makes it possible to provide a digital-to-analog converter that achieves the same effects as those described above without complicating the circuit configuration.
  • each of the current supply switch transistor, the current discharge switch transistor, and the control switch transistor has a voltage at which the potential between the gate and the source is negative at the gate terminal. is a transistor that switches so that no current flows between the drain and source terminals when is applied.
  • any component of the embodiment can be modified or any component of the embodiment can be omitted.
  • the digital-to-analog converter according to the present disclosure can be configured with a small circuit size per 1-bit element, so it is suitable for use in, for example, a high-frequency digital-to-analog converter or a communication device including a high-frequency digital-to-analog converter. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

デジタル信号が入力されると、デジタル信号が示す値に応じた電流をそれぞれ出力する複数の１ビット素子（１０－ｎ）と、複数の１ビット素子（１０－ｎ）に接続された容量負荷（７０）と、を有し、複数の１ビット素子（１０－ｎ）から出力された電流を受ける容量負荷（７０）を介してアナログ電圧波形を生成する、デジタルアナログ変換器（１）において、１ビット素子（１０－ｎ）は、入力されたデジタル信号が示す値に応じて１ビット素子内の電圧のバイアスを変化させ、バイアスの変化により電源との接続および非接続を切り替えるスイッチング回路、を備える。

Description

デジタルアナログ変換機
　本開示は、デジタル信号をアナログ信号に変換するデジタルアナログ変換機に関する。
　デジタルアナログ変換機の中には、出力負荷がキャパシタ（容量負荷）であり、キャパシタには電流発生器が並列に接続されて構成されるものがある。
　このデジタルアナログ変換機は、デジタル信号を用いて、電流発生器の動作と停止とを任意に切り替えることにより、キャパシタにおいて電圧のアナログ波形を発生させる。
　このようなデジタルアナログ変換機においては、一般に、電流発生器の動作と停止とのタイミングを切り替えるために、各電流発生器にドライバ回路を有する。
　例えば、非特許文献１には、電流発生器がトランジスタで構成され、トランジスタにはトランジスタを駆動するためのドライバ回路が接続された、デジタルアナログ変換機が開示されている（非特許文献１におけるFig.3参照）。
Ｗｅｉｓｓ， Ｍ．，　ｅｔ．　ａｌ．　"Ｉｎｔｅｇｒａｔｅｄ　２－ｂ　Ｒｉｅｍａｎｎ　Ｐｕｍｐ　ＲＦ－ＤＡＣ　ｉｎ　ＧａＮ　Ｔｅｃｈｎｏｌｏｇｙ　ｆｏｒ　５Ｇ　Ｂａｓｅ　Ｓｔａｔｉｏｎｓ"．　２０１９　ＩＥＥＥ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　ｍｉｃｒｏｗａｖｅ　ｓｙｍｐｏｓｉｕｍ　（ＩＭＳ）．
　上記のデジタルアナログ変換機においては、１つの電流発生器に対し、ドライバ回路および当該ドライバ回路へデジタル信号を入力するための入力端子が必要である。また１ビットに対しては２つの電流発生器が必要であるため、１ビットに対して二つのドライバ回路と入力端子が必要であり、回路サイズが大きい、という課題があった。
　そして、上記のデジタルアナログ変換機において、多ビット化しようとした場合、回路サイズが大きくなり、かつ、回路構成が複雑化するため、多ビット化が難しい。
　本開示は、上記課題を解決するためになされたもので、１ビット素子当たりの回路サイズが小さい、デジタルアナログ変換機を提供することを目的とする。
　本開示のデジタルアナログ変換機は、デジタル信号が入力されると、デジタル信号が示す値に応じた電流をそれぞれ出力する複数の１ビット素子と、複数の１ビット素子に接続された容量負荷と、を有し、複数の１ビット素子から出力された電流を受ける容量負荷にアナログ電圧波形を生成する、デジタルアナログ変換器において、１ビット素子は、入力されたデジタル信号が示す値に応じて１ビット素子内の自己バイアスを変化させ、自己バイアスの変化により電源との接続および非接続を切り替えるスイッチング回路、を備えるよう構成されている。
　本開示によれば、１ビット素子当たりの回路サイズが小さい、デジタルアナログ変換機を提供することができる、という効果を奏する。
本開示の実施の形態１に係るデジタルアナログ変換機を示す構成図である。 本開示の実施の形態１に係るデジタルアナログ変換機を４つのビット素子で構成した場合の電流値の取り得るパターンを表した表である。 本開示の実施の形態１に係るデジタルアナログ変換機の１ビット素子の動作を説明する図である。
　以下、本開示をより詳細に説明するために、本開示を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
　図１は、本開示の実施の形態１に係るデジタルアナログ変換機を示す構成図である。
　デジタルアナログ変換機１は、例えば、高周波用のデジタルアナログ変換機である。
　デジタルアナログ変換機１は、デジタル信号が入力されると、デジタル信号が示す値に応じた電流をそれぞれ出力する複数の１ビット素子１０、および、複数の１ビット素子１０に接続された容量負荷７０、を備える。
　デジタル信号が示す値は、電圧値、または、スイッチのオンオフを示す値である。
　デジタルアナログ変換機１は、複数の１ビット素子１０から出力された電流を受ける容量負荷７０にアナログ電圧波形を生成するように構成されている。
　デジタルアナログ変換機１は、１ビット素子１０、入力端子２０、電源端子３０、ビット単位出力端子５０、出力端子６０、および、容量負荷７０、を備える。
　図１に示す１ビット素子１０は、任意の数の１ビット素子１０－１，１０－２，１０－３，１０－４，・・・１０－Ｎから構成される。
　１ビット素子１０の個数Ｎは、デジタルアナログ変換機により出力させたいアナログ信号に応じて、予め設定される任意の数である。
　説明においては、必要に応じて、Ｎ個の１ビット素子のうち、第ｎ番目の１ビット素子を第ｎの１ビット素子と記載する。ｎは、１からＮまでの数字のうちのいずれかの数字である。
　第ｎの１ビット素子１０－ｎはそれぞれ、デジタル信号が入力されると、デジタル信号が示す値に応じた電流をそれぞれ出力するものである。
　第ｎの１ビット素子１０－ｎはそれぞれ、入力されたデジタル信号が示す値に応じて１ビット素子内の自己バイアスを変化させ、自己バイアスの変化により電源との接続および非接続を切り替えるスイッチング回路を備える。
　第ｎの１ビット素子１０－ｎにおけるスイッチング回路は、例えば、図１の第１の１ビット素子１０－１に示されるように、電流供給スイッチ４１、電流放電スイッチ４２、および制御スイッチ４３を備える。
　その詳細な一例は、後述する。
　入力端子２０は、１ビット素子にそれぞれデジタル信号を入力させるための端子である。
図１に示す入力端子２０は、第１の入力端子２０－１、第２の入力端子２０－２、第３の入力端子２０－３、第４の入力端子２０－４、・・・、および、第Ｎの入力端子２０－Ｎから構成される。
　第１の入力端子２０－１は、第１の１ビット素子１０－１に設けられる。同様に、第２の入力端子２０－２は、第２の１ビット素子１０－２に設けられ、第３の入力端子２０－３は、第３の１ビット素子１０－３に設けられ、第４の入力端子２０－４は、第４の１ビット素子１０－４に設けられ、・・・、第Ｎの入力端子２０－Ｎは、第Ｎの１ビット素子１０－Ｎに設けられる。
　電源端子３０は、各１ビット素子１０－１，１０－２，１０－３，１０－４，・・・１０－Ｎそれぞれに接続され、共通に使用される端子である。
　ビット単位出力端子５０は、１ビット素子１０－１，１０－２，１０－３，１０－４，・・・１０－Ｎそれぞれから信号を出力するための端子である。
　図１に示すビット単位出力端子５０は、第１のビット単位出力端子５０－１、第２のビット単位出力端子５０－２、第３のビット単位出力端子５０－３、第４のビット単位出力端子５０－４、・・・、第Ｎのビット単位出力端子５０－Ｎから構成される。
　第１のビット単位出力端子５０－１は、第１のビット素子１０－１に設けられる。同様に、第２のビット単位出力端子５０－２は、第２の１ビット素子１０－２に設けられ、第３のビット単位出力端子５０－３は、第３の１ビット素子１０－３に設けられ、第４のビット単位出力端子５０－４は、第４の１ビット素子１０－４に設けられ、・・・、第Ｎのビット単位出力端子５０－Ｎは、第Ｎの１ビット素子１０－Ｎに設けられる。
　出力端子６０は、各１ビット素子１０－１，１０－２，１０－３，１０－４，・・・１０－Ｎのビット単位出力端子５０－１，５０－２，５０－３，５０－４，・・・，５０－Ｎを並列に接続する端子である。
　また、出力端子６０は、容量負荷７０と接続する。
　すなわち、出力端子６０は、各１ビット素子１０－１，１０－２，１０－３，１０－４，・・・１０－Ｎと、容量負荷７０と、を接続する。
　容量負荷７０は、一方が出力端子６０を介して各１ビット素子１０－１，１０－２，１０－３，１０－４，・・・１０－Ｎに接続されており、他方が接地している。
　第ｎの１ビット素子１０－ｎの詳細な一例を説明する。
　図１において、第ｎの１ビット素子１０－ｎのスイッチング回路における電流供給スイッチ４１は、例えば、Ｎ型かつノーマリオン型のトランジスタ（電流供給スイッチ用トランジスタ）である。
　電流供給スイッチ４１は、ノーマリオン型のトランジスタである場合、ゲート端子Ｇに０Ｖ以上の電圧が印加されている状態においてドレイン端子Ｄからソース端子Ｓへ電流が流れ、ゲート端子Ｇにゲート・ソース間電位が負となる電圧が印加されるとドレイン端子Ｄからソース端子Ｓへ電流が流れなくなるように切り替えるトランジスタである。
　電流供給スイッチ４１は、電源端子３０との接続および非接続を切り替え、接続の状態において電源端子３０から電流を通し、非接続の状態において電源端子３０から電流を通さない。
　同様に、第ｎの１ビット素子１０－ｎのスイッチング回路における電流放電スイッチ４２は、例えば、Ｎ型かつノーマリオン型のトランジスタ（電流放電スイッチ用トランジスタ）である。
　電流放電スイッチ４２は、ノーマリオン型のトランジスタである場合、ゲート端子Ｇに０Ｖ以上の電圧が印加されている状態においてドレイン端子Ｄからソース端子Ｓへ電流が流れ、ゲート端子Ｇにゲート・ソース間電位が負となる電圧が印加されるとドレイン端子Ｄからソース端子Ｓへ電流が流れなくなるように切り替えるトランジスタである。
　電流放電スイッチ４２は、１ビット素子１０－ｎ内と容量負荷７０との間で充電または放電を切り替える。
　同様に、第ｎの１ビット素子１０－ｎのスイッチング回路における制御スイッチ４３は、例えば、Ｎ型かつノーマリオン型のトランジスタ（制御スイッチ用トランジスタ）である。
　制御スイッチ４３は、ノーマリオン型のトランジスタである場合、ゲート端子Ｇに０Ｖ以上の電圧が印加されている状態においてドレイン端子Ｄからソース端子Ｓへ電流が流れ、ゲート端子Ｇにゲート・ソース間電位が負となる電圧が印加されるとドレイン端子Ｄからソース端子Ｓへ電流が流れなくなるように切り替えるトランジスタである。
　制御スイッチ４３は、入力されたデジタル信号が示す値に応じて、１ビット素子１０－ｎ内および容量負荷７０からそれぞれ放電させることにより、電流供給スイッチ用トランジスタを非接続に切り替える。
　制御スイッチ４３のトランジスタのサイズは、電流供給スイッチ４１のトランジスタのサイズおよび電流放電スイッチ４２のトランジスタのサイズに比べて、十分大きく設計される。言い換えると、制御スイッチ４３は、電流供給スイッチ４１および電流放電スイッチ４２に比べて、電流が流れやすくなっている。
　第ｎの１ビット素子１０－ｎにおいては、図１の第１の１ビット素子１０－１に示されるように、電流供給スイッチ４１（電流供給スイッチ用トランジスタ）におけるソース端子Ｓと、電流放電スイッチ４２（電流放電スイッチ用トランジスタ）におけるドレイン端子Ｄとが接続されている。
　また、第ｎの１ビット素子１０－ｎにおいては、電流放電スイッチ４２（電流放電スイッチ用トランジスタ）におけるソース端子Ｓと、制御スイッチ４３（制御スイッチ用トランジスタ）におけるドレイン端子Ｄと、が接続されている。
　また、第ｎの１ビット素子１０－ｎにおいては、電流供給スイッチ４１（電流供給スイッチ用トランジスタ）におけるゲート端子Ｇと、電流放電スイッチ４２（電流放電スイッチ用トランジスタ）におけるゲート端子Ｇと、電流放電スイッチ４２（電流放電スイッチ用トランジスタ）におけるソース端子Ｓと、が接続されている。
　また、第ｎの１ビット素子１０－ｎにおいては、電流供給スイッチ４１（電流供給スイッチ用トランジスタ）におけるドレイン端子Ｄと電源端子と、が接続されている
　また、第ｎの１ビット素子１０－ｎにおいては、電流供給スイッチ４１（電流供給スイッチ用トランジスタ）におけるソース端子Ｓ、および、電流放電スイッチ４２（電流放電スイッチ用トランジスタ）におけるドレイン端子Ｄが、第ｎのビット単位出力端子５０－ｎおよび出力端子６０に接続されている。
　また、第ｎの１ビット素子１０－ｎにおいては、制御スイッチ４３（制御スイッチ用トランジスタ）におけるソース端子Ｓは、接地されている。
また、第ｎの１ビット素子１０－ｎにおいては、制御スイッチ４３（制御スイッチ用トランジスタ）におけるゲート端子Ｇと、第ｎの入力端子２０－ｎと、が接続されている。
　次に、デジタルアナログ変換機１の動作について説明する。
　第ｎの１ビット素子１０－ｎは、入力端子２０－ｎからデジタル信号が入力されると、デジタル信号が低電圧またはオフを示す場合に、出力端子６０において電流を充電する。
　一方、第ｎの１ビット素子１０－ｎは、デジタル信号が高電圧またはオンを示す場合に、出力端子６０から電流を放電する。
　充電および放電の電流値は、電流供給スイッチ４１および電流放電スイッチ４２を構成するトランジスタのサイズによって決めることができる。
　具体的には、充電の電流値は、電流供給スイッチ４１を構成する電流供給スイッチ用トランジスタのサイズによって決定される。また、放電の電流値は、電流放電スイッチ４２を構成する電流放電スイッチ用トランジスタのサイズによって決定される。
　電流供給スイッチ用トランジスタのサイズと電流放電スイッチ用トランジスタのサイズとを非同一にすることは可能であるが、説明においては、同一の場合について説明する。
　１ビット素子１０における各１ビット素子１０－１，１０－２，１０－３，１０－４，・・・１０－Ｎそれぞれからの電流供給量が電流放電量を上回ると、出力端子６０における電圧値は上昇する。
　１ビット素子１０における各１ビット素子１０－１，１０－２，１０－３，１０－４，・・・１０－Ｎそれぞれからの電流供給量が電流放電量を下回ると、出力端子６０における電圧値は下降する。
　ここで各ビット素子１０－１，１０－２，１０－３，１０－４，・・・，１０－ｎ，・・・，１０－Ｎからの電流値をＩ１，Ｉ２，Ｉ３，・・・，Ｉｎ，・・・，ＩＮとすると、出力端子６０に現れる電圧値Ｖｏｕｔは、容量負荷７０をＣｏｕｔ、時刻をｔとした場合に、以下の式で表される。

Figure JPOXMLDOC01-appb-I000001
　式（１）を微分すると、電流値の総和を負荷容量Ｃｏｕｔで割った値が電圧の時間微分または傾きとなることがわかる。
　したがって、各ビット素子１０－１，１０－２，１０－３，１０－４，・・・，１０－ｎ，・・・，１０－Ｎからの電流値を互いに異なる値とすることにより、２のＮ乗通りの電流値を作り出すことが可能で、それに伴い、２のＮ乗通りの電圧の時間微分または傾きを作り出すことが可能である。
　各ビットの電流値の設定の一例として以下の方法がある。
　第ｎのビット素子からの電流値Ｉｎを以下の式（２）の電流値に設定する。

Ｉｎ＝２ｎ－１Ｉ０　　　　　　　　　　　　　　　　　　　　　　　　　　　（２）
　ここで、Ｉ０は任意の電流値である。第ｎビットのデジタル入力値をＤｎとし、オンの場合は、Ｄｎ＝１、オフの場合は、Ｄｎ＝０とする。出力端子に流れる電流値Ｉｏｕｔは以下の式（３）で表される。

Figure JPOXMLDOC01-appb-I000002
　式（３）のように設定すれば、（２Ｎ－１）Ｉ０から－（２Ｎ－１）Ｉ０までの電流値で２Ｉ０ずつ電流値が異なる値を作り出すことが可能である。
　図２は、本開示の実施の形態１に係るデジタルアナログ変換機を４つのビット素子で構成した場合の電流値の取り得るパターンを表した表である。
表に示すように１５Ｉ０から－１５Ｉ０までの間で２Ｉ０ずつ電流値が異なる値を作り出すことが可能であることがわかる。
　このように、有限で複数の電流値を作り出すことができることから、式（１）により任意の電圧波形を、デジタル信号によって作り出すことが可能である。具体的には、所望のアナログ電圧波形を時間微分した値に対応するデジタル信号を入力することにより、所望のアナログ電圧波形を生成可能である。
　次に、１ビット素子１０の動作について説明する。
　図３は、本開示の実施の形態１に係るデジタルアナログ変換機１の１ビット素子１０の動作を説明する図である。図３において、（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）は、それぞれ、第ｎの１ビット素子１０－ｎにおける制御スイッチ４３のオンおよびオフによる時間変化を示している。以下、説明において、それぞれ図３（ａ）、図３（ｂ）、図３（ｃ）、図３（ｄ）、図３（ｅ）と記載する。
　説明においては、電源電圧Ｖｄが３０Ｖの場合を示す。
　また、説明においては、電流供給スイッチ４１、電流放電スイッチ４２、および、制御スイッチ４３に、Ｎ型かつノーマリオン型のトランジスタを用いた場合を示す。
　図３（ａ）は、制御スイッチ４３をオンにする直前の第ｎの１ビット素子１０－ｎにおける状態を示す。
　図３（ａ）に示す状態においては、第ｎの１ビット素子１０－ｎのビット単位出力端子５０に現れる電圧値Ｖｏｕｔが１０Ｖになっている。
　また、図３（ａ）に示す状態においては、電流放電スイッチ４２がノーマリオンであって電流が通る状態であり、電流供給スイッチ４１におけるゲート端子Ｇと電流放電スイッチ４２におけるゲート端子Ｇと電流放電スイッチ４２におけるソース端子Ｓにおいてはいずれも、電圧が１０Ｖになっている。これにより、これらと、制御スイッチ４３におけるドレイン端子Ｄとの間においては、電圧が１５Ｖになっている。また、ビット単位出力端子５０に現れる電圧値Ｖｏｕｔは、１０Ｖになっている。
　図３（ｂ）は、図３（ａ）の状態から、制御スイッチ４３をオンにした直後の状態を示す。
　制御スイッチ４３をオンにすると、すべてのスイッチ（電流供給スイッチ４１、電流放電スイッチ４２、および、制御スイッチ４３）がオンになるため、制御スイッチ４３を介して接地（Ｖｓ＝０Ｖ）へ電流が流れる（図３（ｂ）における「４Ｉ０」、「＜Ｉ０」（「＜Ｉ０」は、Ｉ０から徐々に減っていきゼロになることを示す）、「Ｉ０」、「５Ｉ０」）。また、電流供給スイッチ４１におけるゲート端子Ｇと電流放電スイッチ４２におけるゲート端子Ｇと電流放電スイッチ４２におけるソース端子Ｓに加わる電圧は、１０Ｖから０Ｖに変化する。また、ビット単位出力端子５０に現れる電圧値Ｖｏｕｔは、１０Ｖから９．８Ｖに変化する。
　この際、制御スイッチ４３を介して流れる電流は、３つの成分に分けることができる。３つの成分の電流とは、以下の（電流成分１）、（電流成分２）、（電流成分３）である。

　（電流成分１）電源端子３０から、電流供給スイッチ４１、電流放電スイッチ４２、制御スイッチ４３を介した電流（以下、「第１の電流」と記載する）。

　（電流成分２）ビット単位出力端子５０から、電流放電スイッチ４２、制御スイッチ４３を介した電流（以下、「第２の電流」と記載する。）。

　（電流成分３）電流供給スイッチ４１のゲート端子Ｇおよび電流放電スイッチ４２のゲート端子Ｇを接続する線から、制御スイッチ４３のみを介した電流（以下、「第３の電流」と記載する。）。
　制御スイッチ４３のトランジスタサイズが、電流放電スイッチ４２のトランジスタサイズおよび電流供給スイッチ４１のトランジスタサイズよりも十分に大きく設計されているため、第３の電流の値（４Ｉ０）は最も大きく、第１の電流の値および第２の電流の値は第３の電流の値に対して十分に小さい。
　そして、第３の電流の電流源は、電流供給スイッチ４１のゲート端と電流放電スイッチ４２のゲート端に蓄積されている電荷である。
　これが第３の電流によって放電されるため、電流供給スイッチ４１のゲート端および電流放電スイッチ４２のゲート端の電位は急降下する。この電位が急降下することにより、電流供給スイッチ４１のゲート・ソース間の電圧は、マイナスに大きくなる。
　このようにして、第ｎの１ビット素子１０－ｎの自己バイアスの変化により、電流供給スイッチ４１は、オンからオフに切り替わる（ＯＮ→ＯＦＦ）。そして、図３（ｃ）に示す状態になる（ＯＦＦ）。
　次に、電流供給スイッチ４１がオフになるため、電源端子３０から接地（Ｖｓ＝０Ｖ）までの電流経路が閉じられる。これにより、電流放電スイッチ４２を介して、ビット単位出力端子５０（および出力端子６０）に蓄積された電位が放電され、電位が所望の傾きで下降していく（Ｖｏｕｔ　９．８Ｖ→９Ｖ）。
　次に、第ｎの１ビット素子１０－ｎに入力されたデジタル信号により、制御スイッチ４３がオフになる。
　図３（ｄ）は、図３（ｃ）の状態から、制御スイッチ４３をオフにした直後の状態を示す。
　まず、ビット単位出力端子５０に蓄積された電位による電流が、電流放電スイッチ４２を介して流れる。
　ここで、第ｎの１ビット素子１０－ｎにおいて制御スイッチ４３がオフになっているため、電流放電スイッチ４２を介して流れる電流は、電流供給スイッチ４１のゲート端子Ｇおよび電流放電スイッチ４２のゲート端子Ｇにおける充電（０Ｖ→８．８Ｖ）に使用される。
　そして、これにより、電流供給スイッチ４１は、第ｎの１ビット素子１０－ｎの自己バイアスの変化によりオフからオンに切り替わる（ＯＦＦ→ＯＮ）。
　図３（ｅ）は、電流供給スイッチ４１がオンに切り替わった状態を示す。
　第ｎの１ビット素子１０－ｎにおいては、電流供給スイッチ４１がオンになっているため、電流供給スイッチ４１を介してビット単位出力端子５０に充電され、ビット単位出力端子５０における電位が所望の傾きで上昇する（８．８Ｖ→１０Ｖ）。
　次に制御スイッチ４３がオンに切り替わると、図３（ｅ）の状態から図３（ｂ）の状態に戻る。
　上記のように動作することにより、デジタルアナログ変換機１の各１ビット素子１０－１，１０－２，１０－３，１０－４，・・・，１０－ｎ，・・・，１０－Ｎにおいて、１つの入力端子からのデジタル信号に応じて、それぞれ自己バイアスが変化して、電流供給スイッチ４１のゲート端子Ｇおよび電流放電スイッチ４２のゲート端子Ｇに印加する電圧を制御して、電流供給スイッチ４１および電流放電スイッチ４２を切り替えることができ、ビット単位出力端子５０の電位を変化させることができ、ドライバ回路を設けることなく、１つの入力端子で動作する回路を実現できる。
　本開示の実施の形態１に係るデジタルアナログ変換機は、デジタル信号が入力されると、デジタル信号が示す値に応じた電流をそれぞれ出力する複数の１ビット素子と、複数の１ビット素子に接続された容量負荷と、を有し、複数の１ビット素子から出力された電流を受ける容量負荷にアナログ電圧波形を生成する、デジタルアナログ変換器において、１ビット素子は、入力されたデジタル信号が示す値に応じて１ビット素子内の自己バイアスを変化させ、自己バイアスの変化により電源との接続および非接続を切り替えるスイッチング回路、を備えるように構成した。
　これにより、１ビット素子当たりの回路サイズが小さい、デジタルアナログ変換機を提供できる、という効果を奏する。
　また、１ビット素子当たりの回路サイズが小さいため、多ビット化することが容易になる。
　本開示の実施の形態１に係るデジタルアナログ変換機において、スイッチング回路は、電源との接続および非接続を切り替える電流供給スイッチ用トランジスタと、１ビット素子内と容量負荷との間で充電または放電を切り替える電流放電スイッチ用トランジスタと、入力されたデジタル信号が示す値に応じて、１ビット素子内および容量負荷からそれぞれ放電させることにより、電流供給スイッチ用トランジスタを非接続に切り替える、制御スイッチ用トランジスタと、を備えるように構成した。
　これにより、上記効果と同様の効果を奏する、デジタルアナログ変換機を提供できる。
　本開示の実施の形態１に係るデジタルアナログ変換機は、電流供給スイッチ用トランジスタにおけるソース端子と、電流放電スイッチ用トランジスタにおけるドレイン端子と、が接続され、電流放電スイッチ用トランジスタにおけるソース端子と、制御スイッチ用トランジスタにおけるドレイン端子と、が接続され、電流供給スイッチ用トランジスタにおけるゲート端子と、電流放電スイッチ用トランジスタにおけるゲート端子と、電流放電スイッチ用トランジスタにおけるソース端子と、が接続され、電流供給スイッチ用トランジスタにおけるドレイン端子は、電源端子に接続され、電流供給スイッチ用トランジスタにおけるソース端子および電流放電スイッチ用トランジスタにおけるドレイン端子は、出力端子に接続され、制御スイッチ用トランジスタにおけるソース端子は、接地され、制御スイッチにおけるゲート端子は、入力端子に接続されている、ように構成した。
　これにより、回路構成を複雑化することなく、上記効果と同様の効果を奏する、デジタルアナログ変換機を提供できる。
　本開示の実施の形態１に係るデジタルアナログ変換機は、電流供給スイッチ用トランジスタ、電流放電スイッチ用トランジスタ、および、制御スイッチ用トランジスタ、はそれぞれ、ゲート端子にゲート・ソース間電位が負となる電圧が印加されるとドレイン端子とソース端子との間に電流を流さないよう切り替えるトランジスタである、ように構成した。
　これにより、より簡易な構成で、上記効果と同様の効果を奏する、デジタルアナログ変換機を提供できる。
　なお、本開示は、その開示の範囲内において、実施の形態の任意の構成要素の変形、若しくは、実施の形態の任意の構成要素の省略が可能である。
　本開示に係るデジタルアナログ変換機は、１ビット素子当たりの回路サイズを小さく構成できるので、例えば、高周波デジタルアナログ変換機、または、高周波デジタルアナログ変換機を含む通信装置等に用いるのに適している。
　１　デジタルアナログ変換機、１０　１ビット素子、１０－１　第１の１ビット素子、１０－２　第２の１ビット素子、１０－３　第３の１ビット素子、１０－４　第４の１ビット素子、１０－Ｎ　第Ｎの１ビット素子、２０　入力端子、２０－１　第１の入力端子、２０－２　第２の入力端子、２０－３　第３の入力端子、２０－４　第４の入力端子、２０－Ｎ　第Ｎの入力端子、３０　電源端子、４１　電流供給スイッチ、４２　電流放電スイッチ、４３　制御スイッチ、５０　ビット単位出力端子、５０－１　第１のビット単位出力端子、５０－２　第２のビット単位出力端子、５０－３　第３のビット単位出力端子、５０－４　第４のビット単位出力端子、５０－Ｎ　第Ｎのビット単位出力端子、６０　出力端子、７０　容量負荷。

Claims (4)

  1. 　デジタル信号が入力されると、当該デジタル信号が示す値に応じた電流をそれぞれ出力する複数の１ビット素子と、当該複数の１ビット素子に接続された容量負荷と、を有し、
    　複数の１ビット素子から出力された電流を受ける前記容量負荷を介してアナログ電圧波形を生成する、デジタルアナログ変換器において、
    　前記１ビット素子は、入力されたデジタル信号が示す値に応じて１ビット素子内の電圧のバイアスを変化させ、バイアスの変化により電源との接続および非接続を切り替えるスイッチング回路、を備えることを特徴とするデジタルアナログ変換機。
  2. 　前記スイッチング回路は、
    　電源との接続および非接続を切り替える電流供給スイッチ用トランジスタと、
    　前記１ビット素子内と前記容量負荷との間で充電または放電を切り替える電流放電スイッチ用トランジスタと、
    　入力されたデジタル信号が示す値に応じて、前記１ビット素子内および前記容量負荷からそれぞれ放電させることにより、前記電流供給スイッチ用トランジスタを非接続に切り替える、制御スイッチ用トランジスタと、
    　を備える、請求項１に記載のデジタルアナログ変換機。
  3. 　前記電流供給スイッチ用トランジスタにおけるソース端子と、前記電流放電スイッチ用トランジスタにおけるドレイン端子と、が接続され、
    　前記電流放電スイッチ用トランジスタにおけるソース端子と、前記制御スイッチ用トランジスタにおけるドレイン端子と、が接続され、
    　前記電流供給スイッチ用トランジスタにおけるゲート端子と、前記電流放電スイッチ用トランジスタにおけるゲート端子と、前記電流放電スイッチ用トランジスタにおけるソース端子と、が接続され、
    　前記電流供給スイッチ用トランジスタにおけるドレイン端子は、電源端子に接続され、
    　前記電流供給スイッチ用トランジスタにおけるソース端子および前記電流放電スイッチ用トランジスタにおけるドレイン端子は、出力端子に接続され、
    　前記制御スイッチ用トランジスタにおけるソース端子は、接地され、
    　前記制御スイッチ用トランジスタにおけるゲート端子は、入力端子に接続されている、
    　請求項２に記載のデジタルアナログ変換機。
  4. 　前記電流供給スイッチ用トランジスタ、前記電流放電スイッチ用トランジスタ、および、前記制御スイッチ用トランジスタ、はそれぞれ、ゲート端子にゲート・ソース間電位が負となる電圧が印加されるとドレイン端子とソース端子との間に電流を流さないよう切り替えるトランジスタである、
    　ことを特徴とする請求項２または請求項３に記載のデジタルアナログ変換機。
PCT/JP2021/010469 2021-03-16 2021-03-16 デジタルアナログ変換機 WO2022195692A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2021/010469 WO2022195692A1 (ja) 2021-03-16 2021-03-16 デジタルアナログ変換機
CN202180095391.8A CN116982261A (zh) 2021-03-16 2021-03-16 数模转换器
JP2023506416A JP7378663B2 (ja) 2021-03-16 2021-03-16 デジタルアナログ変換機
EP21931446.5A EP4297280A4 (en) 2021-03-16 2021-03-16 DIGITAL-ANALOG CONVERTER
US18/223,861 US20230361783A1 (en) 2021-03-16 2023-07-19 Digital-to-analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/010469 WO2022195692A1 (ja) 2021-03-16 2021-03-16 デジタルアナログ変換機

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/223,861 Continuation US20230361783A1 (en) 2021-03-16 2023-07-19 Digital-to-analog converter

Publications (1)

Publication Number Publication Date
WO2022195692A1 true WO2022195692A1 (ja) 2022-09-22

Family

ID=83320035

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/010469 WO2022195692A1 (ja) 2021-03-16 2021-03-16 デジタルアナログ変換機

Country Status (5)

Country Link
US (1) US20230361783A1 (ja)
EP (1) EP4297280A4 (ja)
JP (1) JP7378663B2 (ja)
CN (1) CN116982261A (ja)
WO (1) WO2022195692A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230198562A1 (en) * 2021-12-22 2023-06-22 Xilinx, Inc. Dac-based transmit driver architecture with improved bandwidth

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513545A (en) * 1978-07-14 1980-01-30 Nippon Telegr & Teleph Corp <Ntt> Semiconductor d-a converter
JPS56147519A (en) * 1980-04-18 1981-11-16 Nec Corp Digital-to-analog converter
US20180014123A1 (en) * 2016-07-05 2018-01-11 Knowles Electronics, Llc Microphone assembly with digital feedback loop

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001211076A (ja) * 2000-01-26 2001-08-03 Thine Electronics Inc 半導体集積回路装置
KR101705159B1 (ko) * 2010-12-16 2017-02-10 한국전자통신연구원 전류스위치 구동회로 및 디지털 아날로그 신호변환기
JP2015004829A (ja) 2013-06-21 2015-01-08 キヤノン株式会社 撮像素子調整機構
WO2015004829A1 (ja) * 2013-07-11 2015-01-15 パナソニック株式会社 電流型ｄ／ａ変換器、デルタシグマ変調器および通信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513545A (en) * 1978-07-14 1980-01-30 Nippon Telegr & Teleph Corp <Ntt> Semiconductor d-a converter
JPS56147519A (en) * 1980-04-18 1981-11-16 Nec Corp Digital-to-analog converter
US20180014123A1 (en) * 2016-07-05 2018-01-11 Knowles Electronics, Llc Microphone assembly with digital feedback loop

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
See also references of EP4297280A4
WEISS, M.: "Integrated 2-b Riemann Pump RF-DAC in GaN Technology for 5G Base Stations", IEEE INTERNATIONAL MICROWAVE SYMPOSIUM (IMS, 2019

Also Published As

Publication number Publication date
JPWO2022195692A1 (ja) 2022-09-22
JP7378663B2 (ja) 2023-11-13
EP4297280A4 (en) 2024-04-24
US20230361783A1 (en) 2023-11-09
EP4297280A1 (en) 2023-12-27
CN116982261A (zh) 2023-10-31

Similar Documents

Publication Publication Date Title
US20070040855A1 (en) Display control apparatus capable of decreasing the size thereof
US20080284498A1 (en) Type of Charge Pump Apparatus and Power Source Circuit
KR20140040813A (ko) 전력 트랜지스터 게이트 드라이버
CN104537997B (zh) 一种像素电路及其驱动方法和显示装置
US9214927B2 (en) Relaxation oscillator
US20090134930A1 (en) Level shift circuit
US20130229220A1 (en) System for a clock shifter circuit
US10476383B2 (en) Negative charge pump circuit
US20060244647A1 (en) Digital-to-analog converter and successive approximation type analog-to-digital converter utilizing the same
CN110199238B (zh) 输出电路和用于提供输出电流的方法
US20050012542A1 (en) Power supply
US20230361783A1 (en) Digital-to-analog converter
US8130218B2 (en) Electronic device of a source driver in an LCD device for enhancing output voltage accuracy
CN108432104B (zh) 一种自举驱动电路及其驱动方法
TW201828580A (zh) 切換式電容直流對直流轉換器電路及其產生方法
KR101433862B1 (ko) 액정표시장치의 구동회로 및 구동장치
CN210327524U (zh) TypeC接口的单刀双掷开关电路、模拟开关芯片与电子设备
KR101456027B1 (ko) 음전압 공급 장치
CN103684380B (zh) 一种开关电容电路
KR20020083105A (ko) Ｄ/ａ 변환 회로
US10205387B2 (en) Charge pump circuit
JP2006109059A (ja) 電子回路
KR100234564B1 (ko) 아날로그 지연회로
US9473018B2 (en) High efficiency voltage level multiplier
EP3068050A2 (en) Apparatus for performing level shift control in an electronic device with aid of parallel paths controlled by different control signals for current control purposes

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21931446

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023506416

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202180095391.8

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2021931446

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2021931446

Country of ref document: EP

Effective date: 20230919

NENP Non-entry into the national phase

Ref country code: DE