JP7378663B2

JP7378663B2 - デジタルアナログ変換機

Info

Publication number: JP7378663B2
Application number: JP2023506416A
Authority: JP
Inventors: 修一坂田; 研人齋木; 優治小松崎
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2021-03-16
Filing date: 2021-03-16
Publication date: 2023-11-13
Anticipated expiration: 2041-03-16
Also published as: JPWO2022195692A1; EP4297280A4; US20230361783A1; EP4297280A1; CN116982261A; WO2022195692A1

Description

本開示は、デジタル信号をアナログ信号に変換するデジタルアナログ変換機に関する。

デジタルアナログ変換機の中には、出力負荷がキャパシタ（容量負荷）であり、キャパシタには電流発生器が並列に接続されて構成されるものがある。
このデジタルアナログ変換機は、デジタル信号を用いて、電流発生器の動作と停止とを任意に切り替えることにより、キャパシタにおいて電圧のアナログ波形を発生させる。
このようなデジタルアナログ変換機においては、一般に、電流発生器の動作と停止とのタイミングを切り替えるために、各電流発生器にドライバ回路を有する。
例えば、非特許文献１には、電流発生器がトランジスタで構成され、トランジスタにはトランジスタを駆動するためのドライバ回路が接続された、デジタルアナログ変換機が開示されている（非特許文献１におけるFig.3参照）。

Ｗｅｉｓｓ，Ｍ．，ｅｔ．ａｌ． "Ｉｎｔｅｇｒａｔｅｄ２－ｂＲｉｅｍａｎｎＰｕｍｐＲＦ－ＤＡＣｉｎＧａＮＴｅｃｈｎｏｌｏｇｙｆｏｒ５ＧＢａｓｅＳｔａｔｉｏｎｓ"．２０１９ＩＥＥＥＩｎｔｅｒｎａｔｉｏｎａｌｍｉｃｒｏｗａｖｅｓｙｍｐｏｓｉｕｍ（ＩＭＳ）．

上記のデジタルアナログ変換機においては、１つの電流発生器に対し、ドライバ回路および当該ドライバ回路へデジタル信号を入力するための入力端子が必要である。また１ビットに対しては２つの電流発生器が必要であるため、１ビットに対して二つのドライバ回路と入力端子が必要であり、回路サイズが大きい、という課題があった。
そして、上記のデジタルアナログ変換機において、多ビット化しようとした場合、回路サイズが大きくなり、かつ、回路構成が複雑化するため、多ビット化が難しい。

本開示は、上記課題を解決するためになされたもので、１ビット素子当たりの回路サイズが小さい、デジタルアナログ変換機を提供することを目的とする。

本開示のデジタルアナログ変換機は、デジタル信号が入力されると、デジタル信号が示す値に応じた電流をそれぞれ出力する複数の１ビット素子と、複数の１ビット素子に接続された容量負荷と、を有し、複数の１ビット素子から出力された電流を受ける容量負荷にアナログ電圧波形を生成する、デジタルアナログ変換機において、１ビット素子は、入力されたデジタル信号が示す値に応じて１ビット素子内の自己バイアスを変化させ、自己バイアスの変化により電源との接続および非接続を切り替えるスイッチング回路、を備え、
前記スイッチング回路は、
電源との接続および非接続を切り替える電流供給スイッチ用トランジスタと、
前記１ビット素子内と前記容量負荷との間で充電または放電を切り替える電流放電スイッチ用トランジスタと、
入力されたデジタル信号が示す値に応じて、前記１ビット素子内および前記容量負荷からそれぞれ放電させることにより、前記電流供給スイッチ用トランジスタを非接続に切り替える、制御スイッチ用トランジスタと、
を備え、
前記電流供給スイッチ用トランジスタにおけるソース端子と、前記電流放電スイッチ用トランジスタにおけるドレイン端子と、が接続され、
前記電流放電スイッチ用トランジスタにおけるソース端子と、前記制御スイッチ用トランジスタにおけるドレイン端子と、が接続され、
前記電流供給スイッチ用トランジスタにおけるゲート端子と、前記電流放電スイッチ用トランジスタにおけるゲート端子と、前記電流放電スイッチ用トランジスタにおけるソース端子と、が接続され、
前記電流供給スイッチ用トランジスタにおけるドレイン端子は、電源端子に接続され、
前記電流供給スイッチ用トランジスタにおけるソース端子および前記電流放電スイッチ用トランジスタにおけるドレイン端子は、出力端子に接続され、
前記制御スイッチ用トランジスタにおけるソース端子は、接地され、
前記制御スイッチ用トランジスタにおけるゲート端子は、入力端子に接続されている、よう構成されている。

本開示によれば、１ビット素子当たりの回路サイズが小さい、デジタルアナログ変換機を提供することができる、という効果を奏する。

本開示の実施の形態１に係るデジタルアナログ変換機を示す構成図である。本開示の実施の形態１に係るデジタルアナログ変換機を４つのビット素子で構成した場合の電流値の取り得るパターンを表した表である。本開示の実施の形態１に係るデジタルアナログ変換機の１ビット素子の動作を説明する図である。

以下、本開示をより詳細に説明するために、本開示を実施するための形態について、添付の図面に従って説明する。

実施の形態１．
図１は、本開示の実施の形態１に係るデジタルアナログ変換機を示す構成図である。
デジタルアナログ変換機１は、例えば、高周波用のデジタルアナログ変換機である。
デジタルアナログ変換機１は、デジタル信号が入力されると、デジタル信号が示す値に応じた電流をそれぞれ出力する複数の１ビット素子１０、および、複数の１ビット素子１０に接続された容量負荷７０、を備える。
デジタル信号が示す値は、電圧値、または、スイッチのオンオフを示す値である。
デジタルアナログ変換機１は、複数の１ビット素子１０から出力された電流を受ける容量負荷７０にアナログ電圧波形を生成するように構成されている。

デジタルアナログ変換機１は、１ビット素子１０、入力端子２０、電源端子３０、ビット単位出力端子５０、出力端子６０、および、容量負荷７０、を備える。

図１に示す１ビット素子１０は、任意の数の１ビット素子１０－１，１０－２，１０－３，１０－４，・・・１０－Ｎから構成される。
１ビット素子１０の個数Ｎは、デジタルアナログ変換機により出力させたいアナログ信号に応じて、予め設定される任意の数である。
説明においては、必要に応じて、Ｎ個の１ビット素子のうち、第ｎ番目の１ビット素子を第ｎの１ビット素子と記載する。ｎは、１からＮまでの数字のうちのいずれかの数字である。

第ｎの１ビット素子１０－ｎはそれぞれ、デジタル信号が入力されると、デジタル信号が示す値に応じた電流をそれぞれ出力するものである。
第ｎの１ビット素子１０－ｎはそれぞれ、入力されたデジタル信号が示す値に応じて１ビット素子内の自己バイアスを変化させ、自己バイアスの変化により電源との接続および非接続を切り替えるスイッチング回路を備える。
第ｎの１ビット素子１０－ｎにおけるスイッチング回路は、例えば、図１の第１の１ビット素子１０－１に示されるように、電流供給スイッチ４１、電流放電スイッチ４２、および制御スイッチ４３を備える。
その詳細な一例は、後述する。

入力端子２０は、１ビット素子にそれぞれデジタル信号を入力させるための端子である。
図１に示す入力端子２０は、第１の入力端子２０－１、第２の入力端子２０－２、第３の入力端子２０－３、第４の入力端子２０－４、・・・、および、第Ｎの入力端子２０－Ｎから構成される。
第１の入力端子２０－１は、第１の１ビット素子１０－１に設けられる。同様に、第２の入力端子２０－２は、第２の１ビット素子１０－２に設けられ、第３の入力端子２０－３は、第３の１ビット素子１０－３に設けられ、第４の入力端子２０－４は、第４の１ビット素子１０－４に設けられ、・・・、第Ｎの入力端子２０－Ｎは、第Ｎの１ビット素子１０－Ｎに設けられる。

電源端子３０は、各１ビット素子１０－１，１０－２，１０－３，１０－４，・・・１０－Ｎそれぞれに接続され、共通に使用される端子である。

ビット単位出力端子５０は、１ビット素子１０－１，１０－２，１０－３，１０－４，・・・１０－Ｎそれぞれから信号を出力するための端子である。
図１に示すビット単位出力端子５０は、第１のビット単位出力端子５０－１、第２のビット単位出力端子５０－２、第３のビット単位出力端子５０－３、第４のビット単位出力端子５０－４、・・・、第Ｎのビット単位出力端子５０－Ｎから構成される。
第１のビット単位出力端子５０－１は、第１の１ビット素子１０－１に設けられる。同様に、第２のビット単位出力端子５０－２は、第２の１ビット素子１０－２に設けられ、第３のビット単位出力端子５０－３は、第３の１ビット素子１０－３に設けられ、第４のビット単位出力端子５０－４は、第４の１ビット素子１０－４に設けられ、・・・、第Ｎのビット単位出力端子５０－Ｎは、第Ｎの１ビット素子１０－Ｎに設けられる。

出力端子６０は、各１ビット素子１０－１，１０－２，１０－３，１０－４，・・・１０－Ｎのビット単位出力端子５０－１，５０－２，５０－３，５０－４，・・・，５０－Ｎを並列に接続する端子である。
また、出力端子６０は、容量負荷７０と接続する。
すなわち、出力端子６０は、各１ビット素子１０－１，１０－２，１０－３，１０－４，・・・１０－Ｎと、容量負荷７０と、を接続する。

容量負荷７０は、一方が出力端子６０を介して各１ビット素子１０－１，１０－２，１０－３，１０－４，・・・１０－Ｎに接続されており、他方が接地している。

第ｎの１ビット素子１０－ｎの詳細な一例を説明する。
図１において、第ｎの１ビット素子１０－ｎのスイッチング回路における電流供給スイッチ４１は、例えば、Ｎ型かつノーマリオン型のトランジスタ（電流供給スイッチ用トランジスタ）である。
電流供給スイッチ４１は、ノーマリオン型のトランジスタである場合、ゲート端子Ｇに０Ｖ以上の電圧が印加されている状態においてドレイン端子Ｄからソース端子Ｓへ電流が流れ、ゲート端子Ｇにゲート・ソース間電位が負となる電圧が印加されるとドレイン端子Ｄからソース端子Ｓへ電流が流れなくなるように切り替えるトランジスタである。
電流供給スイッチ４１は、電源端子３０との接続および非接続を切り替え、接続の状態において電源端子３０から電流を通し、非接続の状態において電源端子３０から電流を通さない。

同様に、第ｎの１ビット素子１０－ｎのスイッチング回路における電流放電スイッチ４２は、例えば、Ｎ型かつノーマリオン型のトランジスタ（電流放電スイッチ用トランジスタ）である。
電流放電スイッチ４２は、ノーマリオン型のトランジスタである場合、ゲート端子Ｇに０Ｖ以上の電圧が印加されている状態においてドレイン端子Ｄからソース端子Ｓへ電流が流れ、ゲート端子Ｇにゲート・ソース間電位が負となる電圧が印加されるとドレイン端子Ｄからソース端子Ｓへ電流が流れなくなるように切り替えるトランジスタである。
電流放電スイッチ４２は、１ビット素子１０－ｎ内と容量負荷７０との間で充電または放電を切り替える。

同様に、第ｎの１ビット素子１０－ｎのスイッチング回路における制御スイッチ４３は、例えば、Ｎ型かつノーマリオン型のトランジスタ（制御スイッチ用トランジスタ）である。
制御スイッチ４３は、ノーマリオン型のトランジスタである場合、ゲート端子Ｇに０Ｖ以上の電圧が印加されている状態においてドレイン端子Ｄからソース端子Ｓへ電流が流れ、ゲート端子Ｇにゲート・ソース間電位が負となる電圧が印加されるとドレイン端子Ｄからソース端子Ｓへ電流が流れなくなるように切り替えるトランジスタである。
制御スイッチ４３は、入力されたデジタル信号が示す値に応じて、１ビット素子１０－ｎ内および容量負荷７０からそれぞれ放電させることにより、電流供給スイッチ用トランジスタを非接続に切り替える。
制御スイッチ４３のトランジスタのサイズは、電流供給スイッチ４１のトランジスタのサイズおよび電流放電スイッチ４２のトランジスタのサイズに比べて、十分大きく設計される。言い換えると、制御スイッチ４３は、電流供給スイッチ４１および電流放電スイッチ４２に比べて、電流が流れやすくなっている。

第ｎの１ビット素子１０－ｎにおいては、図１の第１の１ビット素子１０－１に示されるように、電流供給スイッチ４１（電流供給スイッチ用トランジスタ）におけるソース端子Ｓと、電流放電スイッチ４２（電流放電スイッチ用トランジスタ）におけるドレイン端子Ｄとが接続されている。
また、第ｎの１ビット素子１０－ｎにおいては、電流放電スイッチ４２（電流放電スイッチ用トランジスタ）におけるソース端子Ｓと、制御スイッチ４３（制御スイッチ用トランジスタ）におけるドレイン端子Ｄと、が接続されている。
また、第ｎの１ビット素子１０－ｎにおいては、電流供給スイッチ４１（電流供給スイッチ用トランジスタ）におけるゲート端子Ｇと、電流放電スイッチ４２（電流放電スイッチ用トランジスタ）におけるゲート端子Ｇと、電流放電スイッチ４２（電流放電スイッチ用トランジスタ）におけるソース端子Ｓと、が接続されている。
また、第ｎの１ビット素子１０－ｎにおいては、電流供給スイッチ４１（電流供給スイッチ用トランジスタ）におけるドレイン端子Ｄと電源端子と、が接続されている
また、第ｎの１ビット素子１０－ｎにおいては、電流供給スイッチ４１（電流供給スイッチ用トランジスタ）におけるソース端子Ｓ、および、電流放電スイッチ４２（電流放電スイッチ用トランジスタ）におけるドレイン端子Ｄが、第ｎのビット単位出力端子５０－ｎおよび出力端子６０に接続されている。
また、第ｎの１ビット素子１０－ｎにおいては、制御スイッチ４３（制御スイッチ用トランジスタ）におけるソース端子Ｓは、接地されている。
また、第ｎの１ビット素子１０－ｎにおいては、制御スイッチ４３（制御スイッチ用トランジスタ）におけるゲート端子Ｇと、第ｎの入力端子２０－ｎと、が接続されている。

次に、デジタルアナログ変換機１の動作について説明する。
第ｎの１ビット素子１０－ｎは、入力端子２０－ｎからデジタル信号が入力されると、デジタル信号が低電圧またはオフを示す場合に、出力端子６０において電流を充電する。
一方、第ｎの１ビット素子１０－ｎは、デジタル信号が高電圧またはオンを示す場合に、出力端子６０から電流を放電する。

充電および放電の電流値は、電流供給スイッチ４１および電流放電スイッチ４２を構成するトランジスタのサイズによって決めることができる。
具体的には、充電の電流値は、電流供給スイッチ４１を構成する電流供給スイッチ用トランジスタのサイズによって決定される。また、放電の電流値は、電流放電スイッチ４２を構成する電流放電スイッチ用トランジスタのサイズによって決定される。
電流供給スイッチ用トランジスタのサイズと電流放電スイッチ用トランジスタのサイズとを非同一にすることは可能であるが、説明においては、同一の場合について説明する。

１ビット素子１０における各１ビット素子１０－１，１０－２，１０－３，１０－４，・・・１０－Ｎそれぞれからの電流供給量が電流放電量を上回ると、出力端子６０における電圧値は上昇する。
１ビット素子１０における各１ビット素子１０－１，１０－２，１０－３，１０－４，・・・１０－Ｎそれぞれからの電流供給量が電流放電量を下回ると、出力端子６０における電圧値は下降する。

ここで各１ビット素子１０－１，１０－２，１０－３，１０－４，・・・，１０－ｎ，・・・，１０－Ｎからの電流値をＩ１，Ｉ２，Ｉ３，・・・，Ｉｎ，・・・，ＩＮとすると、出力端子６０に現れる電圧値Ｖ_ｏｕｔは、容量負荷７０をＣｏｕｔ、時刻をｔとした場合に、以下の式で表される。

式（１）を微分すると、電流値の総和を負荷容量Ｃ_ｏｕｔで割った値が電圧の時間微分または傾きとなることがわかる。

したがって、各１ビット素子１０－１，１０－２，１０－３，１０－４，・・・，１０－ｎ，・・・，１０－Ｎからの電流値を互いに異なる値とすることにより、２のＮ乗通りの電流値を作り出すことが可能で、それに伴い、２のＮ乗通りの電圧の時間微分または傾きを作り出すことが可能である。

各ビットの電流値の設定の一例として以下の方法がある。
第ｎの１ビット素子からの電流値Ｉ_ｎを以下の式（２）の電流値に設定する。

Ｉ_ｎ＝２^ｎ－１Ｉ_０（２）

ここで、Ｉ_０は任意の電流値である。第ｎビットのデジタル入力値をＤ_ｎとし、オンの場合は、Ｄ_ｎ＝１、オフの場合は、Ｄ_ｎ＝０とする。出力端子に流れる電流値Ｉ_ｏｕｔは以下の式（３）で表される。

式（３）のように設定すれば、（２^Ｎ－１）Ｉ_０から－（２^Ｎ－１）Ｉ_０までの電流値で２Ｉ_０ずつ電流値が異なる値を作り出すことが可能である。

図２は、本開示の実施の形態１に係るデジタルアナログ変換機を４つのビット素子で構成した場合の電流値の取り得るパターンを表した表である。
表に示すように１５Ｉ_０から－１５Ｉ_０までの間で２Ｉ_０ずつ電流値が異なる値を作り出すことが可能であることがわかる。

このように、有限で複数の電流値を作り出すことができることから、式（１）により任意の電圧波形を、デジタル信号によって作り出すことが可能である。具体的には、所望のアナログ電圧波形を時間微分した値に対応するデジタル信号を入力することにより、所望のアナログ電圧波形を生成可能である。

次に、１ビット素子１０の動作について説明する。
図３は、本開示の実施の形態１に係るデジタルアナログ変換機１の１ビット素子１０の動作を説明する図である。図３において、（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）は、それぞれ、第ｎの１ビット素子１０－ｎにおける制御スイッチ４３のオンおよびオフによる時間変化を示している。以下、説明において、それぞれ図３（ａ）、図３（ｂ）、図３（ｃ）、図３（ｄ）、図３（ｅ）と記載する。
説明においては、電源電圧Ｖ_ｄが３０Ｖの場合を示す。
また、説明においては、電流供給スイッチ４１、電流放電スイッチ４２、および、制御スイッチ４３に、Ｎ型かつノーマリオン型のトランジスタを用いた場合を示す。

図３（ａ）は、制御スイッチ４３をオンにする直前の第ｎの１ビット素子１０－ｎにおける状態を示す。
図３（ａ）に示す状態においては、第ｎの１ビット素子１０－ｎのビット単位出力端子５０に現れる電圧値Ｖ_ｏｕｔが１０Ｖになっている。
また、図３（ａ）に示す状態においては、電流放電スイッチ４２がノーマリオンであって電流が通る状態であり、電流供給スイッチ４１におけるゲート端子Ｇと電流放電スイッチ４２におけるゲート端子Ｇと電流放電スイッチ４２におけるソース端子Ｓにおいてはいずれも、電圧が１０Ｖになっている。これにより、これらと、制御スイッチ４３におけるドレイン端子Ｄとの間においては、電圧が１５Ｖになっている。また、ビット単位出力端子５０に現れる電圧値Ｖ_ｏｕｔは、１０Ｖになっている。

図３（ｂ）は、図３（ａ）の状態から、制御スイッチ４３をオンにした直後の状態を示す。
制御スイッチ４３をオンにすると、すべてのスイッチ（電流供給スイッチ４１、電流放電スイッチ４２、および、制御スイッチ４３）がオンになるため、制御スイッチ４３を介して接地（Ｖｓ＝０Ｖ）へ電流が流れる（図３（ｂ）における「４Ｉ_０」、「＜Ｉ_０」（「＜Ｉ_０」は、Ｉ_０から徐々に減っていきゼロになることを示す）、「Ｉ_０」、「５Ｉ_０」）。また、電流供給スイッチ４１におけるゲート端子Ｇと電流放電スイッチ４２におけるゲート端子Ｇと電流放電スイッチ４２におけるソース端子Ｓに加わる電圧は、１０Ｖから０Ｖに変化する。また、ビット単位出力端子５０に現れる電圧値Ｖ_ｏｕｔは、１０Ｖから９．８Ｖに変化する。

この際、制御スイッチ４３を介して流れる電流は、３つの成分に分けることができる。３つの成分の電流とは、以下の（電流成分１）、（電流成分２）、（電流成分３）である。

（電流成分１）電源端子３０から、電流供給スイッチ４１、電流放電スイッチ４２、制御スイッチ４３を介した電流（以下、「第１の電流」と記載する）。

（電流成分２）ビット単位出力端子５０から、電流放電スイッチ４２、制御スイッチ４３を介した電流（以下、「第２の電流」と記載する。）。

（電流成分３）電流供給スイッチ４１のゲート端子Ｇおよび電流放電スイッチ４２のゲート端子Ｇを接続する線から、制御スイッチ４３のみを介した電流（以下、「第３の電流」と記載する。）。

制御スイッチ４３のトランジスタサイズが、電流放電スイッチ４２のトランジスタサイズおよび電流供給スイッチ４１のトランジスタサイズよりも十分に大きく設計されているため、第３の電流の値（４Ｉ_０）は最も大きく、第１の電流の値および第２の電流の値は第３の電流の値に対して十分に小さい。
そして、第３の電流の電流源は、電流供給スイッチ４１のゲート端と電流放電スイッチ４２のゲート端に蓄積されている電荷である。
これが第３の電流によって放電されるため、電流供給スイッチ４１のゲート端および電流放電スイッチ４２のゲート端の電位は急降下する。この電位が急降下することにより、電流供給スイッチ４１のゲート・ソース間の電圧は、マイナスに大きくなる。
このようにして、第ｎの１ビット素子１０－ｎの自己バイアスの変化により、電流供給スイッチ４１は、オンからオフに切り替わる（ＯＮ→ＯＦＦ）。そして、図３（ｃ）に示す状態になる（ＯＦＦ）。

次に、電流供給スイッチ４１がオフになるため、電源端子３０から接地（Ｖｓ＝０Ｖ）までの電流経路が閉じられる。これにより、電流放電スイッチ４２を介して、ビット単位出力端子５０（および出力端子６０）に蓄積された電位が放電され、電位が所望の傾きで下降していく（Ｖｏｕｔ９．８Ｖ→９Ｖ）。

次に、第ｎの１ビット素子１０－ｎに入力されたデジタル信号により、制御スイッチ４３がオフになる。
図３（ｄ）は、図３（ｃ）の状態から、制御スイッチ４３をオフにした直後の状態を示す。
まず、ビット単位出力端子５０に蓄積された電位による電流が、電流放電スイッチ４２を介して流れる。
ここで、第ｎの１ビット素子１０－ｎにおいて制御スイッチ４３がオフになっているため、電流放電スイッチ４２を介して流れる電流は、電流供給スイッチ４１のゲート端子Ｇおよび電流放電スイッチ４２のゲート端子Ｇにおける充電（０Ｖ→８．８Ｖ）に使用される。
そして、これにより、電流供給スイッチ４１は、第ｎの１ビット素子１０－ｎの自己バイアスの変化によりオフからオンに切り替わる（ＯＦＦ→ＯＮ）。

図３（ｅ）は、電流供給スイッチ４１がオンに切り替わった状態を示す。
第ｎの１ビット素子１０－ｎにおいては、電流供給スイッチ４１がオンになっているため、電流供給スイッチ４１を介してビット単位出力端子５０に充電され、ビット単位出力端子５０における電位が所望の傾きで上昇する（８．８Ｖ→１０Ｖ）。

次に制御スイッチ４３がオンに切り替わると、図３（ｅ）の状態から図３（ｂ）の状態に戻る。

上記のように動作することにより、デジタルアナログ変換機１の各１ビット素子１０－１，１０－２，１０－３，１０－４，・・・，１０－ｎ，・・・，１０－Ｎにおいて、１つの入力端子からのデジタル信号に応じて、それぞれ自己バイアスが変化して、電流供給スイッチ４１のゲート端子Ｇおよび電流放電スイッチ４２のゲート端子Ｇに印加する電圧を制御して、電流供給スイッチ４１および電流放電スイッチ４２を切り替えることができ、ビット単位出力端子５０の電位を変化させることができ、ドライバ回路を設けることなく、１つの入力端子で動作する回路を実現できる。

本開示の実施の形態１に係るデジタルアナログ変換機は、デジタル信号が入力されると、デジタル信号が示す値に応じた電流をそれぞれ出力する複数の１ビット素子と、複数の１ビット素子に接続された容量負荷と、を有し、複数の１ビット素子から出力された電流を受ける容量負荷にアナログ電圧波形を生成する、デジタルアナログ変換機において、１ビット素子は、入力されたデジタル信号が示す値に応じて１ビット素子内の自己バイアスを変化させ、自己バイアスの変化により電源との接続および非接続を切り替えるスイッチング回路、を備えるように構成した。
これにより、１ビット素子当たりの回路サイズが小さい、デジタルアナログ変換機を提供できる、という効果を奏する。
また、１ビット素子当たりの回路サイズが小さいため、多ビット化することが容易になる。

本開示の実施の形態１に係るデジタルアナログ変換機において、スイッチング回路は、電源との接続および非接続を切り替える電流供給スイッチ用トランジスタと、１ビット素子内と容量負荷との間で充電または放電を切り替える電流放電スイッチ用トランジスタと、入力されたデジタル信号が示す値に応じて、１ビット素子内および容量負荷からそれぞれ放電させることにより、電流供給スイッチ用トランジスタを非接続に切り替える、制御スイッチ用トランジスタと、を備えるように構成した。
これにより、上記効果と同様の効果を奏する、デジタルアナログ変換機を提供できる。

本開示の実施の形態１に係るデジタルアナログ変換機は、電流供給スイッチ用トランジスタにおけるソース端子と、電流放電スイッチ用トランジスタにおけるドレイン端子と、が接続され、電流放電スイッチ用トランジスタにおけるソース端子と、制御スイッチ用トランジスタにおけるドレイン端子と、が接続され、電流供給スイッチ用トランジスタにおけるゲート端子と、電流放電スイッチ用トランジスタにおけるゲート端子と、電流放電スイッチ用トランジスタにおけるソース端子と、が接続され、電流供給スイッチ用トランジスタにおけるドレイン端子は、電源端子に接続され、電流供給スイッチ用トランジスタにおけるソース端子および電流放電スイッチ用トランジスタにおけるドレイン端子は、出力端子に接続され、制御スイッチ用トランジスタにおけるソース端子は、接地され、制御スイッチにおけるゲート端子は、入力端子に接続されている、ように構成した。
これにより、回路構成を複雑化することなく、上記効果と同様の効果を奏する、デジタルアナログ変換機を提供できる。

本開示の実施の形態１に係るデジタルアナログ変換機は、電流供給スイッチ用トランジスタ、電流放電スイッチ用トランジスタ、および、制御スイッチ用トランジスタ、はそれぞれ、ゲート端子にゲート・ソース間電位が負となる電圧が印加されるとドレイン端子とソース端子との間に電流を流さないよう切り替えるトランジスタである、ように構成した。
これにより、より簡易な構成で、上記効果と同様の効果を奏する、デジタルアナログ変換機を提供できる。

なお、本開示は、その開示の範囲内において、実施の形態の任意の構成要素の変形、若しくは、実施の形態の任意の構成要素の省略が可能である。

本開示に係るデジタルアナログ変換機は、１ビット素子当たりの回路サイズを小さく構成できるので、例えば、高周波デジタルアナログ変換機、または、高周波デジタルアナログ変換機を含む通信装置等に用いるのに適している。

１デジタルアナログ変換機、１０１ビット素子、１０－１第１の１ビット素子、１０－２第２の１ビット素子、１０－３第３の１ビット素子、１０－４第４の１ビット素子、１０－Ｎ第Ｎの１ビット素子、２０入力端子、２０－１第１の入力端子、２０－２第２の入力端子、２０－３第３の入力端子、２０－４第４の入力端子、２０－Ｎ第Ｎの入力端子、３０電源端子、４１電流供給スイッチ、４２電流放電スイッチ、４３制御スイッチ、５０ビット単位出力端子、５０－１第１のビット単位出力端子、５０－２第２のビット単位出力端子、５０－３第３のビット単位出力端子、５０－４第４のビット単位出力端子、５０－Ｎ第Ｎのビット単位出力端子、６０出力端子、７０容量負荷。

Claims

デジタル信号が入力されると、当該デジタル信号が示す値に応じた電流をそれぞれ出力する複数の１ビット素子と、当該複数の１ビット素子に接続された容量負荷と、を有し、
複数の１ビット素子から出力された電流を受ける前記容量負荷を介してアナログ電圧波形を生成する、デジタルアナログ変換機において、
前記１ビット素子は、入力されたデジタル信号が示す値に応じて１ビット素子内の電圧のバイアスを変化させ、バイアスの変化により電源との接続および非接続を切り替えるスイッチング回路、を備え、
前記スイッチング回路は、
電源との接続および非接続を切り替える電流供給スイッチ用トランジスタと、
前記１ビット素子内と前記容量負荷との間で充電または放電を切り替える電流放電スイッチ用トランジスタと、
入力されたデジタル信号が示す値に応じて、前記１ビット素子内および前記容量負荷からそれぞれ放電させることにより、前記電流供給スイッチ用トランジスタを非接続に切り替える、制御スイッチ用トランジスタと、
を備え、
前記電流供給スイッチ用トランジスタにおけるソース端子と、前記電流放電スイッチ用トランジスタにおけるドレイン端子と、が接続され、
前記電流放電スイッチ用トランジスタにおけるソース端子と、前記制御スイッチ用トランジスタにおけるドレイン端子と、が接続され、
前記電流供給スイッチ用トランジスタにおけるゲート端子と、前記電流放電スイッチ用トランジスタにおけるゲート端子と、前記電流放電スイッチ用トランジスタにおけるソース端子と、が接続され、
前記電流供給スイッチ用トランジスタにおけるドレイン端子は、電源端子に接続され、
前記電流供給スイッチ用トランジスタにおけるソース端子および前記電流放電スイッチ用トランジスタにおけるドレイン端子は、出力端子に接続され、
前記制御スイッチ用トランジスタにおけるソース端子は、接地され、
前記制御スイッチ用トランジスタにおけるゲート端子は、入力端子に接続されている、
デジタルアナログ変換機。
前記電流供給スイッチ用トランジスタ、前記電流放電スイッチ用トランジスタ、および、前記制御スイッチ用トランジスタ、はそれぞれ、ゲート端子にゲート・ソース間電位が負となる電圧が印加されるとドレイン端子とソース端子との間に電流を流さないよう切り替えるトランジスタである、
ことを特徴とする請求項１に記載のデジタルアナログ変換機。