KR20140105272A - 전압 레벨 변환기 및 이를 이용한 ｒｆ 스위칭 구동 장치 - Google Patents

전압 레벨 변환기 및 이를 이용한 ｒｆ 스위칭 구동 장치 Download PDF

Info

Publication number
KR20140105272A
KR20140105272A KR1020130019309A KR20130019309A KR20140105272A KR 20140105272 A KR20140105272 A KR 20140105272A KR 1020130019309 A KR1020130019309 A KR 1020130019309A KR 20130019309 A KR20130019309 A KR 20130019309A KR 20140105272 A KR20140105272 A KR 20140105272A
Authority
KR
South Korea
Prior art keywords
signal
logic
transistor
terminal
input
Prior art date
Application number
KR1020130019309A
Other languages
English (en)
Other versions
KR101538157B1 (ko
Inventor
임동구
박승현
김본기
조영호
Original Assignee
주식회사 하이딥
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이딥 filed Critical 주식회사 하이딥
Priority to KR1020130019309A priority Critical patent/KR101538157B1/ko
Priority to US14/185,296 priority patent/US8963583B2/en
Publication of KR20140105272A publication Critical patent/KR20140105272A/ko
Application granted granted Critical
Publication of KR101538157B1 publication Critical patent/KR101538157B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 전압 레벨 변환 장치에 관한 것으로서, logic 1 신호 및 logic 0 신호 중 적어도 하나의 입력신호를 입력받아 이를 변환하는 제1 변환부; 상기 입력신호에 따라 logic -1 신호 및 logic 1 신호를 각각 교대로 출력하는 제2 변환부 및 제3 변환부; 상기 입력신호에 따라 logic -1 신호 및 logic 0 신호를 각각 교대로 출력하는 제4 변환부 및 제5 변환부; 및 상기 입력 신호에 따라 제 1 트랜지스터부가 온이 되면 제 2 트랜지스터는 오프가 되는 상보적인 특징을 나타내며 정궤환 동작을 하고, 제 1트랜지스터의 드레인 출력은 제 4 변환부의 입력으로, 제 2트랜지스터의 드레인 출력은 제 5 변환부의 입력으로 연결되는 래치부를 포함한다.

Description

전압 레벨 변환기 및 이를 이용한 ＲＦ 스위칭 구동 장치{VOLTAGE LEVEL CONVEROR AND RF SWITCHING DRIVER APPARATUS USING THE SAME}
본 발명은 전압 레벨 변환기 및 이를 이용한 RF 스위칭 구동 장치에 관한 것이다.
일반적으로, 전압 레벨 변환 회로는 고정된 레벨의 전압 신호를 인가 받아 이를 필요 레벨의 전압으로 출력하는 변환기로서 주로 구동 IC(driver integrated circuit)에 사용된다.
본 발명은 전압 레벨 변환 장치에 관한 것으로, 좀 더 구체적으로는 다른 동작 전압에서 동작하는 모듈들 사이에서 전압변환 기능을 수행하는 전압 레벨 변환 장치를 구비한 RF 스위치 구동 장치에 관한 것이다.
다양한 기능의 시스템이 요구되고 이동성이 중요시되는 이유로, 다기능 및 저전력 시스템을 구현하는 것이 시스템 설계의 주된 관심이다. 이러한 관점에 비추어 볼 때, 공급 전압은 점차적으로 낮아지고 있다. 나아가, 다양한 내부 블록들의 기능에 따라서 개별적으로 공급되도록 그러한 공급 전압이 분리되어 왔다. 따라서, 고정된 레벨의 전압 신호를 인가 받아 이를 각 블록의 필요에 맞는 최적 전압을 제공해주는 전압 레벨 변환기가 요구되고 있다.
한국공개특허 제1995-0027822호(1995.10.18. 공개)
본 발명은 상술한 종래 기술의 문제점을 모두 해결하는 것을 그 목적으로 한다.
본 발명의 다른 목적은 RF 스위치 구동 장치에 있어서, 기존 전압 레벨 변환기의 문제점을 모두 해결함과 동시에 장점만을 살릴 수 있는 RF 스위치 구동 장치를 제공하는 것이다.
본 발명의 전압 레벨 변환 장치는, 입력으로 logic 1과 logic 0의 신호를 입력 받아, 제어 신호에 따라 logic 1, logic 0, logic -1 세 개의 상태 신호를 출력한다. 여기서 logic 1은 +VDD, logic 0은 GND, logic -1은 -VDD 신호일 수 있다.
logic 1 신호 및 logic 0 신호 중 적어도 하나의 입력 신호를 입력 받아 이를 변환하는 제1 변환부, 상기 입력 신호에 따라 logic -1과 logic 1 신호를 각각 교대로 출력하는 제2 변환부 및 제3 변환부, 상기 입력 신호에 따라 logic -1과 logic 0 신호를 각각 교대로 출력하는 제4 변환부 및 제5 변환부, 및 이들의 안정적인 동작을 구현하기 위한 정궤환을 걸어주는 래치부를 포함한다.
실시예에 따르면, 상기 제1 변환부는, 상기 입력 신호가 logic 1 신호일 때 logic 0 신호를 출력하고, 상기 입력 신호가 logic 0 신호일 때 logic 1 신호를 출력하고, 상기 제2 변환부 및 상기 제3 변환부는, 상기 입력 신호가 logic 1 신호일 때 각각 logic 1 신호 및 logic -1 신호를 출력하고, 상기 전원전압이 logic 0 신호일 때 각각 logic -1 신호 및 logic 1 신호를 출력하고, 상기 제4 변환부 및 상기 제5 변환부는, 상기 입력 신호가 logic 1 일 때 각각 logic -1 신호 및 logic 0 신호를 출력하고, 상기 입력 신호가 logic 0 신호일 때 각각 logic 0 신호 및 logic -1 신호를 출력할 수 있다.
실시예에 따르면, 상기 제1 내지 제5 변환부는 각각 직렬로 연결된 P형 트랜지스터와 N형 트랜지스터를 포함하는 인버터로 이루어지고, 상기 제1 변환부의 P형 트랜지스터 소스단 및 N형 트랜지스터의 소스단에는 각각 logic 1 신호 및 logic 0 신호가 인가되고, 상기 제2 변환부의 P형 트랜지스터 소스단 및 N형 트랜지스터의 소스단은 각각 상기 입력 신호 및 상기 래치부의 제1 래치출력단과 연결되고, 입력단에는 logic 0 신호가 인가되고, 상기 제3 변환부의 P형 트랜지스터 소스단 및 N형 트랜지스터의 소스단은 각각 상기 제1 인버터의 출력단 및 상기 래치부의 제2 래치출력단과 연결되고, 입력단에는 logic 0 신호가 인가되고, 상기 제4 변환부의 P형 트랜지스터 소스단 및 N형 트랜지스터의 소스단에는 각각 logic 0 신호 및 logic -1 신호가 인가되고, 입력단은 상기 래치부의 제1 래치출력단과 연결되고, 상기 제5 변환부의 P형 트랜지스터 소스단 및 N형 트랜지스터의 소스단에는 각각 logic 0 신호 및 logic -1 신호가 인가되고, 입력단은 상기 래치부의 제2 래치출력단과 연결될 수 있다.
실시예에 따르면, 상기 제1 변환부는 제1 인버터, 제2 변환부는 제2 인버터, 제3 변환부는 제3 인버터, 제4 변환부는 제4 인버터를 포함하고, 제 5 변환부는 제 5 인버터를 포함하고, 제1 인버터 내지 제5 인버터 중 적어도 하나는 CMOS 인버터일 수 있다.
실시예에 따르면, 상기 래치부는 N형 트랜지스터인 제1 트랜지스터 및 제2 트랜지스터를 포함하고, 상기 래치부의 제1 래치출력단에는 상기 제1 트랜지스터의 드레인단과 상기 제2 트랜지스터의 게이트단이 접속되고, 상기 래치부의 제2 래치출력단에는 상기 제1 트랜지스터의 게이트단과 상기 제2 트랜지스터의 드레인단이 접속되며, 상기 제1 트랜지스터 및 제2 트랜지스터의 소스단에는 logic -1 신호가 인가될 수 있다.
실시예에 따르면, 상기 제2 변환부 내지 제5 변환부의 출력단 중 적어도 하나와 접지 사이에 삽입되는 커패시터를 더 포함할 수 있다.
본 발명의 RF 스위치 구동 장치는 본 발명의 실시예에 따른 전압 레벨 변환 장치를 포함한다.
본 발명의 실시예에 따르면, 전압 레벨 공급 장치는 인버터와 NMOS래치를 이용하여 복잡한 회로의 구성없이 간단한 회로를 통해, logic 1과 logic 0의 입력 신호를 받아, 제어 신호에 따라 logic 1, logic 0, logic -1 신호를 모두 출력할 수 있다.
본 발명의 실시예에 따라 전압 레벨 공급 장치를 구성함에 있어서, 간단하게 회로를 구현할 수 있어 제품의 소형화가 가능하며, 제조 비용을 절약할 수 있다.
본 발명의 실시예에 따라 전압 레벨 공급 장치를 구성함에 있어서, 간단하게 회로를 구현할 수 있어 제품의 소형화가 가능하며, 제조 비용을 절약할 수 있다.
도 1은 본 발명의 일 실시예에 따른 RF 스위치 구동 장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 전압 레벨 변환 장치를 나타낸 회로도이다.
도 3a 및 도 3b는 입력신호에 따른 전압 레벨 변환 장치의 동작을 나타내는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 인버터의 회로도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
장치 및 전압 레벨 변환 장치를 설명하기에 앞서, 트랜지스터에 인가되는 전압 신호와 관련하여 트랜지스터가 온(on)일 때 인가되는 양의 전압을 VDD라고 하면, logic 1 신호는 약 VDD/2 이상 VDD 이하의 신호를 의미하며, logic 0 신호는 접지 신호인 0V 이상 약 VDD/2 이하의 신호를 의미한다. 상기 트랜지스터에 인가되는 전압 신호를 logic 1 신호와 logic 0 신호로 나누는 기준은 반드시 고정될 필요는 없으며, 인가되는 양의 전압 VDD의 크기 또는 트랜지스터의 특성 등 본 발명의 실시예에 따른 음전압 공급 장치 및 전압 레벨 변환 장치의 구현환경에 따라 달라질 수 있다. 즉, 본 명세서에서의 “logic 1”와 “logic 0”는 특정한 어떤 값을 갖는 신호를 의미하는 것이 아니라, 상대적인 개념으로서, 보다 높은 신호이면 “logic 1”이고 보다 낮은 신호이면 “logic 0”로 이해되어야 한다.
[본 발명의 바람직한 실시예]
도 1은 본 발명의 일 실시예에 따른 RF 스위칭 구동 장치의 블록도를 나타낸다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 RF 스위치 구동 장치는 음전압 발생 장치(NVG, Negative Voltage Generator, 1)와 제어 신호 구동장치(Control Signal Driver, 2) 및 RF스위치(3)를 포함한다.
상기 음전압 발생 장치(1)는 발진부(OSC, Oscillator, 11), 발진부(11)의 출력신호를 이용하여 클럭 신호와 반전 클럭 신호를 생성하는 클럭 생성부(12), 상기 클럭 신호와 반전 클럭 신호를 이용하는 음전압 생성부(NVCP, Negative Charge Pump, 13)을 포함할 수 있다. 도 1에 도시된 음전압 발생 장치(1)의 구성은 이에 한정되지 않고, 제어 신호 구동장치(2)에 음전압을 공급할 수 있는 어떠한 구성이던지 본 발명의 일 실시예에 따른 음전압 발생 장치가 될 수 있다.
제어 신호 구동장치(2)는 사용자의 입력(User Input)을 받아 이를 디코딩하는 디코더(Decoder, 21), 상기 디코더(21)로부터의 입력신호와 상기 음전압 공급 장치로부터 입력되는 음전압 신호를 이용하여 RF 스위치(3)를 구동하기 위한 전압을 출력하는 전압 레벨 변환부(22)를 포함할 수 있다.
상기 RF 스위치(3)는 제어 신호 구동 장치(2)로부터 전압신호를 입력 받아 RF 안테나 등의 감도향상, 노이즈 제거를 위해 커패시터 튜닝 등을 통해 임피던스 매칭을 실시한다.
상기의 음전압 발생 장치(1)와 제어 신호 공급장치(2)는 RF 스위치를 제어하기 위한 구성으로서, 일반적으로 IC칩으로 구현되어 전자기기에 사용된다. 따라서, 소자의 갯수나 크기를 줄이는 것이 유리하다. 또한, RF 스위치는 빠른 응답 속도를 보장하기 위하여 트랜지스터로 구현되며, 상기 트랜지스터의 전력 구동 능력을 키우기 위해서는 게이트단이나 바디단에 logic -1 신호 (음전압 신호)가 필요하다.
본 발명의 일 실시예에 따른 RF 스위치 구동 장치는 RF 스위치를 구동하기 위한 logic -1 신호, logic 0 신호 및 logic 1 신호를 모두 출력할 수 있다. 또한, 기존의 전압 레벨 변환 장치를 소형화하여 RF 스위치 구동 장치의 칩 면적을 줄일 수 있다.
이하에서는 본 발명의 일 실시예에 따른 RF 스위치 구동 장치의 전압 레벨 변환 장치에 대해 설명한다.
도 2는 본 발명의 일 실시예에 따른 전압 레벨 변환 장치를 나타낸다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 전압 레벨 변환 장치는 제1 변환부(201), 제2 변환부(202), 제3 변환부(203), 제4 변환부(204), 제5 변환부(205), 래치부(210)을 포함한다.
도2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 전압 레벨 변환 장치는 입력(40)으로부터 logic 1 신호인 양전압(VDD)신호 또는 logic 0 신호인 0V신호를 입력 받아 이를 변환하여 출력하는 제1 변환부(201), logic 0신호를 입력 받아 이를 변환하여 제1 출력단(FOUTP, 50) 및 제2 출력단(FOUTN, 60)에 각각 logic 1 신호 또는 logic -1 신호를 교대로 출력하는 제2 변환부(202) 및 제3 변환부(203), 입력 신호가 logic 0이면 M1을 도통시켜 M1의 드레인 전압을 logic -1로 만들고 M2는 오프시켜 M2의 드레인 전압을 logic 0 근처 레벨로 만들어주는 래치부(210) (입력 신호가 logic 1이면 상기 래치부의 M1고 M2는 상보적 동작을 함), 래치부(210)로부터 입력 받은 신호에 따라 각각 logic -1 신호 또는 logic 0 신호를 교대로 출력하는 제4 변환부(204)와 제5 변환부(205)를 포함한다. 이 때, 상기 logic -1 신호는 클럭 전압신호(CLK)로 인가되는 logic 1에 해당하는 양전압(VDD)신호와 크기가 동일한 음전압 신호일 수 있다.
제1 변환부(201)는 제1 인버터(D1), 제2 변환부(202)는 제2 인버터(D2), 제3 변환부(203)는 제3 인버터(D3), 제4 변환부(204)는 제4 인버터(D4), 제5 변환부(205)는 제5 인버터(D5)를 포함할 수 있으며, 제1 내지 제5 인버터(D1, D2, D3, D4, D5)는 P형 트랜지스터(D1a, D2a, D3a, D4a, D5a)와 N형 트랜지스터(D1b, D2b, D3b, D4b, D5b)가 직렬로 연결된 CMOS 인버터로 이루어질 수 있다. CMOS 인버터는 도 4에 도시되어 있으며, 이는 종래의 기술로 구현되어도 무방하므로 자세한 설명은 생략한다.
래치부(210)는 N형 트랜지스터(M1, M2)로 이루어질 수 있으며, 제1 래치신호를 출력하는 제1 래치출력단(N1)은 제2 변환부(D2)및 제4 변환부(D4)와 연결되고, 제2 래치신호를 출력하는 제2 래치출력단(N2)은 제3 변환부(D3) 및 제5 변환부(D5)와 연결될 수 있다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 전압 레벨 변환기는 입력단(40)으로부터 logic 1 신호 또는 logic 0 신호를 입력 받아 제1 출력단(50, FOUTP), 제2 출력단(60, FOUTN), 제3 출력단(70, HOUTP), 제4 출력단(80, HOUTN)으로 4개의 전압을 출력할 수 있다. 그리고, 각 출력단(50, 60, 70, 80)에는 바이패스 커패시터(C5, C6, C7, C8)가 각각 연결될 수 있다.
이하, 도 2 및 도 4를 참조하여, 각 구성들의 연결관계를 설명한다.
도2 및 도 4에 도시된 바와 같이, 제1 인버터(D1)은 P형 트랜지스터(D1a)의 소스단에 logic 1 신호인 양전압(VDD)신호가 인가되며, N형 트랜지스터(D1b)의 소스단은 접지되어 logic 0 신호가 인가될 수 있다. 제1 인버터(D1)의 입력단(D1_in)은 제2 인버터(D2)의 P형 트랜지스터(D2a)의 소스단과 연결되며, 출력단(D1_out)은 제3 인버터(D3)의 P형 트랜지스터(D3a)의 소스단과 연결될 수 있다.
제2 인버터(D2)의 P형 트랜지스터(D2a)의 소스단은 제1 인버터(D1)의 입력단(D1_in)과 연결된다. N형 트랜지스터(D2b)의 소스단은 제1 래치출력단(N1)과 연결된다. 상기 제1 래치출력단(N1)은 제2 트랜지스터(M2)의 게이트단과 연결되어 제1 래치출력단 신호는 제2 트랜지스터(M2)의 온/오프를 제어할 수 있다. 상기 제2 인버터(D2)의 입력단(D2_in)은 logic 0 신호인 접지단과 연결되며, 입력되는 logic 0 신호를 변환하여 제1 출력단(50, FOUTP)으로 출력할 수 있다.
제3 인버터(D3)의 P형 트랜지스터(D3a)의 소스단은 제1 인버터(D1)의 출력단(D1_out)과 연결된다. N형 트랜지스터(D3b)의 소스단 제2 래치출력단(N2)과 연결된다. 상기 제2 래치출력단(N2)은 제1 트랜지스터(M1)의 게이트단과 연결되어 제2 래치출력단 신호는 제1 트랜지스터(M1)의 온/오프를 제어할 수 있다. 상기 제3 인버터(D3)의 입력단(D3_in)은 logic 0 신호인 접지단과 연결되며, 입력되는 logic 0 신호를 변환하여 제3 출력단(60, FOUTN)으로 출력할 수 있다.
제4 인버터(D4)의 P형 트랜지스터(D4a)의 소스단은 logic 0 신호가 인가되며, N형 트랜지스터(D4b)의 소스단에는 logic -1 신호가 인가된다. 입력단(D4_in)은 제1 래치출력단(N1)과 연결된다. 제4 인버터(D4)는 입력 받은 제1 래치출력단 신호를 변환하여 제3 출력단(70, HOUTP)으로 출력할 수 있다.
제5 인버터(D5)의 P형 트랜지스터(D5a)의 소스단은 logic 0 신호가 인가되며, N형 트랜지스터(D5b)의 소스단에는 logic -1 신호가 인가된다. 입력단(D5_in)은 제2 래치출력단(N2)과 연결된다. 제5 인버터(D5)는 입력 받은 제2 래치출력단 신호를 변환하여 제4 출력단(80, HOUTN)에 출력할 수 있다.
제1 출력단 내지 제4 출력단(50, 60, 70, 80)에는 바이패스 커패시터(C5, C6, C7, C8)가 각각 연결될 수 있다.
래치부(210)의 제1 트랜지스터(M1)의 드레인단은 제2 트랜지스터(M2)의 게이트단과 연결되며, 제2 트랜지스터(M2)의 드레인단은 제1 트랜지스터(M1)의 게이트단과 연결될 수 있다. 제1 트랜지스터(M1)와 제2 트랜지스터(M2)의 소스단은 서로 연결되며, 두 트랜지스터(M5, M6)의 소스단에는 logic -1 신호가 인가된다.
다음으로, 본 발명의 일 실시예에 따른 전압 레벨 변환기의 동작에 대하여 설명한다.
도 3a는 본 발명의 일 실시예에 따른 전압 레벨 변환기의 전압입력단(40)에 하이(H)신호인 양전압(VDD)신호가 입력되는 경우의 동작을 나타낸다.
도 3a 및 도 4에 도시된 바와 같이, 입력단(40)으로 logic 1 신호인 양전압(VDD)이 입력된다. 제1 인버터(D1)는 logic 1 신호를 입력 받아 logic 0 신호로 변환하여 제3 인버터(D3)의 P형 트랜지스터 소스단에 전달한다.
제2 인버터(D2)는 입력전압이 logic 1 신호를 P형 트랜지스터의 소스단에서 입력 받고, NMOS의 소스단은 제1 래치신호인 logic 0 신호를 입력 받는다. 제2 인버터(D2)의 입력단은 logic 0 신호를 입력으로 받으므로, 출력단(50, FOUTP)으로 logic 1 신호를 출력한다.
제3 인버터(D3)는 제1 인버터(D1)의 출력신호인 logic 0 신호를 P형 트랜지스터의 소스단에서 입력 받고, NMOS의 소스단은 제2 래치신호인 logic -1 신호를 입력 받는다. 제3 인버터(D3)의 입력단은 logic 0 신호를 입력으로 받으므로, 출력단(60, FOUTN)으로 logic -1 신호를 출력한다.
제4 인버터(D4)는 P형 트랜지스터의 소스단에 logic 0 신호가 인가되며, N형 트랜지스터의 소스단은 logic -1 신호가 입력된다. 제4 인버터(D4)의 입력단은 제1 래치신호인 logic 0 신호를 입력으로 받으므로, 제3 출력단(70, HOUTP)으로 logic -1를 출력한다.
제5 인버터(D5)는 P형 트랜지스터의 소스단에 logic 0 신호가 인가되며, N형 트랜지스터의 소스단은 logic -1 신호가 입력된다. 제5인버터(D5)의 입력단은 제2 래치신호인 logic -1 신호를 입력으로 받으므로, 제4 출력단(80, HOUTN)으로 logic 0 신호를 출력한다.
즉, 정리를 하면, 입력신호가 logic 1일 때, 출력단(50, FOUTP), 출력단(60, FOUTN), 출력단(70, HOUTP), 출력단(80, HOUTN)의 신호는 각각 logic 1, logic -1, logic -1, logic 0 인 신호가 된다. 입력신호가 logic 0 일 때는, 같은 방식으로 상보적 동작을 하고, 출력단(50, FOUTP), 출력단(60, FOUTN), 출력단(70, HOUTP), 출력단(80, HOUTN)의 신호는 각각 logic -1, logic 1, logic 0, logic -1 인 신호가 된다.
도 3b는 입력단(40)으로 logic 1 신호인 양전압(VDD) 대신 logic 0 신호가 입력되는 경우를 나타낸다.
도 3b의 동작은 도 3a와 상보적이므로 자세한 설명은 생략한다.
결론적으로, 입력 신호가 logic 1에서 logic 0으로 전이할 경우, 출력단(50, FOUTP)은 logic 1에서 logic -1로, 출력단(60, FOUTN)은 logic -1에서 logic 1로, 출력단(70, HOUTP)은 logic -1에서 logic 0로, 출력단(80, HOUTN)은 logic 0에서 logic -1로 전이하며, 이 RF 스위치의 전력 구동 능력을 극대화하기 위한 게이트 및 바디 단자의 제어 신호에 적합하다.
전술한 바를 정리하면, 본 발명의 실시예에 따른 전압 레벨 변환 장치는 음전압과 입력전압을 이용하여 음전압(-VDD)부터 양전압(VDD)까지 모든 전압을 출력할 수 있다. 즉, 접지 전압(GND)과 전원 전압(VDD) 사이를 스윙하는 입력 신호를 입력받아 접지 전압 레벨과 음전압(-VDD) 사이를 스윙하는 풀스윙(Full-swing) 출력신호로 출력 가능하다. 이는 제1 출력단(50, FOUTP)과 제2 출력단(60, FOUTN)에서 출력된다. 또한, 제3 출력단(70, HOUTP)와 제4 출력단(80, HOUTN)의 출력은 음전압(?VDD)과 접지 신호 사이를 스윙하는 해프스윙(Hafl-swing)출력신호로 출력이 가능하다. 따라서, 음전압과 로우(L)신호 하이(H)신호를 필요로 하는 전자기기, 예컨대 RF 스위치 구동 장치와 같이 음전압을 이용하는 전자기기에 모든 출력을 제공할 수 있다. 또한, 래치구조를 이용하여 정전류(Statci current)의 소모가 거의 없으며, 소형화가 가능하여 하나의 IC칩으로 구현하기 용이한 장점이 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
1 : 음전압 발생 장치
2 : 제어 신호 구동 장치
3 : RF 스위치
11 : 발진부
12 : 클럭 생성부
13 : 음전압 생성부
21 : 디코더
22 : 전압 레벨 변환부
40 : 입력단
50 : 제1 출력단
60 :제2 출력단
70 : 제3 출력단
80 : 제4 출력단
201 : 제1 변환부
202 : 제2 변환부
203 : 제3 변환부
204 : 제4 변환부
205 : 제5 변환부
210 : 래치부

Claims (7)

  1. logic 1 신호 및 logic 0 신호 중 적어도 하나의 입력 신호를 입력 받아 이를 변환하는 제1 변환부;
    상기 입력 신호에 따라 logic -1 신호 및 logic 1 신호를 각각 교대로 출력하는 제2 변환부 및 제3 변환부;
    상기 입력 신호에 따라 logic -1 신호 및 logic 0 신호를 각각 교대로 출력하는 제4 변환부 및 제5 변환부; 및
    상기 입력 신호에 따라 제 1 트랜지스터부가 온이 되면 제 2 트랜지스터는 오프가 되는 상보적인 특징을 나타내며 정궤환 동작을 하고, 제 1트랜지스터의 드레인 출력은 제 4 변환부의 입력으로, 제 2트랜지스터의 드레인 출력은 제 5 변환부의 입력으로 연결되는 래치부를 포함하는
    전압 레벨 변환 장치.
  2. 제1항에 있어서,
    상기 제1 변환부는,
    상기 입력 신호가 logic 1 신호일 때 logic 0 신호를 출력하고, 상기 입력 신호가 logic 0 신호일 때 logic 1 신호를 출력하고,
    상기 제2 변환부 및 상기 제3 변환부는,
    상기 입력 신호가 logic 1 신호일 때 각각 logic 1 신호 및 logic -1 신호를 출력하고, 상기 입력 신호가 logic-1 신호일 때 각각 logic -1 신호 및 logic 1 신호를 출력하고,
    상기 제4 변환부 및 상기 제5 변환부는,
    상기 입력 신호가 logic 1 신호일 때 각각 logic -1 신호 및 logic 0 신호를 출력하고 상기 입력 신호가 logic 0 신호일 때 각각 logic 0 신호 및 logic -1 신호를 출력하는,
    전압 레벨 변환 장치.
  3. 제1항에 있어서,
    상기 제1 내지 제5 변환부는 각각 직렬로 연결된 P형 트랜지스터와 N형 트랜지스터를 포함하는 인버터로 이루어지고,
    상기 제1 변환부의 P형 트랜지스터 소스단 및 N형 트랜지스터의 소스단에는 각각 logic 1 신호 및 logic 0 신호가 인가되고,
    상기 제2 변환부의 P형 트랜지스터 소스단 및 N형 트랜지스터의 소스단은 각각 전원입력단 및 상기 래치부의 제1 래치출력단과 연결되고, 입력단에는 logic 0 신호가 인가되고,
    상기 제3 변환부의 P형 트랜지스터 소스단 및 N형 트랜지스터의 소스단은 각각 상기 제1 인버터의 출력단 및 상기 래치부의 제2 래치출력단과 연결되고, 입력단에는 logic 0 신호가 인가되고,
    상기 제4 변환부의 P형 트랜지스터 소스단 및 N형 트랜지스터의 소스단에는 각각 logic 0 신호 및 logic -1 신호가 인가되고, 입력단은 상기 래치부의 제1 래치출력단과 연결되고,
    상기 제5 변환부의 P형 트랜지스터 소스단 및 N형 트랜지스터의 소스단에는 각각 logic 0 신호 및 logic -1 신호가 인가되고, 입력단은 상기 래치부의 제2 래치출력단과 연결되는,
    전압 레벨 변환 장치.
  4. 제3항에 있어서,
    상기 제1 변환부는 제1 인버터, 제2 변환부는 제2 인버터, 제3 변환부는 제3 인버터, 제4 변환부는 제4 인버터를 포함하고, 제5 변환부는 제5 인버터를 포함하고,
    제1 인버터 내지 제5 인버터 중 적어도 하나는 CMOS 인버터인,
    전압 레벨 변환 장치.
  5. 제3항에 있어서,
    상기 래치부는 N형 트랜지스터인 제1 트랜지스터 및 제2 트랜지스터를 포함하고,
    상기 래치부의 제1 래치출력단에는 상기 제1 트랜지스터의 드레인단과 상기 제2 트랜지스터의 게이트단이 접속되고,
    상기 래치부의 제2 래치출력단에는 상기 제1 트랜지스터의 게이트단과 상기 제2 트랜지스터의 드레인단이 접속되며,
    상기 제1 트랜지스터 및 제2 트랜지스터의 소스단에는 logic -1 신호가 인가되는,
    전압 레벨 변환 장치.
  6. 제1항에 있어서,
    상기 제2 변환부 내지 제5 변환부의 출력단 중 적어도 하나와 접지 사이에 삽입되는 커패시터를 더 포함하는,
    전압 레벨 변환 장치.
  7. 제1항 내지 제6항 중 어느 한 항의 전압 레벨 변환 장치를 포함하는 RF 스위치 구동 장치.
KR1020130019309A 2013-02-22 2013-02-22 전압 레벨 변환기 및 이를 이용한 ｒｆ 스위칭 구동 장치 KR101538157B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130019309A KR101538157B1 (ko) 2013-02-22 2013-02-22 전압 레벨 변환기 및 이를 이용한 ｒｆ 스위칭 구동 장치
US14/185,296 US8963583B2 (en) 2013-02-22 2014-02-20 Voltage level converter and RF switching driver apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130019309A KR101538157B1 (ko) 2013-02-22 2013-02-22 전압 레벨 변환기 및 이를 이용한 ｒｆ 스위칭 구동 장치

Publications (2)

Publication Number Publication Date
KR20140105272A true KR20140105272A (ko) 2014-09-01
KR101538157B1 KR101538157B1 (ko) 2015-07-22

Family

ID=51387518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130019309A KR101538157B1 (ko) 2013-02-22 2013-02-22 전압 레벨 변환기 및 이를 이용한 ｒｆ 스위칭 구동 장치

Country Status (2)

Country Link
US (1) US8963583B2 (ko)
KR (1) KR101538157B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10581420B2 (en) * 2018-07-20 2020-03-03 Nanya Technology Corporation Semiconductor device
CN110739961B (zh) * 2019-10-21 2023-08-18 上海华虹宏力半导体制造有限公司 电平转换器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2693327B1 (fr) * 1992-07-06 1994-08-26 Sgs Thomson Microelectronics Circuit de commutation de haute tension.
US5969542A (en) * 1997-05-21 1999-10-19 Advanced Micro Devices, Inc. High speed gate oxide protected level shifter
US6801064B1 (en) * 2002-08-27 2004-10-05 Cypress Semiconductor, Corp Buffer circuit using low voltage transistors and level shifters
KR100566395B1 (ko) * 2003-12-17 2006-03-31 삼성전자주식회사 레벨 쉬프터 및 이를 이용한 레벨 쉬프팅 방법
KR100657829B1 (ko) * 2004-08-16 2006-12-14 삼성전자주식회사 보상 회로를 구비한 레벨 쉬프터 및 디지털 회로
US7132856B2 (en) * 2004-08-25 2006-11-07 Intel Corporation Hybrid CVSL pass-gate level-converting sequential circuit for multi-Vcc microprocessors
US7215146B2 (en) * 2004-10-29 2007-05-08 Intel Corporation High speed buffered level-up shifters
JP4758726B2 (ja) * 2005-10-19 2011-08-31 パナソニック株式会社 レベルシフト回路
US7456654B1 (en) * 2006-12-14 2008-11-25 Xilinx, Inc. Method and apparatus for a programmable level translator
US20080211541A1 (en) * 2007-03-02 2008-09-04 Texas Instruments Incorporated Precision voltage level shifter based on thin gate oxide transistors
US7994819B2 (en) * 2008-02-12 2011-08-09 Texas Instruments Incorporated Level-shifter circuit
WO2010077233A1 (en) 2008-12-29 2010-07-08 Agere Systems Inc. Voltage level translator circuit

Also Published As

Publication number Publication date
US20140240002A1 (en) 2014-08-28
US8963583B2 (en) 2015-02-24
KR101538157B1 (ko) 2015-07-22

Similar Documents

Publication Publication Date Title
KR101375017B1 (ko) 저전압 트랜지스터를 이용한 전압 업변환 회로
US9013229B2 (en) Charge pump circuit
KR101387266B1 (ko) 레벨 쉬프트 디바이스
EP2965425B1 (en) Voltage level shifter with a low-latency voltage boost circuit
JPH11274912A (ja) レベルシフト回路
US8786351B2 (en) Level shifter
US8587360B2 (en) Level-shifter circuit using low-voltage transistors
CN103856205A (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
US8497726B2 (en) Level shifter
US8742790B1 (en) Circuits and methods for level shifting a signal
US6906552B2 (en) System and method utilizing a one-stage level shift circuit
KR101538157B1 (ko) 전압 레벨 변환기 및 이를 이용한 ｒｆ 스위칭 구동 장치
US20130222036A1 (en) Voltage level converting circuit
TW201337499A (zh) 電荷幫浦
JP3430155B2 (ja) 電源昇圧回路
US20140320106A1 (en) Power supply circuit
JP2008306597A (ja) レベルシフト回路、方法およびそれを用いたチャージポンプ回路の制御回路
TWI493855B (zh) 電壓轉換電路
TWI692203B (zh) 位準轉換電路
CN114826217B (zh) 方波产生方法及方波产生电路
JP2001044819A (ja) 高電圧出力インバーター
US9112406B2 (en) High efficiency charge pump circuit
US11863179B2 (en) Voltage conversion circuit
JP2003101405A (ja) レベルシフト回路
CN108932006B (zh) 位准转换电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180709

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 5