TWI493855B

TWI493855B - 電壓轉換電路

Info

Publication number: TWI493855B
Application number: TW102105362A
Authority: TW
Inventors: Yongjiang Liu
Original assignee: Infomax Comm Co Ltd
Priority date: 2013-02-05
Filing date: 2013-02-08
Publication date: 2015-07-21
Also published as: TW201433066A; CN103973103A; CN103973103B

Description

電壓轉換電路

本發明是有關於一種電壓轉換電路，且特別是有關於一種透過電晶體串疊方式實現之電壓轉換電路。

升壓轉換器(Boost Converter)的功能是將供應電壓提昇(boost up)成為較高的轉換電壓。例如：利用1.8V的供應電壓產生3.6V的轉換電壓。

習用技術搭配系統單晶片(system on chip，簡稱為SoC)透過升壓轉換器，將轉換電壓Vout提供給負載電路時，經常使用外接於印刷電路板(Printed Circuit Board，簡稱為PCB)的NMOS電晶體。

請參照第1圖，其係習用技術於系統單晶片外部，提供電壓轉換電路之示意圖。此圖式以Vdd代表供應電壓，且電壓轉換電路(升壓電路)透過驅動輸出節點Sout而輸出電壓位準為2*Vdd的轉換電壓。

此處選用的NMOS電晶體，其所能承受的耐壓，將連帶影響所輸出之轉換電壓的最高電壓。

在此圖式中，除了系統單晶片1以外的電路，都與系統單晶片一同設置於印刷電路板上。其中，電感(inductor)的一端電，連接於供應電壓Vdd，另一端則與NMOS電晶體N1的汲極、蕭特基二極體(Schottky Diode)的輸入端共同電連接於驅動輸出節點Sout。蕭特基二極體D的輸出端電連接於電容C。其中，電容C用於代表外部的負載电容，節點Vc可以電連接至外部的負載。

由第1圖可以看出，此處的NMOS電晶體將額外佔用印刷電路板的空間。

請參見第2圖，其係習用技術於系統單晶片內部，提供電壓轉換電路之示意圖。為了節省所佔用之印刷電路板的空間，此種做法將NMOS電晶體設置於系統單晶片2內。

在設計升壓電路時，無論是否將NMOS電晶體設置於系統單晶片2內，NMOS電晶體N2的汲極與源極之間都必須能夠承受2*Vdd的跨壓。因此，此種做法需要使用高壓製程實現可以2*Vdd跨壓的NMOS電晶體N2。

隨著半導體製程的發展，半導體元件的尺寸越來越小。連帶的，半導體元件所能承受的耐壓也越來越低。由於系統單晶片2內部的其他電路並不需要使用高電壓，如果為了僅佔整體功能一小部分的升壓轉換器而須額外使用高電壓的製程，對於系統單晶片而言，此種設計將衍生製造時的困難度，且額外增加高電壓製程會增加成本。

根據前述說明可以得知，如何將NMOS電晶體整合於系統單晶片內，並能兼顧於低壓製程的製造與生產，仍是設計升壓轉換器時的兩難。

本發明之一方面係為一種電壓轉換電路，包含：一驅動輸入節點；一驅動輸出節點；一驅動反向器，電連接於該驅動輸入節點、一供應電壓與一接地電壓間，其輸入端用於接收一驅動輸入信號，輸出端輸出與該驅動輸入信號反向的一驅動反向信號；以及，一第一開關，電連接於該驅動輸出節點與該供應電壓，並透過一控制節點而電連接於該驅動反向器，該第一開關係根據該驅動反向信號而決定導通狀態，當該驅動反向信號為低位準時，該第一開關導通並輸出該接地電壓於該驅動輸出節點；以及，當該驅動反向信號為高位準時，該第一開關呈現斷路狀態並產生一轉換電壓於該驅動輸出節點。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：

為了改善習用技術的缺失，本發明提出利用低耐壓的電晶體，以疊加(cascode)的方式實現電壓轉換電路。根據本發明構想的實施例，此種電壓轉換電路能夠輸出位準達2*Vdd的轉換電壓。

請參見第3圖，其係本發明於系統單晶片內部，提供電壓轉換電路之示意圖。

在此圖式中，由電感L、二極體D、電容C組成的輸出級外接於系統單晶片3。

另一方面，電壓轉換電路30整合於系統單晶片3內，且電壓轉換電路30包含由驅動反向器INV_drv與第一開關M1組成的驅動級301。其中，驅動反向器INV_drv電連接於驅動輸入節點Sdrv_in、供應電壓Vdd與接地電壓Gnd間；第一開關M1則電連接於驅動輸出節點Sout、供應電壓Vdd。此外，驅動反向器INV_drv與第一開關M1透過控制節點Sctrl而電連接。

假設第一開關M1為NMOS電晶體，則將其閘極電連結於供應電壓Vdd、源極電連接於控制節點Sctrl、汲極電連接於驅動輸出節點Sout。

同時，假設二極體D的導通電壓為0.45V。

當驅動輸入信號為低位準時(例如：Vdrv_in=接地電壓Gnd=0V)，驅動反向器INV_drv將連帶輸出高位準(例如：Vctrl=供應電壓Vdd)於控制節點Sctrl。

此時，第一開關M1因為閘極與源極之間的壓差為Vdd-Vdd=0V的緣故而關閉。

當第一開關M1體關閉時，供應電壓Vdd仍透過電感L而產生導通電流至驅動輸出節點。此時，電容C將因而開始進行充電。此時驅動輸出節點的電壓約為2*Vdd，而電容電壓Vc約等於2*Vdd-0.45。

當驅動輸入信號為高位準時(例如：Vdrv_in=供應電壓Vdd)，驅動反向器INV_drv將連帶輸出低位準(例如：Vctrl=接地電壓Gnd=0V)於控制節點Sctrl。

此時，第一開關M1因為閘極與源極之間的壓差為Vdd-0=Vdd的緣故而導通。透過第一開關M1的導通，此時供應電壓Vdd將透過電感L而產生導通電流，這個導通電流經由第一開關M1與驅動反向器INV_drv而流至接地電壓。因此，此時驅動輸出節點的電壓為0V。

在此同時，電容C會因為驅動輸出節點Sout的電壓較低的緣故而進行放電。因此，電容電壓Vc將由2*Vdd-0.45再略為下降。

第4圖，其係本發明的電壓轉換電路搭配輸出級時，輸出級之電容電壓變化之波形圖。圖式中的線段L1代表電容電壓Vc在系統單晶片3剛開機還未進入穩定狀態時的電壓變化；線段L2則代表電容電壓Vc在系統單晶片3進入穩定狀態時的電壓變化。

假設元件的耐壓Vdd為4.2V，由此圖式可以看出，電容電壓Vc在系統單晶片3還未進入穩定狀態時，其電壓將由0V逐漸增加至大約8V。

進一步由將線段L2的部分區段放大後，可以看出電容電壓Vc會在8.02V與8.04V之間變化。

其中，電容C會在驅動輸入信號為低位準時充電(L2a)，此時的電容電壓Vc將由8.02V逐步上升至8.04V。另一方面，電容C會在驅動輸入信號為高位準時放電(L2b)。此時的電容電壓Vc將由8.04V逐步下降至8.02V。

請參見第5圖，其係本發明利用串疊之電晶體，實現電壓轉換電路之示意圖。此圖式說明驅動反向器包含：第二開關M2與第三開關M3。

第二開關M2電連接於驅動輸入節點Sdrv_in、供應電壓Vdd與第一開關M1。第二開關M2會在驅動輸入信號為低位準時導通，進而提供供應電壓Vdd予控制節點Sctrl。第三開關M3電連接於驅動輸入節點、接地電壓與第一開關M1。第三開關M3會在驅動輸入信號為高位準時導通，進而提供接地電壓Gnd予控制節點Sctrl。

由此圖式可以看出，第二開關M2可為PMOS電晶體、第三開關M3可為NMOS電晶體。其中，第二開關M2的閘極電連接於驅動輸入節點Sdrv_in、源極電連接於供應電壓Vdd、汲極電連接於控制節點Sctrl。第三開關M3的閘極電連接於驅動輸入節點Sdrv_in、源極電連接於接地電壓Gnd、汲極電連接於控制節點Sctrl。

此外，第二開關M2的本體電連接於源極、第三開關M3的本體電連接於源極。

請參見第6A圖，其係本發明的電壓轉換電路，在輸入信號為高位準時，內部電晶體的導通狀態之示意圖。

在本發明的電壓轉換電路與輸入信號之間，還可進一步提供包含第一緩衝反向器Inv1與第二緩衝反向器Inv2的緩衝級303。第一緩衝反向器Inv1與第二緩衝反向器Inv2均電連接於供應電壓Vdd與接地電壓Gnd之間。

第一緩衝反向器Inv1的輸入端電連接於輸入信號Vin，且第一緩衝反向器Inv1用於輸出與輸入信號Vin反向之反向輸入信號Vin1。

第二緩衝反向器的輸入端電連接於第一緩衝反向器的輸出端，且第二緩衝反向器的輸出端電連接於驅動輸入節點Sdrv_in。第二緩衝反向器用於收反向輸入信號Vin1，並於驅動輸入節點Srv_in輸出驅動輸入信號Vdrv_in。因為經過二度的反向，驅動輸入信號Vdrv_in的相位會與輸入信號Vin一致。

其中，第二緩衝反向器包含第四開關M4與第五開關 M5。第四開關M4電連接於第一緩衝反向器Inv1之輸出端點、供應電壓Vdd與驅動輸入節點Sdrv_in。第四開關M4在反向輸入信號Vin1為低位準時導通，進而輸出供應電壓Vdd於驅動輸入節點Sdrv_in。第五開關M5電連接於第一緩衝反向器Inv1之輸出端點、接地電壓Gnd與驅動輸入節點Sdrv_in。第五開關M5在反向輸入信號Vin1為高位準時導通，進而輸出接地電壓Gnd=0V於驅動輸入節點Sdrv_in。

如圖所示，第四開關M4可假設為PMOS電晶體，其閘極電連接於第一緩衝反向器Inv1之輸出端點、源極電連接於供應電壓Vdd、汲極電連接於驅動輸入節點Sdrv_in。同理，第五開關M5可假設為NMOS電晶體，其閘極電連接於第一緩衝反向器Inv1之輸出端點、源極電連接於接地電壓Gnd、汲極電連接於驅動輸入節點Sdrv_in。此外，第四開關M4的本體電連接於源極、第五開關M5的本體電連接於源極。

首先假設輸入信號Vin為高位準(Vdd)的情形：當輸入信號Vin為高位準時(Vin=Vdd)，由第一緩衝反向器Inv1輸出的反向輸入信號Vin1為0V，而第二緩衝反向器則輸出Vdd至驅動輸入節點Sdrv_in。

如前所述，此時驅動反向器因為第二開關M2斷路、第三開關M3呈現導通的緣故而輸出0V。連帶的，驅動反向器將輸出0V至控制節點Sctrl。連帶的，第一開關M1因為閘極電壓為Vdd、源極電壓為0V而導通。

請參見第6B圖，其係第6A圖中，本發明的電壓轉換電路內部電晶體的各電極導電壓之列表。

此圖式的第一列代表第二開關M2的各個電極之間的電壓差；第二列代表第三開關M3的各個電極之間的電壓差；以及，第三列代表第一開關M1的各個電極之間的電壓差。

其中，第二行代表個別之電晶體的閘極與源極之間的電位差；第三行代表個別之電晶體的閘極與汲極之間的電位差；第四行代表個別之電晶體的汲極與源極之間的電位差。此外，第五行代表個別之電晶體的閘極與本體(body)之間的電位差；第六行代表個別之電晶體的汲極與本體之間的電位差；以及，第七行代表個別之電晶體的本體與源極之間的電位差。

其中，代表第二開關M2的PMOS電晶體、代表第三開關M3的NMOS電晶體、代表第一開關M1的NMOS電晶體，其本體均與源極相連。

因此，第6B圖第七行的電壓差均為0V。以及，這些電晶體之閘極與本體的電壓差VGB，均相當於閘極與源極的電壓差VGS(VGB=VGS)，即第二行與第五行所示的電壓差相等。再者，這些電晶體之汲極與源極的電壓差VDS與汲極與本體的電壓差VDB相等(VDS=VDB)，即，第四行與第六行所示的電壓差彼此相等。

承上，當輸入信號Vin為高位準(Vdd)時，第二開關M2各個電極彼此間的電壓差分別為：VGS=VGB=0V；VDS=VDB=0V-Vdd=-Vdd；VGD=Vdd-0V=Vdd；以及，VBS=0V。

當輸入信號Vin為高位準(Vdd)時，第三開關M3各個電極彼此間的電壓差分別為：VGS=VGB=Vdd-0V=Vdd；VDS=VDB=0V-0V=0V；VGD=Vdd-0V=Vdd；以及，VBS=0V。

當輸入信號Vin為高位準(Vdd)時，第一開關M1各個電極彼此間的電壓差分別為：VGS=VGB=Vdd-0V=Vdd；VDS=VDB=0-0V=0V；VGD=Vdd-0V=Vdd；以及，VBS=0V。

請參見第7A圖，其係本發明的電壓轉換電路，在輸入信號為低位準時，內部電晶體的導通/關閉狀態之示意圖。

接著，說明輸入信號Vin為低位準的情形：當輸入信號Vin為低位準0V時，首先通過第一緩衝反向器而輸出Vdd，經由第二緩衝反向器Inv2後輸出0V。

如前所述，此時驅動反向器將輸出Vdd，其中第二開關M2呈現導通、第三開關M3呈現斷路。因此，驅動反向器將輸出Vdd至M1的源極。連帶的，第一開關M1因為閘極電壓為Vdd、源極電壓為Vdd，因而呈現斷路狀態。

此時，第一開關M1的汲極與Vout的電壓為2*Vdd，而電容電壓Vc的電壓大約為2*Vdd-0.45V。

請參見第7B圖，其係第7A圖中，本發明的電壓轉換電路內部電晶體的各電極導電壓之列表。此處的各行與各列所代表的意義均與第6B圖相似，因而不再贅述。

承上，當輸入信號Vin為低位準(0V)時，第二開關M2各個電極彼此間的電壓差分別為：VGS=VGB=0V-Vdd=-Vdd；VDS=VDB=Vdd-Vdd=0V；VGD=0V-Vdd=-Vdd；以及，VBS=0V。

當輸入信號Vin為低位準(0V)時，第三開關M3各個電極彼此間的電壓差分別為：VGS=VGB=0V-0V=0V；VDS=VDB=Vdd-0V=Vdd；VGD=0V-Vdd=-Vdd；以及，VBS=0V。

當輸入信號Vin為低位準(0V)時，第一開關M1各個電極彼此間的電壓差分別為：VGS=VGB=Vdd-Vdd=0V；VDS=VDB=2*Vdd-Vdd=Vdd；VGD=Vdd-2*Vdd=-Vdd；以及，VBS=0V。

進一步檢視當輸入信號改變時，各個開關之各極之間的電壓差具有以下關係：根據第6B、7B圖的第四列可以看出，對第一開關M1來說，電極之間的壓差可能為Vdd、-Vdd、0V。

根據第6B、7B圖的第二列可以看出，對第二開關M2而言，電極之間的壓差可能為-Vdd、0V。

根據第6B、7B圖的第三列可以看出，對第三開關M3而言，電極之間的壓差可能為-Vdd、Vdd、0V。

因此，電壓轉換電路中的各個電晶體，其不同電極之間的電壓差都不會超過Vdd，因此本發明不需要使用耐高壓的元件。

在一般的情況下，輸入信號Vin會以脈衝調變信號(pulse width modulation，簡稱為PWM)方式存在。PWM信號具有高位準期間與低位準期間，假設高位準期間的電壓為Vdd、低位準期間的電壓為0V。關於PWM信號的產生方式與電壓變化，並非本案的核心技術特徵，此處不予詳述。

請參見第8圖，其係採用本發明的電壓轉換電路，因應脈衝調變信號的位準改變，模擬各節點電壓變化之波型圖。

此圖式假設系統單晶片使用的電池來源為鋰電池，其所提供的供應電壓Vdd為4.2V。

輸入信號Vin為高位準時，其電壓為4.2V。此時的反向輸入信號Vin1為0V、驅動輸入信號Vdrv_in為4.2V、控制節點的電壓Vctrl為0V。另一方面，驅動輸出節點所輸出的轉換電壓Vout為0V。

輸入信號Vin為低位準時，其電壓為0V。此時的反向輸入信號Vin1為4.2V、驅動輸入信號Vdrv_in為0V、控制節點的電壓Vctrl為4.2V。另一方面，於驅動輸出節點輸出的轉換電壓Vout為8V。

換言之，本發明的電壓轉換電路，僅需利用一般的低壓電晶體，便能在驅動輸出節點產生介於0V~8.33V(相當於0V~2*Vdd)的轉換電壓Vout。

附帶一提的是，這裡的供應電壓Vdd並不需要被限定。假設Vdd為1.8V時，可以輸出3.6V；若Vdd為4.2V時，大約輸出8.4V的輸出電壓；或者，供應電壓Vdd可為其他數值。

本發明提供的電壓轉換電路主要透過驅動級提供電壓轉換功能。驅動級內部所包含的第二開關M2、第一開關M1、第三開關M3，其所需承受的最高電壓均為Vdd。因此，本發明確實提供了相容於一般低壓製程的做法。是故，本發明確實能兼顧空間與生產成本的需求。

綜上所述，雖然本發明已以諸項實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1、2、3‧‧‧系統單晶片

301‧‧‧驅動級

303‧‧‧緩衝級

30‧‧‧電壓轉換電路

第1圖，其係習用技術於系統單晶片外部，提供電壓轉換電路之示意圖。

第2圖，其係習用技術於系統單晶片內部，提供電壓轉換電路之示意圖。

第3圖，其係本發明於系統單晶片內部，提供電壓轉換電路之示意圖。

第4圖，其係本發明的電壓轉換電路搭配輸出級時，輸出級之電容電壓變化之波形圖。

第5圖，其係本發明利用串疊之電晶體，實現電壓轉換電路之示意圖。

第6A圖，其係本發明的電壓轉換電路，在輸入信號為高位準時，內部電晶體的導通/關閉狀態之示意圖。

第6B圖，其係第6A圖中，本發明的電壓轉換電路內部電晶體的各電極導電壓之列表。

第7A圖，其係本發明的電壓轉換電路，在輸入信號為低位準時，內部電晶體的導通/關閉狀態之示意圖。

第7B圖，其係第7A圖中，本發明的電壓轉換電路內部電晶體的各電極導電壓之列表。

第8圖，其係本發明的電壓轉換電路，因應脈衝調變信號的位準改變，內部各節點電壓變化波型之示意圖。

3‧‧‧系統單晶片

301‧‧‧驅動級

Claims

一種電壓轉換電路，包含：一驅動輸入節點；一驅動輸出節點；一驅動反向器，電連接於該驅動輸入節點、一供應電壓與一接地電壓間，其輸入端用於接收一驅動輸入信號，輸出端輸出與該驅動輸入信號反向的一驅動反向信號；以及，一第一開關，電連接於該驅動輸出節點與該供應電壓，並透過一控制節點而電連接於該驅動反向器，該第一開關係根據該驅動反向信號而決定導通狀態，當該驅動反向信號為低位準時，該第一開關導通並輸出該接地電壓於該驅動輸出節點；以及，當該驅動反向信號為高位準時，該第一開關呈現斷路狀態並產生一轉換電壓於該驅動輸出節點，其中該第一開關係為NMOS電晶體，其閘極電連結於該供應電壓、源極電連接於該控制節點、汲極電連接於該驅動輸出節點。
如申請專利範圍第1項所述之電壓轉換電路，其中該轉換電壓約為該供應電壓的兩倍。
如申請專利範圍第1項所述之電壓轉換電路，其中該驅動反向器係包含：一第二開關，電連接於該驅動輸入節點、該供應電壓與該第一開關，其係於該驅動輸入信號為低位準時導通，進而提供該供應電壓予該控制節點；以及，一第三開關，電連接於該驅動輸入節點、該接地電壓與該第一開關，其係於該驅動輸入信號為高位準時導通，進而提供該接地電壓予該控制節點。
如申請專利範圍第3項所述之電壓轉換電路，其中該第二開關係為PMOS電晶體，閘極電連接於該驅動輸入節點、源極電連接於該供應電壓、汲極電連接於該控制節點。
如申請專利範圍第3項所述之電壓轉換電路，其中該第三開關係為NMOS電晶體，閘極電連接於該驅動輸入節點、源極電連接於該接地電壓、汲極電連接於該控制節點。
如申請專利範圍第1項所述之電壓轉換電路，其中更包含一緩衝級，包含：一第一緩衝反向器，輸入端電連接於一輸入信號，其係輸出與該輸入信號反向之一反向輸入信號；以及，一第二緩衝反向器，電連接於該第一緩衝反向器的輸出端與該驅動輸入節點，其係接收該反向輸入信號，並於該驅動輸入節點輸出該驅動輸入信號。
如申請專利範圍第6項所述之電壓轉換電路，其中該驅動輸入信號係與該輸入信號同向、與該反向輸入信號反向。
如申請專利範圍第6項所述之電壓轉換電路，其中該輸入信號係為一脈衝調變信號，其高位準約等於該供應電壓，且其低位準約等於該接地電壓。
如申請專利範圍第6項所述之電壓轉換電路，其中該第二緩衝反向器係包含：一第四開關，電連接於該第一緩衝反向器之輸出端點、該供應電壓與該驅動輸入節點，其係於該反向輸入信號為低位準時導通，進而輸出該供應電壓於該驅動輸入節點；以及，一第五開關，電連接於該第一緩衝反向器之輸出端點、該接地電壓與該驅動輸入節點，其係於該反向輸入信號為高位準時導通，進而輸出該接地電壓於該驅動輸入節點。
如申請專利範圍第9項所述之電壓轉換電路，其中該第四開關係為PMOS電晶體，其閘極電連接於該第一緩衝反向器之輸出端點、源極電連接於該供應電壓、汲極電連接於該驅動輸入節點；以及，該第五開關係為NMOS電晶體，其閘極電連接於該第一緩衝反向器之輸出端點、源極電連接於該接地電壓、汲極電連接於該驅動輸入節點。
如申請專利範圍第1項所述之電壓轉換電路，其係電連接於一輸出級，而該輸出級係包含：一電感，第一端電連接於該供應電壓，第二端電連接於該驅動輸出節點；一二極體，輸入端電連接於該驅動輸出節點；以及，一電容，電連接於該二極體的輸出端以及該接地電壓之間。
如申請專利範圍第11項所述之電壓轉換電路，其中該電壓轉換電路係整合於一系統單晶片內，該輸出級係外接於該系統單晶片。
如申請專利範圍第11項所述之電壓轉換電路，其中該電容係於該驅動輸入信號為低位準時充電，並於該驅動輸入信號為高位準時放電。