JP5089775B2 - 容量負荷駆動回路およびこれを備えた表示装置 - Google Patents

Description

本発明は、入力電圧に基づき容量負荷を駆動する容量負荷駆動回路、および、容量負荷駆動回路を備えた表示装置に関する。

液晶表示装置を小型・低消費電力化する方法の１つとして、画素回路と画素回路の駆動回路とを同一の基板上に一体に形成する方法が知られている。以下、この方法を用いて構成された液晶表示装置を「ドライバ一体型液晶表示装置」という。ドライバ一体型液晶表示装置では、駆動回路は、低温ポリシリコンやＣＧシリコン（Continuous Grain Silicon：連続粒界結晶シリコン）などによる薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略称する）を用いて構成される。

図７は、従来のドライバ一体型液晶表示装置の構成を示すブロック図である。図７に示す液晶表示装置は、ガラス基板上に画素回路８２、ゲートドライバ回路８３、および、ソースドライバ回路８４を一体に形成した液晶パネル８１を備えている。ソースドライバ回路８４は、シフトレジスタ８５、Ｄ／Ａ変換回路８６、バッファ回路８７、および、サンプリングゲート８８を含んでいる。バッファ回路８７は、Ｄ／Ａ変換回路８６から出力されたアナログ電圧Ｖｉｎに基づき、画素回路８２に接続されたソース線ＳＬを駆動する。サンプリングゲート８８は、バッファ回路８７とソース線ＳＬを接続するか否かを切り替える。サンプリングゲート８８は、ソース線ＳＬをバッファ回路８７から切り離し、ソース線ＳＬの電圧を一定に保つために設けられる。また、サンプリングゲート８８は、複数のソース線ＳＬを切り替えて駆動するためにも使用される。複数のソース線ＳＬを切り替えて駆動することにより、Ｄ／Ａ変換回路８６やバッファ回路８７をソース線ＳＬの本数よりも少なくすることができる。

図８は、図７に示す液晶表示装置のＤ／Ａ変換回路８６より後段の部分を示す回路図である。図８に示す回路では、バッファ回路８７は、オペアンプ８９を用いて構成されている。オペアンプ８９の正側入力端子には、Ｄ／Ａ変換回路８６から出力されたアナログ電圧Ｖｉｎが印加される。オペアンプ８９の出力端子は、負側入力端子にフィードバック接続される。オペアンプ８９は、ユニティゲインアンプとして機能し、ソース線ＳＬの電圧をアナログ電圧Ｖｉｎに等しくなるように制御する。

図９は、オペアンプ８９の一例を示す回路図である。図９に示すオペアンプ８９は、ＴＦＴ：Ｍ１〜Ｍ７とコンデンサＣ１を含み、差動入力電圧Ｖｉｎ＋、Ｖｉｎ−をＡ級増幅して出力電圧Ｖｏｕｔを生成する。オペアンプ８９でＡ級増幅を行うことにより、歪みの小さい出力電圧Ｖｏｕｔに基づきソース線ＳＬを駆動することができる。

本願発明に関連する技術は、以下の文献にも記載されている。特許文献１には、図１０に示すソースドライバ回路の出力段回路が記載されている。図１０に示す出力段回路は、図１１に示すタイミングチャートに従い、初期設定、書き込みおよび保持の３段階動作を行う。スイッチＳＷ７〜ＳＷ１０の状態は、比較回路９２の出力がハイレベルかローレベルかに応じて変化する。特許文献２〜４にも、入力電圧に基づきソース線を駆動するソースドライバ回路の他の例が記載されている。

日本国特開２００４−１６６０３９号公報 日本国特開２００１−２２２２６１号公報 日本国特開２００５−３３８１３１号公報 日本国特開２００６−１３３４４４号公報

ドライバ一体型液晶表示装置のソースドライバ回路には、消費電力が大きい、プロセスばらつきに弱い、回路面積が大きいなどの問題点がある。例えば図９に示すオペアンプ８９では、Ａ級増幅を行うために、ＴＦＴ：Ｍ５とＴＦＴ：Ｍ７に定常的にバイアス電流Ｉｓｔが流れる。このように定常電流が流れるオペアンプを使用すると、ソースドライバ回路の消費電力は増大する。また、差動増幅回路では使用できるコモンモード電圧に制限があるので、その制限を満たしながら所望の性能を発揮させるためには、回路の動作電圧を高くする必要がある。ところが、動作電圧を高くすると、回路の消費電力は増大する。また、サンプリングゲートには容量成分と抵抗成分があるので、サンプリングゲートでも電力が消費される。このような理由により、ソースドライバ回路の消費電力が大きいことが問題となる。

また、ガラス基板上にＴＦＴを形成した場合、ＴＦＴの特性（例えば、閾値電圧）にはばらつき（プロセスばらつき）が生じやすい。ＴＦＴの閾値電圧がばらつくと、ＴＦＴで構成されたオペアンプの性能にばらつきが生じる。また、オペアンプに供給されるバイアス電圧にもばらつきが生じる。このような理由によりソースドライバ回路の性能がばらつくと、表示画面に線状のノイズが現れ、表示画面の画質が低下することが問題となる。

表示画面の画質低下を防止するためには、プロセスばらつきを補償する回路を設ければよい。ところが、補償回路を追加すると、その分だけソースドライバ回路の回路面積が増大することが問題となる。また、ソースドライバ回路にはサンプリングゲートとその制御回路が設けられるが、これによっても回路面積は増大する。

それ故に、本発明は、ドライバ一体型表示装置のソースドライバ回路の出力段回路などに好適な小型、低消費電力で、プロセスばらつきに強い容量負荷駆動回路、および、これを備えた表示装置を提供することを目的とする。

本発明の第１の局面は、入力電圧に基づき容量負荷を駆動する容量負荷駆動回路であって、
入力端子から入力された入力電圧と出力端子から出力される出力電圧とを比較し、比較結果に応じた比較結果電圧を出力する電圧比較部と、
第１期間ではそれぞれの初期レベルに設定され、第２期間では前記比較結果電圧に応じて変化する充電制御電圧と放電制御電圧を出力する駆動制御部と、
前記充電制御電圧に基づき前記出力端子に接続された容量負荷を充電する充電回路と、前記放電制御電圧に基づき前記容量負荷を放電させる放電回路とを含むプッシュプル出力部とを備え、
前記駆動制御部は、
前記充電回路に対して前記充電制御電圧を出力する充電側増幅回路と、
前記放電回路に対して前記放電制御電圧を出力する放電側増幅回路と、
前記電圧比較部の出力と前記充電側増幅回路の入力とを容量結合するための充電側容量素子と、
前記電圧比較部の出力と前記放電側増幅回路の入力とを容量結合するための放電側容量素子と、
第１期間ではオン状態になり、前記充電側増幅回路の入力にオフ電圧を与える充電側セットアップスイッチと、
第１期間ではオン状態になり、前記放電側増幅回路の入力にオフ電圧を与える放電側セットアップスイッチとを含み、
第１期間では前記充電制御電圧と前記放電制御電圧をそれぞれ前記充電回路と前記放電回路が動作しないレベルに設定し、第２期間では前記比較結果電圧に基づき、前記出力電圧が前記入力電圧よりも低いときには前記充電制御電圧を前記充電回路が動作するレベルに設定し、前記出力電圧が前記入力電圧よりも高いときには前記放電制御電圧を前記放電回路が動作するレベルに設定することにより、前記出力電圧が前記入力電圧と等しくなるように前記充電回路と前記放電回路を選択的に動作させることを特徴とする。

本発明の第２の局面は、本発明の第１の局面において、
前記電圧比較部は、
前記入力端子と所定の節点の間に設けられ、第１期間でオン状態になる入力側選択スイッチと、
前記出力端子と前記節点の間に設けられ、第２期間でオン状態になる出力側選択スイッチと、
入力が前記節点に接続され、第１期間における前記入力電圧と第２期間における前記出力電圧とを比較して前記比較結果電圧を出力する比較回路とを含む。

本発明の第３の局面は、本発明の第２の局面において、
前記比較回路は、
インバータ回路と、
前記インバータ回路の入力と前記節点の間に設けられた容量素子と、
前記インバータ回路の入力と出力の間に設けられ、第１期間でオン状態になる短絡用スイッチとを含み、
前記容量素子は、第１期間では前記入力電圧と前記インバータ回路の反転電圧との差を保持し、前記インバータ回路は、第２期間では前記出力電圧と前記入力電圧の差に前記反転電圧を加えた電圧に応じた電圧を前記比較結果電圧として出力することを特徴とする。

本発明の第４の局面は、本発明の第１の局面において、
前記プッシュプル出力部は、
前記充電回路として、高電圧側電源配線と前記出力端子の間に設けられ、前記充電制御電圧を用いて制御される充電用スイッチを含み、
前記放電回路として、低電圧側電源配線と前記出力端子の間に設けられ、前記放電制御電圧を用いて制御される放電用スイッチを含む。

本発明の第５の局面は、本発明の第４の局面において、
前記プッシュプル出力部は、
前記高電圧側電源配線と前記出力端子の間に前記充電用スイッチと直列に設けられた充電停止用スイッチと、
前記低電圧側電源配線と前記出力端子の間に前記放電用スイッチと直列に設けられた放電停止用スイッチとをさらに含む。

本発明の第６の局面は、表示装置であって、第１〜第５のいずれかの局面に係る容量負荷駆動回路を用いて、画素回路に接続された信号線を駆動することを特徴とする。

本発明の第１の局面によれば、入力電圧と出力電圧を比較した結果に基づき、プッシュプル出力部に含まれる充電回路と放電回路を選択的に動作させて容量負荷の充放電を行うことにより、出力電圧を入力電圧と等しくすることができる。また、充電回路と放電回路を選択的に動作させることにより、回路に定常電流が流れることを防止し、回路の消費電力を削減することができる。また、出力電圧が入力電圧と等しくないときにだけ容量負荷の充放電を行うことにより、容量負荷の充放電による無駄な電力消費を防止することができる。また、第２期間では出力電圧は入力電圧に等しくなるように制御されるので、出力電圧を保持する回路（例えば、サンプリングゲート）は不要であり、その分だけ回路の面積と消費電力を削減することができる。また、電圧比較部、駆動制御部およびプッシュプル出力部については、プロセスばらつきに強い回路を容易に構成することができる。したがって、小型、低消費電力で、プロセスばらつきに強い容量負荷駆動回路を構成することができる。
また、第１期間では充電回路と放電回路を停止させ、第２期間では出力電圧が入力電圧よりも低いときには充電回路を動作させ、出力電圧が入力電圧よりも高いときには放電回路を動作させることにより、第１期間では出力電圧を変化させずに、第２期間では出力電圧を入力電圧に等しくすることができる。
また、２個の増幅回路を用いることにより、第１期間では充電制御電圧と放電制御電圧をそれぞれの初期レベルに設定し、第２期間では比較結果電圧に応じて充電制御電圧と放電制御電圧を変化させる駆動制御部を容易に構成することができる。
また、第１期間では、２個のセットアップスイッチをオン状態にして、各増幅回路の入力にオフ電圧を与えることにより、充電制御電圧と放電制御電圧をそれぞれの初期レベルに設定することができる。第２期間では、２個のセットアップスイッチをオフ状態にして、各増幅回路の入力に容量素子を介して比較結果電圧を与えることにより、充電制御電圧と放電制御電圧を比較結果電圧に応じて変化させることができる。

本発明の第２の局面によれば、２個のスイッチの状態を好適に制御することにより、比較回路に入力される電圧を第１期間と第２期間の間で切り替え、比較回路を用いて、第１期間における入力電圧と第２期間における出力電圧との比較結果に応じた比較結果電圧を求めることができる。

本発明の第３の局面によれば、容量素子とインバータ回路とスイッチを含む比較回路において、スイッチの状態を好適に制御することにより、インバータ回路は第２期間では出力電圧と入力電圧の差にインバータ回路の反転電圧（インバータ回路の入力と出力を短絡したときの入出力電圧）を加えた電圧に応じた電圧を出力する。インバータ回路から出力された電圧を比較結果電圧とした場合、充電制御電圧と放電制御電圧はインバータ回路の閾値電圧のばらつきの影響を受けない。したがって、インバータ回路の閾値電圧のばらつきの影響を受けることなく、出力電圧を入力電圧に等しくすることができる。よって、プロセスばらつきに強い容量負荷駆動回路を構成することができる。

本発明の第４の局面によれば、２本の電源配線と出力端子の間にそれぞれスイッチを設け、各スイッチを充電制御電圧と放電制御電圧を用いて制御することにより、充電制御電圧に基づき容量負荷を充電する充電回路と放電制御電圧に基づき容量負荷を放電させる放電回路と含むプッシュプル出力部を容易に構成することができる。このプッシュプル出力部を用いることにより、回路に定常電流が流れることを防止し、回路の消費電力を削減することができる。

本発明の第５の局面によれば、２本の電源配線と出力端子の間にそれぞれスイッチを追加し、追加したスイッチの状態を好適に制御することにより、容量負荷の充放電を行う期間を制限し、回路の誤動作を防止し、消費電力を削減することができる。

本発明の第６の局面によれば、画素回路に接続された信号線を駆動するときに、小型、低消費電力で、プロセスばらつきに強い容量負荷駆動回路を用いることにより、小型、低消費電力で、高画質の表示装置を構成することができる。

本発明の実施形態に係るプッシュプル型バッファ回路の回路図である。 図１に示すバッファ回路を備えたドライバ一体型液晶表示装置の構成を示すブロック図である。 図１に示すバッファ回路のセットアップ期間におけるスイッチの状態を示す図である。 図１に示すバッファ回路の駆動期間におけるスイッチの状態を示す図である。 図１に示すバッファ回路のタイミングチャートである。 本発明の実施形態の変形例に係るプッシュプル型バッファ回路の回路図である。 従来のドライバ一体型液晶表示装置の構成を示すブロック図である。 図７に示す液晶表示装置のＤ／Ａ変換回路より後段の部分を示す回路図である。 図８に示す回路に含まれるオペアンプの一例を示す回路図である。 ある文献に記載されたソースドライバ回路の出力段回路の回路図である。 図１０に示す出力段回路のタイミングチャートである。

図１は、本発明の実施形態に係るプッシュプル型バッファ回路の回路図である。図１に示すバッファ回路１は、本発明の容量負荷駆動回路の一具体例であり、入力端子ＩＮから入力された電圧に基づき、出力端子ＯＵＴに接続された容量負荷９を駆動する。以下、入力端子ＩＮから入力された電圧を入力電圧Ｖｉｎといい、出力端子ＯＵＴから出力される電圧を出力電圧Ｖｏｕｔという。

バッファ回路１は、例えば、ドライバ一体型液晶表示装置（画素回路とその駆動回路を同一の基板上に一体に形成した液晶表示装置）において、ソース線（データ信号線、映像信号線などとも呼ばれる）を駆動するソースドライバ回路の出力段回路として使用される。図２は、バッファ回路１を備えたドライバ一体型液晶表示装置の構成を示すブロック図である。図２に示す液晶表示装置４０は、ガラス基板上に画素回路４２、ゲートドライバ回路４３、および、ソースドライバ回路４４を一体に形成した液晶パネル４１を備えている。ガラス基板上の回路は、低温ポリシリコンやＣＧシリコンなどによるＴＦＴを用いて構成される。

液晶パネル４１には、互いに平行な複数のゲート線ＧＬと、ゲート線ＧＬと直交する互いに平行な複数のソース線ＳＬとが形成される（図２にはゲート線ＧＬとソース線ＳＬを１本ずつ記載）。ゲート線ＧＬとソース線ＳＬの各交点に対応して、ＴＦＴ４５、液晶容量Ｃｃおよび補助容量Ｃｓを含む画素回路４２が形成される。画素回路４２は、対応するゲート線ＧＬと対応するソース線ＳＬに接続される。

さらに液晶パネル４１には、画素回路４２の駆動回路として、ゲートドライバ回路４３とソースドライバ回路４４が形成される。ゲートドライバ回路４３は、複数のゲート線ＧＬの中から１本のゲート線を選択する。ソースドライバ回路４４は、選択されたゲート線ＧＬに接続された画素回路４２に書き込むべき電圧をソース線ＳＬに印加する。ソースドライバ回路４４は、シフトレジスタ４６、Ｄ／Ａ変換回路４７、および、本実施形態に係るバッファ回路１を含んでいる。Ｄ／Ａ変換回路４７は、液晶表示装置４０の外部から供給されたデジタル映像データＤＡＴをアナログ電圧Ｖｉｎに変換する。バッファ回路１は、容量負荷であるソース線ＳＬに接続され、Ｄ／Ａ変換回路４７から出力されたアナログ電圧Ｖｉｎに基づきソース線ＳＬを駆動する。なお、バッファ回路１はソース線ＳＬを接続するか否かを切り替える機能を有するので、バッファ回路１を含むソースドライバ回路４４にはサンプリングゲートを設ける必要はない。

以下、図１を参照して、バッファ回路１の詳細を説明する。バッファ回路１は、図１に示すように、電圧比較部２、駆動制御部３、および、プッシュプル出力部４を備えている。これらの回路は、スイッチ１１〜１５、ＴＦＴ２１〜２６、コンデンサ３１〜３３、および、インバータ回路３４を用いて構成される。ＴＦＴ２１、２３、２５はＰ型ＴＦＴであり、ＴＦＴ２２、２４、２６はＮ型ＴＦＴである。

電圧比較部２は、スイッチ１１〜１３、コンデンサ３１およびインバータ回路３４を含んでいる。スイッチ１１は、入力端子ＩＮとコンデンサ３１の一方の電極（図１では左側の電極。以下、入力側電極という）との間に設けられる。スイッチ１２は、出力端子ＯＵＴとコンデンサ３１の入力側電極との間に設けられる。コンデンサ３１の他方の電極は、インバータ回路３４の入力に接続される。スイッチ１３は、インバータ回路３４の入力と出力の間に設けられる。スイッチ１３、コンデンサ３１およびインバータ回路３４は、順次入力された２個の電圧を比較する比較回路を構成する。

駆動制御部３は、スイッチ１４、１５、ＴＦＴ２１〜２４およびコンデンサ３２、３３を含んでいる。ＴＦＴ２１、２２は、直列に接続され、高電圧側電源配線と低電圧側電源配線（以下、前者をＶＤＤ配線、後者をＶＳＳ配線という）の間に配置される。より詳細には、ＴＦＴ２１、２２のドレイン端子は相互に接続され、ＴＦＴ２１、２２のソース端子はそれぞれＶＤＤ配線とＶＳＳ配線に接続される。ＴＦＴ２２のゲート端子には所定のバイアス電圧Ｖｂｎが印加され、ＴＦＴ２２はバイアストランジスタとして機能する。コンデンサ３２は、インバータ回路３４の出力とＴＦＴ２１のゲート端子との間に設けられる。スイッチ１４は、ＶＤＤ配線とＴＦＴ２１のゲート端子との間に設けられる。このようにＴＦＴ２１、２２は増幅回路（以下、放電側増幅回路という）を構成し、放電側増幅回路の入力は電圧比較部２の出力と容量結合される。

ＴＦＴ２３、２４は、ＴＦＴ２１、２２と同様に、直列に接続され、ＶＤＤ配線とＶＳＳ配線の間に配置される。ＴＦＴ２３のゲート端子には所定のバイアス電圧Ｖｂｐが印加され、ＴＦＴ２３はバイアストランジスタとして機能する。コンデンサ３３は、インバータ回路３４の出力とＴＦＴ２４のゲート端子との間に設けられる。スイッチ１５は、ＶＳＳ配線とＴＦＴ２４のゲート端子との間に設けられる。このようにＴＦＴ２３、２４は増幅回路（以下、充電側増幅回路という）を構成し、充電側増幅回路の入力は電圧比較部２の出力と容量結合される。

プッシュプル出力部４は、ＴＦＴ２５、２６を含んでいる。ＴＦＴ２５、２６は、ＴＦＴ２１、２２と同様に、直列に接続され、ＶＤＤ配線とＶＳＳ配線の間に配置される。ＴＦＴ２５のゲート端子はＴＦＴ２３、２４のドレイン端子に接続され、ＴＦＴ２６のゲート端子はＴＦＴ２１、２２のドレイン端子に接続される。ＴＦＴ２５、２６のドレイン端子は出力端子ＯＵＴに接続される。このようにＴＦＴ２５はＶＤＤ配線と出力端子ＯＵＴの間に設けられ、ＴＦＴ２６はＶＳＳ配線と出力端子ＯＵＴの間に設けられる。

なお、バッファ回路１において、スイッチ１１〜１５は、それぞれ、入力側選択スイッチ、出力側選択スイッチ、短絡用スイッチ、放電側セットアップスイッチ、および、充電側セットアップスイッチとして機能する。コンデンサ３２は放電側容量素子として機能し、コンデンサ３３は充電側容量素子として機能する。ＴＦＴ２５は充電用スイッチとして機能し、ＴＦＴ２６は放電用スイッチとして機能する。充電用スイッチは充電回路を構成し、放電用スイッチは放電回路を構成する。

スイッチ１１、１３〜１５にはスイッチ制御信号Ｘｓが与えられ、スイッチ１２にはスイッチ制御信号Ｘｄが与えられる。スイッチ１１〜１５は、与えられたスイッチ制御信号がハイレベルのときにはオン状態になり、当該信号がローレベルのときにはオフ状態になるとする。以下、スイッチ１１、１２とコンデンサ３１が接続された節点をＮ１、インバータ回路３４の入力が接続された節点をＮ２、インバータ回路３４の出力が接続された節点をＮ３、ＴＦＴ２１、２４、２５、２６のゲート端子が接続された節点をそれぞれＮ４〜Ｎ７という。

バッファ回路１は、セットアップと駆動の２段階動作を行うことにより、容量負荷９を駆動する。以下、セットアップ動作を行う期間を「セットアップ期間」、駆動動作を行う期間を「駆動期間」という。セットアップ期間では、スイッチ制御信号Ｘｓはハイレベルに制御され、スイッチ制御信号Ｘｄはローレベルに制御される。したがって、セットアップ期間では、スイッチ１１、１３〜１５はオン状態になり、スイッチ１２はオフ状態になる（図３を参照）。これに対して駆動期間では、スイッチ制御信号Ｘｓはローレベルに制御され、スイッチ制御信号Ｘｄはハイレベルに制御される。したがって、駆動期間では、スイッチ１１、１３〜１５はオフ状態になり、スイッチ１２はオン状態になる（図４を参照）。

図５は、バッファ回路１のタイミングチャートである。図５には、スイッチ制御信号Ｘｓ、Ｘｄ、入力電圧Ｖｉｎ、節点Ｎ１〜Ｎ７の電圧、および、出力電圧Ｖｏｕｔの変化が記載されている。スイッチ制御信号Ｘｓがハイレベルである期間がセットアップ期間であり、スイッチ制御信号Ｘｄがハイレベルである期間が駆動期間である。セットアップ期間と駆動期間は、重複しないように設定される。また、バッファ回路１の誤動作を防止するために、セットアップ期間と駆動期間の間には若干の空き時間が設けられる。

図５に示す例では、入力電圧Ｖｉｎは、時刻ｔ１で上昇し、時刻ｔ３で下降する。バッファ回路１は、時刻ｔ１から始まるセットアップ期間では、回路の状態を初期化するセットアップ動作を行う。時刻ｔ２から始まる駆動期間では、バッファ回路１は、容量負荷９を充電し、出力電圧Ｖｏｕｔを上昇させる駆動動作を行う。時刻ｔ３から始まるセットアップ期間では、バッファ回路１は、時刻ｔ１から始まるセットアップ期間と同じセットアップ動作を行う。時刻ｔ４から始まる駆動期間では、バッファ回路１は、容量負荷９を放電させ、出力電圧Ｖｏｕｔを下降させる駆動動作を行う。以下、各期間におけるバッファ回路１の動作を詳細に説明する。

時刻ｔ１または時刻ｔ３から始まるセットアップ期間では、スイッチ制御信号Ｘｓはハイレベルに制御され、スイッチ制御信号Ｘｄはローレベルに制御されるので、スイッチ１１、１３〜１５はオン状態になり、スイッチ１２はオフ状態になる（図３を参照）。スイッチ１１がオン状態で、スイッチ１２がオフ状態であるので、コンデンサ３１の入力側電極にはスイッチ１１を経由して入力電圧Ｖｉｎが印加され、節点Ｎ１の電圧は入力電圧Ｖｉｎに等しくなる。

また、スイッチ１３がオン状態であるので、インバータ回路３４の入力と出力は短絡され、インバータ回路３４の入力電圧と出力電圧は等しくなる。入力と出力を短絡したときのインバータ回路３４の入出力電圧を反転電圧Ｖｍという。セットアップ期間では、節点Ｎ２、Ｎ３の電圧は反転電圧Ｖｍに等しくなり、コンデンサ３１の電極間電圧は（Ｖｉｎ−Ｖｍ）となる。コンデンサ３１は、セットアップ期間終了時にこの電極間電圧を保持する。

また、スイッチ１４、１５がオン状態であるので、節点Ｎ４にはＶＤＤ配線から高電圧側の電源電圧（以下、ＶＤＤとする）が与えられ、節点Ｎ５にはＶＳＳ配線から低電圧側の電源電圧（以下、ＶＳＳとする）が与えられる。このため、コンデンサ３２の電極間電圧は（ＶＤＤ−Ｖｍ）となり、コンデンサ３３の電極間電圧は（ＶＳＳ−Ｖｍ）となる。コンデンサ３２、３３は、セットアップ期間終了時にそれぞれの電極間電圧を保持する。

ＴＦＴ２４は、ゲート端子に電圧ＶＳＳが印加されているのでオフ状態になる。このとき節点Ｎ６の電圧は、ＴＦＴ２３によって引き上げられ、ＴＦＴ２５の閾値電圧よりも高くなる。また、ＴＦＴ２１は、ゲート端子に電圧ＶＤＤが印加されているのでオフ状態になる。このとき節点Ｎ７の電圧は、ＴＦＴ２２によって引き下げられ、ＴＦＴ２６の閾値電圧よりも低くなる。したがって、セットアップ期間では、ＴＦＴ２５、２６は両方ともオフ状態になるので、バッファ回路１の出力はフローティング状態になり、出力電圧Ｖｏｕｔは変化しない。

時刻ｔ２から始まる駆動期間では、スイッチ制御信号Ｘｓはローレベルに制御され、スイッチ制御信号Ｘｄはハイレベルに制御されるので、スイッチ１１、１３〜１５はオフ状態になり、スイッチ１２はオン状態になる（図４を参照）。スイッチ１１がオフ状態で、スイッチ１２がオン状態であるので、コンデンサ３１の入力側電極にはスイッチ１２を経由して出力電圧Ｖｏｕｔが印加され、節点Ｎ１の電圧は出力電圧Ｖｏｕｔに等しくなる。このように節点Ｎ１の電圧は、時刻ｔ２においてＶｉｎからＶｏｕｔに下降する。

また、時刻ｔ２以降、スイッチ１３はオフ状態になる。コンデンサ３１に保持された電圧は時刻ｔ２の前後では変化しないので、節点Ｎ１の電圧がＶｉｎからＶｏｕｔに下降すると、節点Ｎ２の電圧は同じ量だけ下降して（Ｖｏｕｔ−Ｖｉｎ＋Ｖｍ）になる。節点Ｎ２の電圧が下降すると、インバータ回路３４の出力が接続された節点Ｎ３の電圧は上昇する。一般に、インバータ回路の出力電圧は、入力電圧が反転電圧Ｖｍの近傍で変化したときには、入力電圧よりも大きく変化する。したがって、節点Ｎ３の電圧は、節点Ｎ２の電圧の下降量（Ｖｏｕｔ−Ｖｉｎ＋Ｖｍ）に応じて当該下降量よりも大きく上昇する。

また、時刻ｔ２以降、スイッチ１４、１５はオフ状態になる。コンデンサ３２、３３に保持された電圧は時刻ｔ２の前後では変化しないので、節点Ｎ３の電圧が上昇すると、これに伴い節点Ｎ４、Ｎ５の電圧はそれぞれ同じ量だけ上昇する。節点Ｎ５の電圧が上昇すると、ＴＦＴ２４はオン状態になり、節点Ｎ６の電圧は下降し、ＴＦＴ２５はオン状態になる。一方、節点Ｎ４の電圧が上昇しても、ＴＦＴ２１、２６はオフ状態のままである。このようにＴＦＴ２５はオン状態に変化し、ＴＦＴ２６はオフ状態を保つので、容量負荷９はＴＦＴ２５を介してＶＤＤ配線に接続される。この結果、容量負荷９は充電され、出力電圧Ｖｏｕｔは上昇する。

出力電圧Ｖｏｕｔは、上昇を続け、やがて入力電圧Ｖｉｎに等しくなる。出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに等しくなると、節点Ｎ１〜Ｎ７の電圧はセットアップ期間と同じレベルに戻る。例えば、節点Ｎ２、Ｎ３の電圧は反転電圧Ｖｍに等しくなり、節点Ｎ４、Ｎ５の電圧はそれぞれＶＤＤとＶＳＳに等しくなる。したがって、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに等しくなると、ＴＦＴ２４、２５はオフ状態に戻り、出力電圧Ｖｏｕｔは上昇を停止する。

時刻ｔ４から始まる駆動期間では、スイッチ１１〜１５は、時刻ｔ２から始まる駆動期間と同じ状態になる（図４を参照）。スイッチ１１がオフ状態で、スイッチ１２がオン状態であるので、節点Ｎ１の電圧は出力電圧Ｖｏｕｔに等しくなる。このように節点Ｎ１の電圧は、時刻ｔ４においてＶｉｎからＶｏｕｔに上昇する。

節点Ｎ１の電圧がＶｉｎからＶｏｕｔに上昇すると、節点Ｎ２の電圧は同じ量だけ上昇して（Ｖｏｕｔ−Ｖｉｎ＋Ｖｍ）になり、インバータ回路３４の出力に接続された節点Ｎ３の電圧は下降する。節点Ｎ３の電圧が下降すると、これに伴い節点Ｎ４、Ｎ５の電圧はそれぞれ同じ量だけ下降する。節点Ｎ４の電圧が下降すると、ＴＦＴ２１はオン状態になり、節点Ｎ７の電圧は上昇し、ＴＦＴ２６はオン状態になる。一方、節点Ｎ５の電圧が下降しても、ＴＦＴ２４はオフ状態のままであり、ＴＦＴ２５もオフ状態のままである。このようにＴＦＴ２６はオン状態に変化し、ＴＦＴ２５はオフ状態を保つので、容量負荷９はＴＦＴ２６を介してＶＳＳ配線に接続される。この結果、容量負荷９は放電され、出力電圧Ｖｏｕｔは下降する。

出力電圧Ｖｏｕｔは、下降を続け、やがて入力電圧Ｖｉｎに等しくなる。出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに等しくなると、節点Ｎ１〜Ｎ７の電圧はセットアップ期間と同じレベルに戻る。したがって、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに等しくなると、ＴＦＴ２１、２６はオフ状態に戻り、出力電圧Ｖｏｕｔは下降を停止する。

ここで、電圧比較部２から駆動制御部３に出力される電圧（節点Ｎ３の電圧）を「比較結果電圧」といい、駆動制御部３からプッシュプル出力部４に出力される電圧のうち、ＴＦＴ２５のゲート端子に印加されるもの（節点Ｎ６の電圧）を「充電制御電圧」といい、ＴＦＴ２６のゲート端子に印加されるもの（節点Ｎ７の電圧）を「放電制御電圧」という。これらの用語を用いると、バッファ回路１の構成と動作は以下のように説明できる。

電圧比較部２は、スイッチ１３とコンデンサ３１とインバータ回路３４で構成された比較回路、入力側選択スイッチとしてのスイッチ１１、および、出力側選択スイッチとしてのスイッチ１２を含んでいる。セットアップ期間では、スイッチ１１、１３がオン状態になり、コンデンサ３１は電極間電圧（Ｖｉｎ−Ｖｍ）を保持する。駆動期間では、スイッチ１２がオン状態になり、インバータ回路３４は節点Ｎ２の電圧（Ｖｏｕｔ−Ｖｉｎ＋Ｖｍ）に応じた比較結果電圧を出力する。比較結果電圧は、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも低いときには反転電圧Ｖｍよりも高くなり、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも高いときには反転電圧Ｖｍよりも低くなる。このように電圧比較部２は、入力端子ＩＮから入力された入力電圧Ｖｉｎと出力端子ＯＵＴから出力される出力電圧Ｖｏｕｔとを比較し、比較結果に応じた比較結果電圧を出力する。電圧比較部２に含まれる比較回路は、セットアップ期間における入力電圧Ｖｉｎと駆動期間における出力電圧Ｖｏｕｔとを比較して、比較結果電圧を出力する。

駆動制御部３は、ＴＦＴ２３、２４で構成された充電側増幅回路、ＴＦＴ２１、２２で構成された放電側増幅回路、充電側容量素子としてのコンデンサ３３、放電側容量素子としてのコンデンサ３２、充電側セットアップスイッチとしてのスイッチ１５、および、放電側セットアップスイッチとしてのスイッチ１４を含んでいる。セットアップ期間では、スイッチ１４、１５がオン状態になり、２個の増幅回路にはオフ電圧（ＴＦＴ２１、２４がオフ状態になる電圧）が与えられる。このとき、充電制御電圧はＴＦＴ２５がオフ状態になるほど高くなり、放電制御電圧はＴＦＴ２６がオフ状態になるほど低くなる。駆動期間では、スイッチ１４、１５はオフ状態になり、２個の増幅回路の入力電圧、充電制御電圧および放電制御電圧は比較結果電圧に応じて変化する。このように駆動制御部３は、セットアップ期間ではそれぞれの初期レベルに設定され、駆動期間では電圧比較部２から出力された比較結果電圧に応じて変化する充電制御電圧と放電制御電圧を出力する。

プッシュプル出力部４は、容量負荷９を充電するＴＦＴ２５を充電用スイッチとして含み、容量負荷９を放電させるＴＦＴ２６を放電用スイッチとして含んでいる。ＴＦＴ２５は充電制御電圧を用いて制御され、ＴＦＴ２６は放電制御電圧を用いて制御される。また、充電用スイッチは充電回路を構成し、放電用スイッチは放電回路を構成する。このようにプッシュプル出力部４は、充電制御電圧に基づき容量負荷９を駆動する充電回路と、放電制御電圧に基づき容量負荷９を駆動する放電回路とを含んでいる。

出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも低いときには、比較結果電圧は反転電圧Ｖｍよりも高くなり、２個の増幅回路の入力電圧はいずれも上昇する。このとき、充電側増幅回路に含まれるＴＦＴ２４はオン状態になり、充電制御電圧はＴＦＴ２５がオン状態になるほど下降する。一方、放電側増幅回路に含まれるＴＦＴ２１はオフ状態のままであるので、放電制御電圧は変化しない。このため、プッシュプル出力部４では放電回路は動作せず、充電回路のみが動作する。充電回路が動作すると、容量負荷９は充電され、出力電圧Ｖｏｕｔは上昇する。出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎに等しくなるまで上昇する。

出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも高いときには、比較結果電圧は反転電圧Ｖｍよりも低くなり、２個の増幅回路の入力電圧はいずれも下降する。このとき、放電側増幅回路に含まれるＴＦＴ２１はオン状態になり、放電制御電圧はＴＦＴ２６がオン状態になるほど上昇する。一方、充電側増幅回路に含まれるＴＦＴ２４はオフ状態のままであるので、充電制御電圧は変化しない。このため、プッシュプル出力部４では充電回路は動作せず、放電回路のみが動作する。放電回路が動作すると、容量負荷９は放電され、出力電圧Ｖｏｕｔは下降する。出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎに等しくなるまで下降する。

このように駆動制御部３は、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎと等しくなるように、プッシュプル出力部４に含まれる充電回路と放電回路を選択的に動作させる。具体的には、駆動制御部３は、セットアップ期間では、充電制御電圧と放電制御電圧をそれぞれ充電回路と放電回路が動作しないレベルに設定し、駆動期間では比較結果電圧に基づき、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも低いときには充電制御電圧を充電回路が動作するレベルに設定し、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも高いときには放電制御電圧を放電回路が動作するレベルに設定する。

以下、本実施形態に係るバッファ回路１の効果を説明する。上述したように、バッファ回路１では、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔを比較した結果に基づき、プッシュプル出力部４に含まれる充電回路（ＴＦＴ２５）と放電回路（ＴＦＴ２６）が選択的に動作し、これにより容量負荷９の充放電が行われる。したがって、出力電圧Ｖｏｕｔを入力電圧Ｖｉｎと等しくすることができる。

また、充電回路と放電回路を選択的に動作させることにより、プッシュプル出力部４には定常電流が流れない。したがって、バッファ回路１の消費電力を削減することができる。また、充電回路と放電回路が同時に動作することはないので、電源間を貫通する電流が流れない分だけ効率的に充電または放電が行われる。したがって、Ａ級増幅回路（図９に示すオペアンプ８９）と比べて、より小さいサイズのＴＦＴで十分な電流駆動力が得られ、より高速に充放電を行うことができる。また、バッファ回路１では、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎと等しくないときにだけ、充電回路と放電回路のうちの一方が動作し、容量負荷９の充電または放電が行われる。したがって、容量負荷９の充放電による無駄な電力消費を防止することができる。また、バッファ回路１は、出力電圧Ｖｏｕｔとして電圧ＶＤＤや電圧ＶＳＳを出力することができる（レールツーレール動作）。したがって、バッファ回路１の動作電圧を低くし、消費電力を削減することができる。

また、バッファ回路１の出力は、セットアップ期間ではどこにも接続されないフローティング状態となり、駆動期間では入力電圧Ｖｉｎに等しくなるように制御される。このため、ドライバ一体型液晶表示装置においてソース線ＳＬの駆動にバッファ回路１を用いる場合（図２を参照）には、ソース線ＳＬを接続するか否かを切り替えるサンプリングゲート（図７に示すサンプリングゲート８８）は不要になる。したがって、サンプリングゲートやその制御回路などを設けない分だけ、回路の面積を削減することができる。なお、バッファ回路１とソース線ＳＬを接続しない期間（以下、非接続期間という）とセットアップ期間を独立して制御する場合には、スイッチ１１、１３とスイッチ１４、１５に異なる制御信号を供給すればよい。これにより、複数のソース線ＳＬを時分割で駆動することができる。また、電圧比較部２、駆動制御部３およびプッシュプル出力部４については、以下に示すように、プロセスばらつきに強い回路を容易に構成することができる。

電圧比較部２は、スイッチ１３とコンデンサ３１とインバータ回路３４で構成された比較回路の入力端子にスイッチ１１、１２を接続し、スイッチ１１の他端を入力端子ＩＮに接続し、スイッチ１２の他端を出力端子ＯＵＴに接続することにより、容易に構成することができる。セットアップ期間ではスイッチ１１をオン状態に制御し、駆動期間ではスイッチ１２をオン状態に制御することにより、比較回路に入力される電圧をセットアップ期間と駆動期間の間で切り替えることができる。また、スイッチ１３をセットアップ期間ではオン状態に、駆動期間ではオフ状態に制御することにより、インバータ回路３４は駆動期間では電圧（Ｖｏｕｔ−Ｖｉｎ＋Ｖｍ）に応じた電圧を出力する。インバータ回路３４から出力された電圧を比較結果電圧として駆動制御部３に入力した場合、駆動制御部３から出力される充電制御電圧と放電制御電圧は、インバータ回路３４の閾値電圧のばらつきの影響を受けない。したがって、インバータ回路３４の閾値電圧のばらつきの影響を受けることなく、出力電圧Ｖｏｕｔを入力電圧Ｖｉｎに等しくすることができる。

駆動制御部３は、ＴＦＴ２３、２４で充電側増幅回路を構成し、ＴＦＴ２１、２２で放電側増幅回路を構成し、２個の増幅回路の入力をそれぞれ電圧比較部２の出力と容量結合し、さらに、２個の増幅回路の入力にそれぞれセットアップスイッチを設けることにより、容易に構成することができる。セットアップ期間では、２個のセットアップスイッチをオン状態にして、各増幅回路の入力にオフ電圧を与えることにより、充電制御電圧と放電制御電圧をそれぞれの初期レベルに設定することができる。駆動期間では、２個のセットアップスイッチをオフ状態にして、各増幅回路の入力に容量素子を介して比較結果電圧を与えることにより、充電制御電圧と放電制御電圧を比較結果電圧に応じて変化させることができる。このように、セットアップ期間に充電制御電圧と放電制御電圧をそれぞれの初期レベルに設定することにより、ＴＦＴの閾値電圧のばらつきによらず、プッシュプル出力部４を確実にオフ状態から動作させることができる。さらに、駆動期間では、プッシュプル出力部４の状態は比較結果電圧に応じて一方向に変化するので、充電側増幅回路と放電側増幅回路の両方が同時に動作することは原理的にあり得ない。

プッシュプル出力部４は、ＶＤＤ配線と出力端子ＯＵＴの間にＴＦＴ２５を設け、ＶＳＳ配線と出力端子の間にＴＦＴ２６を設け、ＴＦＴ２５のゲート端子を充電側増幅回路の出力（ＴＦＴ２３、２４のドレイン端子）に接続し、ＴＦＴ２６のゲート端子を放電側増幅回路の出力（ＴＦＴ２１、２２のドレイン端子）に接続することにより、容易に構成することができる。プッシュプル出力部４に含まれる充電回路と放電回路は選択的に動作するので、プッシュプル出力部４は、バイアス電圧によって出力電圧が敏感に変化するアナログ回路のように動作するのではなく、デジタル回路のように動作をオン・オフする。このようにプッシュプル出力部４は、プロセスばらつきがある場合でも動作不具合が起こりにくい回路構成を有する。

以上に示すように、本実施形態に係るバッファ回路１は、小型、低消費電力で、プロセスばらつきに強いという効果を有する。したがって、ドライバ一体型液晶表示装置においてソース線を駆動するときに、本実施形態に係るバッファ回路１を用いることにより、小型、低消費電力で、高画質の液晶表示装置を構成することができる。

本実施形態に係るバッファ回路１は、図１０に示す出力段回路（以下、従来の回路という）に比べて、以下の有利な点を有する。まず、従来の回路では、初期化期間において容量負荷が充放電され、このときに無駄な電力が消費される。これに対してバッファ回路１では、初期化期間はなく、容量負荷の充放電は駆動期間において出力電圧を所望のレベルに変化させるためだけに行われる。したがって、バッファ回路１によれば、従来の回路よりも消費電力を削減することができる。

また、従来の回路では、比較回路９１、９２に含まれるインバータ回路の閾値電圧とＡＮＤゲートＧ１、Ｇ２の閾値電圧が一致していなければ、出力電圧にオフセットエラーが発生する。これに対してバッファ回路１では、上述した電圧比較部２と駆動制御部３を用いることにより、インバータ回路３４の閾値電圧のばらつきの影響を受けない充電制御電圧と放電制御電圧を生成し、プロセスばらつきの影響を受けることなく出力電圧Ｖｏｕｔを入力電圧Ｖｉｎに等しくすることができる。したがって、バッファ回路１によれば、従来の回路よりもプロセスばらつきに対して強くなる。

また、従来の回路では、ＡＮＤゲートＧ１、Ｇ２などを設けるために回路面積が大きくなり、比較回路９２の出力に応じてスイッチＳＷ７〜ＳＷ１０の状態を切り替えるために制御も複雑になる。これに対してバッファ回路１では、ＡＮＤゲートなどは不要であり、スイッチ１１〜１５には変化パターンが固定されたスイッチ制御信号Ｘｓ、Ｘｄを与えればよい。したがって、バッファ回路１によれば、従来の回路よりも回路面積を削減することができる。

さらに、従来の回路では、書き込み期間では充電か放電のいずれか一方のみが行われるので、回路内の遅延によって出力電圧にオフセットエラーが発生することがある。これに対してバッファ回路１では、駆動期間では充電と放電が必要に応じて切り替えて行われるので、回路内の遅延によって出力電圧が過剰に変化しても（オーバーシュートしても）、過剰に変化した出力電圧は直ちに自動的に補正される。したがって、バッファ回路１によれば、出力電圧をより正確に入力電圧に等しくすることができる。

なお、本実施形態に係るバッファ回路１については、以下の変形例を構成することができる。図６は、本発明の実施形態の変形例に係るプッシュプル型バッファ回路の回路図である。図６に示すバッファ回路５は、上述したバッファ回路１においてプッシュプル出力部４をプッシュプル出力部６に置換したものである。プッシュプル出力部６は、プッシュプル出力部４に、充電停止用スイッチとしてのＴＦＴ２７と、放電停止用スイッチとしてのＮ型ＴＦＴ２８とを追加したものである。

バッファ回路５では、ＴＦＴ２７はＶＤＤ配線とＴＦＴ２５の間に設けられ、ＴＦＴ２８はＶＳＳ配線とＴＦＴ２６の間に設けられる。より詳細には、ＴＦＴ２７のソース端子はＶＤＤ配線に接続され、ドレイン端子はＴＦＴ２５のソース端子に接続される。ＴＦＴ２８のソース端子はＶＳＳ配線に接続され、ドレイン端子はＴＦＴ２６のソース端子に接続される。ＴＦＴ２７のゲート端子にはスイッチ制御信号Ｘｄの反転信号が印加され、ＴＦＴ２８のゲート端子にはスイッチ制御信号Ｘｄが印加される。

駆動期間では、スイッチ制御信号Ｘｄはハイレベルに制御されるので、ＴＦＴ２７、２８はオン状態になり、バッファ回路５はバッファ回路１と同様に動作する。これに対してセットアップ期間では、スイッチ制御信号Ｘｄはローレベルに制御されるので、ＴＦＴ２７、２８はオフ状態になる。このため、ＴＦＴ２５、２６がオン状態になっても容量負荷９の充放電は行われない。

このようにプッシュプル出力部６は、ＶＤＤ配線と出力端子ＯＵＴの間にＴＦＴ２５と直列に設けられたＴＦＴ２７と、ＶＳＳ配線と出力端子ＯＵＴの間にＴＦＴ２６と直列に設けられたＴＦＴ２８とを含み、ＴＦＴ２７、２８は駆動期間においてオン状態に制御される。したがって、バッファ回路５によれば、容量負荷９の充放電を行う期間を駆動期間のみに制限することにより、回路の誤動作を防止することができる。また、非接続期間とセットアップ期間を独立して制御できるので、複数のソース線ＳＬを時分割で駆動することができる。具体的には、スイッチ１２とプッシュプル出力部６をソース線ＳＬごとに設け、それ以外の回路を複数のソース線ＳＬ間で共有することにより、小さい回路規模で多くのソース線ＳＬを時分割で駆動することができる。

本発明のプッシュプル型バッファ回路は、液晶表示装置のソースドライバ回路の出力段回路以外にも、入力電圧に基づき容量負荷を駆動する容量負荷駆動回路として種々の形態で利用することができる。

本発明の容量負荷駆動回路は、小型、低消費電力で、プロセスばらつきに強いという特徴を有するので、液晶表示装置のソースドライバ回路の出力段回路を始めとして、入力電圧に基づき容量負荷を駆動する種々の形態で利用することができる。

１、５…バッファ回路
２…電圧比較部
３…駆動制御部
４、６…プッシュプル出力部
９…容量負荷
１１〜１５…スイッチ
２１〜２８、４５…ＴＦＴ
３１〜３３…コンデンサ
３４…インバータ回路
４０…液晶表示装置
４１…液晶パネル
４２…画素回路
４３…ゲートドライバ回路
４４…ソースドライバ回路
４６…シフトレジスタ
４７…Ｄ／Ａ変換回路

Claims (6)

1. 入力電圧に基づき容量負荷を駆動する容量負荷駆動回路であって、
   入力端子から入力された入力電圧と出力端子から出力される出力電圧とを比較し、比較結果に応じた比較結果電圧を出力する電圧比較部と、
   第１期間ではそれぞれの初期レベルに設定され、第２期間では前記比較結果電圧に応じて変化する充電制御電圧と放電制御電圧を出力する駆動制御部と、
   前記充電制御電圧に基づき前記出力端子に接続された容量負荷を充電する充電回路と、前記放電制御電圧に基づき前記容量負荷を放電させる放電回路とを含むプッシュプル出力部とを備え、
   前記駆動制御部は、
   前記充電回路に対して前記充電制御電圧を出力する充電側増幅回路と、
   前記放電回路に対して前記放電制御電圧を出力する放電側増幅回路と、
   前記電圧比較部の出力と前記充電側増幅回路の入力とを容量結合するための充電側容量素子と、
   前記電圧比較部の出力と前記放電側増幅回路の入力とを容量結合するための放電側容量素子と、
   第１期間ではオン状態になり、前記充電側増幅回路の入力にオフ電圧を与える充電側セットアップスイッチと、
   第１期間ではオン状態になり、前記放電側増幅回路の入力にオフ電圧を与える放電側セットアップスイッチとを含み、
   第１期間では前記充電制御電圧と前記放電制御電圧をそれぞれ前記充電回路と前記放電回路が動作しないレベルに設定し、第２期間では前記比較結果電圧に基づき、前記出力電圧が前記入力電圧よりも低いときには前記充電制御電圧を前記充電回路が動作するレベルに設定し、前記出力電圧が前記入力電圧よりも高いときには前記放電制御電圧を前記放電回路が動作するレベルに設定することにより、前記出力電圧が前記入力電圧と等しくなるように前記充電回路と前記放電回路を選択的に動作させることを特徴とする、容量負荷駆動回路。
2. 前記電圧比較部は、
   前記入力端子と所定の節点の間に設けられ、第１期間でオン状態になる入力側選択スイッチと、
   前記出力端子と前記節点の間に設けられ、第２期間でオン状態になる出力側選択スイッチと、
   入力が前記節点に接続され、第１期間における前記入力電圧と第２期間における前記出力電圧とを比較して前記比較結果電圧を出力する比較回路とを含む、請求項１に記載の容量負荷駆動回路。
3. 前記比較回路は、
   インバータ回路と、
   前記インバータ回路の入力と前記節点の間に設けられた容量素子と、
   前記インバータ回路の入力と出力の間に設けられ、第１期間でオン状態になる短絡用スイッチとを含み、
   前記容量素子は、第１期間では前記入力電圧と前記インバータ回路の反転電圧との差を保持し、前記インバータ回路は、第２期間では前記出力電圧と前記入力電圧の差に前記反転電圧を加えた電圧に応じた電圧を前記比較結果電圧として出力することを特徴とする、請求項２に記載の容量負荷駆動回路。
4. 前記プッシュプル出力部は、
   前記充電回路として、高電圧側電源配線と前記出力端子の間に設けられ、前記充電制御電圧を用いて制御される充電用スイッチを含み、
   前記放電回路として、低電圧側電源配線と前記出力端子の間に設けられ、前記放電制御電圧を用いて制御される放電用スイッチを含む、請求項１に記載の容量負荷駆動回路。
5. 前記プッシュプル出力部は、
   前記高電圧側電源配線と前記出力端子の間に前記充電用スイッチと直列に設けられた充電停止用スイッチと、
   前記低電圧側電源配線と前記出力端子の間に前記放電用スイッチと直列に設けられた放電停止用スイッチとをさらに含む、請求項４に記載の容量負荷駆動回路。
6. 請求項１〜５のいずれかに記載の容量負荷駆動回路を用いて、画素回路に接続された信号線を駆動することを特徴とする、表示装置。

Images