JP2944302B2 - サンプリング回路 - Google Patents
サンプリング回路Info
- Publication number
- JP2944302B2 JP2944302B2 JP4134798A JP13479892A JP2944302B2 JP 2944302 B2 JP2944302 B2 JP 2944302B2 JP 4134798 A JP4134798 A JP 4134798A JP 13479892 A JP13479892 A JP 13479892A JP 2944302 B2 JP2944302 B2 JP 2944302B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- sampling
- output terminal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Description
【０００１】
【産業上の利用分野】本発明は、アナログディジタル変
換回路（以下、Ａ／Ｄ変換回路という）の入力部に用い
られるサンプリング回路に関するものである。
換回路（以下、Ａ／Ｄ変換回路という）の入力部に用い
られるサンプリング回路に関するものである。
【０００２】
【従来の技術】従来、この種の回路として図２に示すよ
うなものがあった。この回路は、入力端子２０１と出力
端子２０７とスイッチ２０３とサンプリングコンデンサ
２０５とから構成されており、逐次比較型Ａ／Ｄ変換器
のアナログ入力部によく用いられている。この回路は、
入力端子２０１にアナログ信号を入力し、このアナログ
信号をスイッチ２０３がＯＮの一定時間サンプリング
（充電）し、その後スイッチ２０３をＯＦＦにして、Ｏ
ＦＦする直前のアナログ電圧をサンプリングコンデンサ
２０５にホールドするというものである。このサンプリ
ング回路によれば、ホールド中にＡ／Ｄ変換を行うこと
ができるので変換中のアナログ信号が変化してもＡ／Ｄ
変換動作に影響を及ぼさない。
うなものがあった。この回路は、入力端子２０１と出力
端子２０７とスイッチ２０３とサンプリングコンデンサ
２０５とから構成されており、逐次比較型Ａ／Ｄ変換器
のアナログ入力部によく用いられている。この回路は、
入力端子２０１にアナログ信号を入力し、このアナログ
信号をスイッチ２０３がＯＮの一定時間サンプリング
（充電）し、その後スイッチ２０３をＯＦＦにして、Ｏ
ＦＦする直前のアナログ電圧をサンプリングコンデンサ
２０５にホールドするというものである。このサンプリ
ング回路によれば、ホールド中にＡ／Ｄ変換を行うこと
ができるので変換中のアナログ信号が変化してもＡ／Ｄ
変換動作に影響を及ぼさない。
【０００３】しかし、図２の回路では、アナログ信号源
の出力インピーダンスが高い場合、ＣＲ時定数が大きく
なりサンプリングコンデンサ２０５を充電する時間が長
くなってしまう。
の出力インピーダンスが高い場合、ＣＲ時定数が大きく
なりサンプリングコンデンサ２０５を充電する時間が長
くなってしまう。
【０００４】そこで、図３に示すように、入力端子２０
１とスイッチ２０３との間に、ボルテージフォロワモー
ドに設定したオペアンプ３０９を接続する回路が提案さ
れ、広く用いられている。一般的に、オペアンプの入力
インピーダンスは非常に高いので、アナログ信号源の出
力インピーダンスが高い（数１０ＫΩ以上）場合におい
ても、サンプリングコンデンサ２０５を急速に充電する
ことができるというのがこの回路の利点である。
１とスイッチ２０３との間に、ボルテージフォロワモー
ドに設定したオペアンプ３０９を接続する回路が提案さ
れ、広く用いられている。一般的に、オペアンプの入力
インピーダンスは非常に高いので、アナログ信号源の出
力インピーダンスが高い（数１０ＫΩ以上）場合におい
ても、サンプリングコンデンサ２０５を急速に充電する
ことができるというのがこの回路の利点である。
【０００５】
【発明が解決しようとする課題】しかしながら、図３に
示すような回路では、オペアンプを使用するために入力
するアナログ信号電圧が制限されてしまうという問題点
があった。
示すような回路では、オペアンプを使用するために入力
するアナログ信号電圧が制限されてしまうという問題点
があった。
【０００６】以下、オペアンプの内部を示す図４を用い
て、上記問題点を説明する。
て、上記問題点を説明する。
【０００７】オペアンプは、ＭＯＳトランジスタ４０７
〜４２３から構成されており、反転入力端子４０１は、
ＭＯＳトランジスタ（Ｐ型）４０７に接続され、非反転
入力端子４０３は、ＭＯＳトランジスタ（Ｐ型）４０９
に接続されている。このオペアンプをボルテージフォロ
ワ動作させるには、出力端子４０５と反転入力端子４０
１とを接続する。このオペアンプを動作させるには、各
ＭＯＳトランジスタが活性状態でなければならない。従
って、このオペアンプの反転入力端子４０１および非反
転入力端子４０３には、ＶDD〜（ＶDD−１．５）（Ｖ）
の範囲の電圧を入力することができない。（ＶDDは電源
電圧であり、例えば５Ｖである。）
〜４２３から構成されており、反転入力端子４０１は、
ＭＯＳトランジスタ（Ｐ型）４０７に接続され、非反転
入力端子４０３は、ＭＯＳトランジスタ（Ｐ型）４０９
に接続されている。このオペアンプをボルテージフォロ
ワ動作させるには、出力端子４０５と反転入力端子４０
１とを接続する。このオペアンプを動作させるには、各
ＭＯＳトランジスタが活性状態でなければならない。従
って、このオペアンプの反転入力端子４０１および非反
転入力端子４０３には、ＶDD〜（ＶDD−１．５）（Ｖ）
の範囲の電圧を入力することができない。（ＶDDは電源
電圧であり、例えば５Ｖである。）
【０００８】
【課題を解決するための手段】本発明は、以上の問題点
を解決するためにサンプリングコンデンサよりも十分に
容量の小さいプリサンプリングコンデンサにアナログ信
号を充電し、充電されたプリサンプリングコンデンサに
現われる電圧によって、接地電圧から電源電圧までフル
レンジで動作する相補型ＭＯＳインバータを制御し、こ
のインバータの出力でサンプリングコンデンサを充電す
るようにしたものである。
を解決するためにサンプリングコンデンサよりも十分に
容量の小さいプリサンプリングコンデンサにアナログ信
号を充電し、充電されたプリサンプリングコンデンサに
現われる電圧によって、接地電圧から電源電圧までフル
レンジで動作する相補型ＭＯＳインバータを制御し、こ
のインバータの出力でサンプリングコンデンサを充電す
るようにしたものである。
【０００９】
【作用】本発明によれば、入力するアナログ信号の電圧
およびインピーダンスに制限されずに、大容量のサンプ
リングコンデンサを素速く充電することができる。
およびインピーダンスに制限されずに、大容量のサンプ
リングコンデンサを素速く充電することができる。
【００１０】
【実施例】以下、図面を用いて本発明を説明する。
【００１１】図１は、本発明の第１の実施例を示す回路
図である。本発明のサンプリング回路は、入力端子１０
１および出力端子１２５と、プリサンプリングコンデン
サ１１１と、Ｐ型ＭＯＳトランジスタ１１５（以下、Ｐ
ＭＯＳトランジスタ１１５とする。）とＮ型ＭＯＳトラ
ンジスタ１１７（以下、ＮＭＯＳトランジスタ１１７と
する。）とから構成された相補型ＭＯＳインバータ１２
７（以下、ＣＭＯＳインバータ１２７とする。）とを有
している。そして、これら各端子および素子との間を選
択的に接続するスイッチ１０３，１０５，１０７，１０
９を有している。スイッチ１０３は、入力端子１０１と
節点１１９との間に接続されており、入力端子１０１に
入力されたアナログ信号電圧ＶA をプリサンプリングコ
ンデンサ１１１に伝達する。スイッチ１０５は、節点１
２１と節点１２３との間に接続されており、ＣＭＯＳイ
ンバータ１２７の入力端子と出力端子との間を選択的に
短絡させる。スイッチ１０７は、節点１１９と出力端子
１２５との間に接続されており、プリサンプリングコン
デンサ１１１と出力端子１２５とを選択的に短絡させ
る。スイッチ１０９は、節点１２３と出力端子１２５と
の間に接続され、ＣＭＯＳインバータの出力端子と出力
端子１２５とを選択的に短絡させる。１１３は、プリサ
ンプリングコンデンサ１１１よりも十分に容量が大きい
サンプリングコンデンサであり、出力端子１２５とＧＮ
Ｄ間に接続され（ＧＮＤには、接地電圧が印加されてい
る。）サンプリング回路から出力されたアナログ信号Ｖ
A を充電する。
図である。本発明のサンプリング回路は、入力端子１０
１および出力端子１２５と、プリサンプリングコンデン
サ１１１と、Ｐ型ＭＯＳトランジスタ１１５（以下、Ｐ
ＭＯＳトランジスタ１１５とする。）とＮ型ＭＯＳトラ
ンジスタ１１７（以下、ＮＭＯＳトランジスタ１１７と
する。）とから構成された相補型ＭＯＳインバータ１２
７（以下、ＣＭＯＳインバータ１２７とする。）とを有
している。そして、これら各端子および素子との間を選
択的に接続するスイッチ１０３，１０５，１０７，１０
９を有している。スイッチ１０３は、入力端子１０１と
節点１１９との間に接続されており、入力端子１０１に
入力されたアナログ信号電圧ＶA をプリサンプリングコ
ンデンサ１１１に伝達する。スイッチ１０５は、節点１
２１と節点１２３との間に接続されており、ＣＭＯＳイ
ンバータ１２７の入力端子と出力端子との間を選択的に
短絡させる。スイッチ１０７は、節点１１９と出力端子
１２５との間に接続されており、プリサンプリングコン
デンサ１１１と出力端子１２５とを選択的に短絡させ
る。スイッチ１０９は、節点１２３と出力端子１２５と
の間に接続され、ＣＭＯＳインバータの出力端子と出力
端子１２５とを選択的に短絡させる。１１３は、プリサ
ンプリングコンデンサ１１１よりも十分に容量が大きい
サンプリングコンデンサであり、出力端子１２５とＧＮ
Ｄ間に接続され（ＧＮＤには、接地電圧が印加されてい
る。）サンプリング回路から出力されたアナログ信号Ｖ
A を充電する。
【００１２】次に、このサンプリング回路の動作を説明
する。
する。
【００１３】図５は、本発明の第１の実施例の動作を説
明するタイムチャートである。タイムチャートの横軸
は、時間を示し、縦軸は、各スイッチのＯＮ，ＯＦＦの
状態を示すもので、便宜上、波形が立ち上がっている期
間をＯＮ状態とし、立ち下がっている期間をＯＦＦ状態
とする。
明するタイムチャートである。タイムチャートの横軸
は、時間を示し、縦軸は、各スイッチのＯＮ，ＯＦＦの
状態を示すもので、便宜上、波形が立ち上がっている期
間をＯＮ状態とし、立ち下がっている期間をＯＦＦ状態
とする。
【００１４】プリサンプリングモード このモードは、最終的にアナログ信号電圧ＶA を充電す
るためのサンプリングコンデンサ１１３の値〔例えば、
２５６（ｐＦ）〕とは無関係に、小容量〔１〜２（ｐ
Ｆ）〕のプリサンプリングコンデンサ１１１をアナログ
信号電圧ＶA で充・放電するモードであり、タイムチャ
ートのＡに相当する。
るためのサンプリングコンデンサ１１３の値〔例えば、
２５６（ｐＦ）〕とは無関係に、小容量〔１〜２（ｐ
Ｆ）〕のプリサンプリングコンデンサ１１１をアナログ
信号電圧ＶA で充・放電するモードであり、タイムチャ
ートのＡに相当する。
【００１５】まず、スイッチ１０３とスイッチ１０５を
ＯＮにし、スイッチ１０７と１０９をＯＦＦにする。入
力端子１０１に入力されたアナログ信号電圧ＶA は、ス
イッチ１０３を介して、節点１１９に伝達される。ＣＭ
ＯＳインバータ１２７の入力端子と出力端子との間は、
スイッチ１０５によって短絡されているため、節点１２
１と節点１２３は、ＣＭＯＳインバータ１２７のスレッ
ショルド電圧Ｖt 〔例えば、２．５（Ｖ）〕のレベルに
なる。従って、プリサンプリングコンデンサ１１１は、
アナログ信号電圧ＶA とスレッショルド電圧Ｖt の電圧
によってサンプリング（充電）される。
ＯＮにし、スイッチ１０７と１０９をＯＦＦにする。入
力端子１０１に入力されたアナログ信号電圧ＶA は、ス
イッチ１０３を介して、節点１１９に伝達される。ＣＭ
ＯＳインバータ１２７の入力端子と出力端子との間は、
スイッチ１０５によって短絡されているため、節点１２
１と節点１２３は、ＣＭＯＳインバータ１２７のスレッ
ショルド電圧Ｖt 〔例えば、２．５（Ｖ）〕のレベルに
なる。従って、プリサンプリングコンデンサ１１１は、
アナログ信号電圧ＶA とスレッショルド電圧Ｖt の電圧
によってサンプリング（充電）される。
【００１６】ボルテージフォロワモード 次に、タイムチャートのＢに示すように、スイッチ１０
３とスイッチ１０５をＯＦＦにする。するとでサンプ
リングされたプリサンプリングコンデンサ１１１の電荷
の逃げ道がなくなり、プリサンプリングコンデンサ１１
１は、一旦（ＶA −Ｖt ）の電圧をホールドする。その
後、スイッチ１０７とスイッチ１０９をＯＮにしてボル
テージフォロワモードに入る。このモードに入ると、節
点１１９と出力端子１２５とが短絡されるため、プリサ
ンプリングコンデンサ１１１に、新たにサンプリングコ
ンデンサ１１３が接続された状態になる。従って、各節
点に加わっている電圧が変動する。
３とスイッチ１０５をＯＦＦにする。するとでサンプ
リングされたプリサンプリングコンデンサ１１１の電荷
の逃げ道がなくなり、プリサンプリングコンデンサ１１
１は、一旦（ＶA −Ｖt ）の電圧をホールドする。その
後、スイッチ１０７とスイッチ１０９をＯＮにしてボル
テージフォロワモードに入る。このモードに入ると、節
点１１９と出力端子１２５とが短絡されるため、プリサ
ンプリングコンデンサ１１１に、新たにサンプリングコ
ンデンサ１１３が接続された状態になる。従って、各節
点に加わっている電圧が変動する。
【００１７】サンプリングコンデンサ１１３の一方の電
極に接続されている出力端子１２５の電圧は、未知であ
る（普通、前回のサンプリング結果が残っている。）
が、例えばＧＮＤレベルに近い状態であるとして、スイ
ッチ１０７とスイッチ１０９がＯＮになると、節点１１
９がＧＮＤレベルに引っぱられ、それにともない節点１
２１の電圧も同時に下降する。において節点１２１の
電圧は、ＣＭＯＳインバータ１２７のスレッショルド電
圧であったため、節点１２１の電圧が少しでも変動する
と、ＣＭＯＳインバータ１２７が動作状態になり、節点
１２３が素速くＶDDレベルもしくはＧＮＤレベルにな
る。
極に接続されている出力端子１２５の電圧は、未知であ
る（普通、前回のサンプリング結果が残っている。）
が、例えばＧＮＤレベルに近い状態であるとして、スイ
ッチ１０７とスイッチ１０９がＯＮになると、節点１１
９がＧＮＤレベルに引っぱられ、それにともない節点１
２１の電圧も同時に下降する。において節点１２１の
電圧は、ＣＭＯＳインバータ１２７のスレッショルド電
圧であったため、節点１２１の電圧が少しでも変動する
と、ＣＭＯＳインバータ１２７が動作状態になり、節点
１２３が素速くＶDDレベルもしくはＧＮＤレベルにな
る。
【００１８】今、節点１２１は、ＣＭＯＳインバータ１
２７のスレッショルド電圧よりも低くなったので、ＣＭ
ＯＳインバータ１２７は、ＶDDレベルを出力する。従っ
て、出力端子１２５の電圧が上昇しはじめる。これによ
り、出力端子１２５に接続されたサンプリングコンデン
サ１１３がＣＭＯＳインバータ１２７によって急速に充
電される。（ＣＭＯＳインバータ１２７の出力インピー
ダンスは非常に低いので、サンプリングコンデンサ１１
３の容量が大きくても、急速に充電される。）出力端子
１２５の電圧が上昇すると、節点１１９の電圧が上昇
し、それにともない節点１２１の電圧も同時に上昇す
る。そして、節点１１９の電圧がＣＭＯＳインバータ１
２７のスレッショルド電圧Ｖt を超えると、ＣＭＯＳイ
ンバータ１２７はＧＮＤレベルを出力し、今度は出力端
子１２５の電圧を降下させる。このような動作を繰り返
し、最終的に出力端子１２５の電圧は、プリサンプリン
グモード時において節点１１９に与えられたアナログ信
号電圧ＶA 近傍に安定する。また、上述の例とは逆に、
出力端子１２５がＶDDレベル〔５（Ｖ）〕に近い状態で
あるとすると、節点１１９は、ＶDDレベルに引っぱら
れ、それにともない節点１２１の電圧も同時に上昇す
る。そして、ＣＭＯＳインバータ１２７は、今度はＧＮ
Ｄレベルを出力し出力端子１２５の電圧を降下させ、サ
ンプリングコンデンサ１１３の電荷を放電する。このよ
うな動作を行い、先に述べたものと同様に出力端子１２
５の電圧はＶA 近傍に安定する。このように、このサン
プリング回路では、アナログ信号電圧がＧＮＤレベル〜
ＶDDレベルの広範囲であっても、ＣＭＯＳインバータ１
２７が常に活性状態であるため、サンプリングコンデン
サ１１３を充・放電することができる。
２７のスレッショルド電圧よりも低くなったので、ＣＭ
ＯＳインバータ１２７は、ＶDDレベルを出力する。従っ
て、出力端子１２５の電圧が上昇しはじめる。これによ
り、出力端子１２５に接続されたサンプリングコンデン
サ１１３がＣＭＯＳインバータ１２７によって急速に充
電される。（ＣＭＯＳインバータ１２７の出力インピー
ダンスは非常に低いので、サンプリングコンデンサ１１
３の容量が大きくても、急速に充電される。）出力端子
１２５の電圧が上昇すると、節点１１９の電圧が上昇
し、それにともない節点１２１の電圧も同時に上昇す
る。そして、節点１１９の電圧がＣＭＯＳインバータ１
２７のスレッショルド電圧Ｖt を超えると、ＣＭＯＳイ
ンバータ１２７はＧＮＤレベルを出力し、今度は出力端
子１２５の電圧を降下させる。このような動作を繰り返
し、最終的に出力端子１２５の電圧は、プリサンプリン
グモード時において節点１１９に与えられたアナログ信
号電圧ＶA 近傍に安定する。また、上述の例とは逆に、
出力端子１２５がＶDDレベル〔５（Ｖ）〕に近い状態で
あるとすると、節点１１９は、ＶDDレベルに引っぱら
れ、それにともない節点１２１の電圧も同時に上昇す
る。そして、ＣＭＯＳインバータ１２７は、今度はＧＮ
Ｄレベルを出力し出力端子１２５の電圧を降下させ、サ
ンプリングコンデンサ１１３の電荷を放電する。このよ
うな動作を行い、先に述べたものと同様に出力端子１２
５の電圧はＶA 近傍に安定する。このように、このサン
プリング回路では、アナログ信号電圧がＧＮＤレベル〜
ＶDDレベルの広範囲であっても、ＣＭＯＳインバータ１
２７が常に活性状態であるため、サンプリングコンデン
サ１１３を充・放電することができる。
【００１９】ダイレクトサンプリングモード 次に、タイムチャートのＣに示すように、スイッチ１０
３をＯＮにしスイッチ１０９をＯＦＦにすると、ＣＭＯ
Ｓインバータ１２７が出力端子１２５から切り離され、
またアナログ信号電圧が出力端子１２５にダイレクトに
入力され、サンプリングコンデンサ１１３をダイレクト
にサンプリングする。このモードは、で誤差を小さく
サンプリングすることが困難であるため設けられたもの
である。（ここで出力端子１２５に入力されるアナログ
信号電圧は、正確には先に入力されたアナログ信号電圧
ＶA と異なるが、このサンプリング回路の動作が非常に
高速であるため、後に行うＡ／Ｄ変換動作に与える影響
はほとんどない。） ホールドモード 次に、タイムチャートのＤに示すように、スイッチ１０
３とスイッチ１０７をＯＦＦにしてホールドモードに入
る。この状態で、サンプリングコンデンサ１１３にサン
プリングされたアナログ信号電圧が、次段に接続された
Ａ／Ｄ変換部でディジタル信号に変換される。
３をＯＮにしスイッチ１０９をＯＦＦにすると、ＣＭＯ
Ｓインバータ１２７が出力端子１２５から切り離され、
またアナログ信号電圧が出力端子１２５にダイレクトに
入力され、サンプリングコンデンサ１１３をダイレクト
にサンプリングする。このモードは、で誤差を小さく
サンプリングすることが困難であるため設けられたもの
である。（ここで出力端子１２５に入力されるアナログ
信号電圧は、正確には先に入力されたアナログ信号電圧
ＶA と異なるが、このサンプリング回路の動作が非常に
高速であるため、後に行うＡ／Ｄ変換動作に与える影響
はほとんどない。） ホールドモード 次に、タイムチャートのＤに示すように、スイッチ１０
３とスイッチ１０７をＯＦＦにしてホールドモードに入
る。この状態で、サンプリングコンデンサ１１３にサン
プリングされたアナログ信号電圧が、次段に接続された
Ａ／Ｄ変換部でディジタル信号に変換される。
【００２０】以上〜のモードを実行して、Ａ／Ｄ変
換の１周期を終了する。
換の１周期を終了する。
【００２１】次に、本発明の第２の実施例を説明する。
【００２２】図６は、本発明の第２の実施例を示す図で
ある。尚、図１と同一の構成のものには同一の符号を付
与してある。
ある。尚、図１と同一の構成のものには同一の符号を付
与してある。
【００２３】図６に示すサンプリング回路は、前述した
におけるボルテージフォロワ動作を急速に行うための
回路である。図１と異なる点は、節点１２３とスイッチ
１０９との間に、カップリングコンデンサ６０１および
６０３の各々を介してＣＭＯＳインバータ６０９および
６１１を各々接続したものである。これらのＣＭＯＳイ
ンバータ６０９および６１１は、ＣＭＯＳインバータ１
２７と同一の構成である。また、これらのＣＭＯＳイン
バータ６０９および６１１の入力端子と出力端子との間
には、各々スイッチ６０５とスイッチ６０７が接続され
ている。
におけるボルテージフォロワ動作を急速に行うための
回路である。図１と異なる点は、節点１２３とスイッチ
１０９との間に、カップリングコンデンサ６０１および
６０３の各々を介してＣＭＯＳインバータ６０９および
６１１を各々接続したものである。これらのＣＭＯＳイ
ンバータ６０９および６１１は、ＣＭＯＳインバータ１
２７と同一の構成である。また、これらのＣＭＯＳイン
バータ６０９および６１１の入力端子と出力端子との間
には、各々スイッチ６０５とスイッチ６０７が接続され
ている。
【００２４】図６に示す回路の動作は、図１に示す回路
と基本的には同じである。尚新たに追加されたスイッチ
６０５とスイッチ６０７は、スイッチ１０５と同期して
ＯＮ、ＯＦＦする。このように、インバータを複数段接
続することにより、前段のインバータの出力信号の微少
変化が後段にゆくに従い増幅されるので、ボルテージフ
ォロワ動作を急速に行うことができる。また、インバー
タを奇数段にすることによって、入力されたアナログ信
号電圧と同相のサンプリング結果を出力端子１２５から
得ることができる。
と基本的には同じである。尚新たに追加されたスイッチ
６０５とスイッチ６０７は、スイッチ１０５と同期して
ＯＮ、ＯＦＦする。このように、インバータを複数段接
続することにより、前段のインバータの出力信号の微少
変化が後段にゆくに従い増幅されるので、ボルテージフ
ォロワ動作を急速に行うことができる。また、インバー
タを奇数段にすることによって、入力されたアナログ信
号電圧と同相のサンプリング結果を出力端子１２５から
得ることができる。
【００２５】次に本発明の第３の実施例を説明する。
【００２６】図７は、本発明の第３の実施例を示す図で
ある。尚、図１と同一の構成のものには同一の符号を付
与してある。図７に示すサンプリング回路は、前述した
におけるダイレクトサンプリング動作を誤差なく実現
するための回路である。図１と異なる点は、入力端子１
０１と出力端子１２５との間にスイッチ７０１を接続し
たものである。
ある。尚、図１と同一の構成のものには同一の符号を付
与してある。図７に示すサンプリング回路は、前述した
におけるダイレクトサンプリング動作を誤差なく実現
するための回路である。図１と異なる点は、入力端子１
０１と出力端子１２５との間にスイッチ７０１を接続し
たものである。
【００２７】次に、この図７に示す回路の動作を説明す
る。
る。
【００２８】図８は本発明の第３の実施例の動作を説明
するタイムチャートである。この第３の実施例のサンプ
リング回路は、図１で示した第１の実施例のサンプリン
グ回路の動作と基本的には同じである。異なる点は、
Ｂ：ボルテージフォロワモードの後、一旦、全てのスイ
ッチをＯＦＦにし、その後、スイッチ７０１のみをＯＮ
にして、ダイレクトサンプリングを行う点である。この
第３の実施例のサンプリング回路によれば、ダイレクト
サンプリング時に、プリサンプリングコンデンサ１１１
が、出力端子１２５に接続されないので、プリサンプリ
ングコンデンサ１１１の容量による影響を受けないサン
プリングを実現できるという利点がある。
するタイムチャートである。この第３の実施例のサンプ
リング回路は、図１で示した第１の実施例のサンプリン
グ回路の動作と基本的には同じである。異なる点は、
Ｂ：ボルテージフォロワモードの後、一旦、全てのスイ
ッチをＯＦＦにし、その後、スイッチ７０１のみをＯＮ
にして、ダイレクトサンプリングを行う点である。この
第３の実施例のサンプリング回路によれば、ダイレクト
サンプリング時に、プリサンプリングコンデンサ１１１
が、出力端子１２５に接続されないので、プリサンプリ
ングコンデンサ１１１の容量による影響を受けないサン
プリングを実現できるという利点がある。
【００２９】次に、本発明の第４の実施例を説明する。
【００３０】図９は、本発明の第４の実施例を示す図で
ある。尚、前述した各実施例と同一の構成のものには、
同一の符号を付与してある。図９に示すサンプリング回
路は、図７で説明した第３の実施例の回路において、ボ
ルテージフォロワ動作を急速に行うための回路である。
図７と異なる点は、節点１２３とスイッチ１０９との間
に、カップリングコンデンサ６０１および６０３の各々
を介してＣＭＯＳインバータ６０９および６１１を各々
接続したものである。また、これらのＣＭＯＳインバー
タ６０９および６１１の入力端子と出力端子との間に
は、各々スイッチ６０５とスイッチ６０７が接続されて
いる。
ある。尚、前述した各実施例と同一の構成のものには、
同一の符号を付与してある。図９に示すサンプリング回
路は、図７で説明した第３の実施例の回路において、ボ
ルテージフォロワ動作を急速に行うための回路である。
図７と異なる点は、節点１２３とスイッチ１０９との間
に、カップリングコンデンサ６０１および６０３の各々
を介してＣＭＯＳインバータ６０９および６１１を各々
接続したものである。また、これらのＣＭＯＳインバー
タ６０９および６１１の入力端子と出力端子との間に
は、各々スイッチ６０５とスイッチ６０７が接続されて
いる。
【００３１】図９に示す回路の動作は、図７に示す回路
と基本的には同じである。尚、スイッチ６０５とスイッ
チ６０７は、スイッチ１０５と同期してＯＮ，ＯＦＦす
る。このようにインバータを複数段接続することによ
り、ボルテージフォロワ動作を急速に行うことができ
る。
と基本的には同じである。尚、スイッチ６０５とスイッ
チ６０７は、スイッチ１０５と同期してＯＮ，ＯＦＦす
る。このようにインバータを複数段接続することによ
り、ボルテージフォロワ動作を急速に行うことができ
る。
【００３２】また、以上説明した各実施例を低消費電力
化したい場合、例えば図１０に示すように、ＣＭＯＳイ
ンバータを構成するＰＭＯＳトランジスタ１１５とＮＭ
ＯＳトランジスタ１１７との間に、ＮＭＯＳトランジス
タ１００１を接続し、このＮＭＯＳトランジスタ１００
１のゲートにスタンバイ信号ＳＢＹを入力するような構
成とすれば良い。
化したい場合、例えば図１０に示すように、ＣＭＯＳイ
ンバータを構成するＰＭＯＳトランジスタ１１５とＮＭ
ＯＳトランジスタ１１７との間に、ＮＭＯＳトランジス
タ１００１を接続し、このＮＭＯＳトランジスタ１００
１のゲートにスタンバイ信号ＳＢＹを入力するような構
成とすれば良い。
【００３３】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、アナログ信号が有するインピーダンスが高い場
合でも、高速にサンプリングを実現できる。さらに、本
発明によれば、接地電圧と電源電圧間の幅広い範囲のア
ナログ信号をサンプリングすることができる。従って、
逐次比較型Ａ／Ｄ変換器、特にコンデンサラダー型等の
容量が大きいタイプのＡ／Ｄ変換器のサンプリング回路
として適用するとき、その効果は極めて大きい。
よれば、アナログ信号が有するインピーダンスが高い場
合でも、高速にサンプリングを実現できる。さらに、本
発明によれば、接地電圧と電源電圧間の幅広い範囲のア
ナログ信号をサンプリングすることができる。従って、
逐次比較型Ａ／Ｄ変換器、特にコンデンサラダー型等の
容量が大きいタイプのＡ／Ｄ変換器のサンプリング回路
として適用するとき、その効果は極めて大きい。
【図１】本発明の第１の実施例を示す図
【図２】従来のサンプリング回路
【図３】従来のサンプリング回路
【図４】オペアンプの内部を示す図
【図５】本発明の第１の実施例を説明するタイムチャー
ト
ト
【図６】本発明の第２の実施例を示す図
【図７】本発明の第３の実施例を示す図
【図８】本発明の第３の実施例を説明するタイムチャー
ト
ト
【図９】本発明の第４の実施例を説明するタイムチャー
ト
ト
【図１０】スタンバイモード機能を有するＣＭＯＳイン
バータを示す図
バータを示す図
１０１ 入力端子 １０３ スイッチ １０５ スイッチ １０７ スイッチ １０９ スイッチ １１１ プリサンプリングコンデンサ １１３ サンプリングコンデンサ １２５ 出力端子 １２７ ＣＭＯＳインバータ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−231499（ＪＰ，Ａ) 特開 昭59−116997（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 アナログ信号が入力される入力端子と第
１節点との間に接続された第１のスイッチと、 前記第１節点と第２節点との間に接続された容量と、 入力端子が前記第２節点に接続され出力端子が第３節点
に接続された相補型ＭＯＳインバータと、 前記相補型ＭＯＳインバータに並列に接続された第２の
スイッチと、 前記第３節点と出力端子との間に接続された第３のスイ
ッチと、 前記第１節点と前記出力端子との間に接続された第４の
スイッチとからなることを特徴とするサンプリング回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4134798A JP2944302B2 (ja) | 1992-05-27 | 1992-05-27 | サンプリング回路 |
| US08/062,753 US5410269A (en) | 1992-05-27 | 1993-05-18 | Sample-and-hold circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4134798A JP2944302B2 (ja) | 1992-05-27 | 1992-05-27 | サンプリング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05325587A JPH05325587A (ja) | 1993-12-10 |
| JP2944302B2 true JP2944302B2 (ja) | 1999-09-06 |
Family
ID=15136782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4134798A Expired - Fee Related JP2944302B2 (ja) | 1992-05-27 | 1992-05-27 | サンプリング回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5410269A (ja) |
| JP (1) | JP2944302B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648738A (en) * | 1994-11-01 | 1997-07-15 | Cirrus Logic, Inc. | Read channel having auto-zeroing and offset compensation, and power-down between servo fields |
| US5812626A (en) * | 1995-06-13 | 1998-09-22 | Matsushita Electric Industrial Co., Ltd. | Time counting circuit sampling circuit skew adjusting circuit and logic analyzing circuit |
| DE69709437T2 (de) * | 1996-05-21 | 2002-08-14 | Yozan Inc | Invertierende Verstärkerschaltung |
| US6597299B1 (en) * | 2001-04-30 | 2003-07-22 | Engim, Inc. | Compensation techniques for electronic circuits |
| KR100515300B1 (ko) * | 2003-10-07 | 2005-09-15 | 삼성에스디아이 주식회사 | 전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를이용한 역다중화 장치와 디스플레이 장치 |
| KR100983706B1 (ko) * | 2003-12-29 | 2010-09-24 | 엘지디스플레이 주식회사 | 아날로그 버퍼 및 그 구동방법 |
| KR101022581B1 (ko) * | 2003-12-30 | 2011-03-16 | 엘지디스플레이 주식회사 | 아날로그 버퍼 및 그를 이용한 액정 표시 장치 및 그 구동방법 |
| GB0416803D0 (en) * | 2004-07-27 | 2004-09-01 | Wood John | Rotary flash ADC |
| KR101102036B1 (ko) * | 2005-02-03 | 2012-01-04 | 엘지디스플레이 주식회사 | 아날로그 버퍼와 그를 이용한 액정 표시 장치 및 그 구동방법 |
| US7671574B1 (en) * | 2007-05-30 | 2010-03-02 | National Semiconductor Corporation | Ground voltage drop reduction circuit for a buck DC-DC converter |
| RU2454791C1 (ru) * | 2008-08-11 | 2012-06-27 | Шарп Кабусики Кайся | Схема возбуждения емкостной нагрузки и устройство отображения, включающее в себя ее |
| DE202019100080U1 (de) | 2019-01-09 | 2020-04-15 | WAGO Verwaltungsgesellschaft mit beschränkter Haftung | Vorrichtung zur Begrenzung einer Verlustleistung beim Abtasten eines digitalen Signals |
| US11159133B2 (en) * | 2019-12-17 | 2021-10-26 | The Boeing Company | Buffer circuit for radio frequency signals |
| TWI789101B (zh) * | 2021-11-05 | 2023-01-01 | 瑞昱半導體股份有限公司 | 前端取樣電路與訊號取樣方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58121809A (ja) * | 1982-01-14 | 1983-07-20 | Toshiba Corp | 増幅回路 |
| JPS58170213A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | 電圧比較回路 |
| US4523107A (en) * | 1982-04-23 | 1985-06-11 | Motorola, Inc. | Switched capacitor comparator |
| US4978872A (en) * | 1984-12-17 | 1990-12-18 | Hughes Aircraft Company | Integrating capactively coupled transimpedance amplifier |
| NL8501492A (nl) * | 1985-05-24 | 1986-12-16 | Philips Nv | Bemonster- en houd-schakelinrichting. |
| JPS6248117A (ja) * | 1985-08-27 | 1987-03-02 | Mitsubishi Electric Corp | チヨツパ型比較器 |
| US4691125A (en) * | 1986-10-03 | 1987-09-01 | Motorola, Inc. | One hundred percent duty cycle sample-and-hold circuit |
| US5180930A (en) * | 1991-05-17 | 1993-01-19 | National Semiconductor Corp. | Method and apparatus for reducing the effects of feedback switch charge injection into a plurality of serially connected sample data comparators |
-
1992
- 1992-05-27 JP JP4134798A patent/JP2944302B2/ja not_active Expired - Fee Related
-
1993
- 1993-05-18 US US08/062,753 patent/US5410269A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05325587A (ja) | 1993-12-10 |
| US5410269A (en) | 1995-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2944302B2 (ja) | サンプリング回路 | |
| US4429281A (en) | Integrator for a switched capacitor-filter | |
| US6967611B2 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
| US6437720B1 (en) | Code independent charge transfer scheme for switched-capacitor digital-to-analog converter | |
| US6046612A (en) | Self-resetting comparator circuit and method | |
| US5959469A (en) | Chopper comparator showing high speed and low power operations free of malfunction under variation of logical threshold voltage of invertor | |
| US20230314495A1 (en) | Capacitance measurement circuit | |
| JP3222276B2 (ja) | コンパレータ回路およびコンパレータ回路の制御方法 | |
| US4237390A (en) | Switching comparator | |
| JPH06112779A (ja) | 電圧比較回路 | |
| KR19990007064A (ko) | 쵸퍼형 전압 비교기 | |
| US20240094310A1 (en) | Switched capacitor integrator circuit with reference, offset cancellation and differential to single-ended conversion | |
| US10461763B2 (en) | Double data rate time interpolating quantizer with reduced kickback noise | |
| JPH05129848A (ja) | 差動増幅器のオフセツト電圧補償回路 | |
| JPH0434239B2 (ja) | ||
| JP3031738B2 (ja) | アナログ／ディジタル変換回路 | |
| US5165058A (en) | Voltage comparator with sample hold circuit | |
| US5905452A (en) | Current source cell apparatus for digital/analog converter | |
| JPH07248353A (ja) | 電源電流測定装置 | |
| JPS6365172B2 (ja) | ||
| JPS5829891B2 (ja) | Ａ／ｄ変換回路 | |
| JP2001111419A (ja) | チャージポンプ回路 | |
| JPS6318769B2 (ja) | ||
| JPH05110406A (ja) | 出力回路 | |
| CN117579077A (zh) | 一种基于电压自举的双模式比较器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |