JPS5829891B2 - Ａ／ｄ変換回路 - Google Patents

Description

【発明の詳細な説明】 （１）発明の利用分野 本発明は、アナログ情報をディジタル情報に変換するＡ
／Ｄ変換回路に関し、さらに詳しくは、マイクロプロセ
ッサの入出力インタフェイス等に用いられる、ＩＣ化を
目指したＡ／Ｄ変換回路に関するものである。

（２）従来技術 ＩＣ化可能な従来のＡ／Ｄ変換回路のうち比較的回路構
成が簡単なものに、容量の充放電を利用した第１図のＡ
／Ｄ変換回路がある。

これは入力電圧ｖＩで充電した容量電荷をＣＲ時定数で
放電させ放電時間Ｔをディジタルカウンタで計数するこ
とによりＡ／Ｄ変換を行なうものである。

この回路では放電電圧が一定のスレッショルド電圧ＶＴ
Ｈに降下するまでを計数するため、入力電圧Ｖ はスレ
ッショルド電圧ｖ、ｒＨより犬である必要■ があり、これが入力電圧レンジに制約を与える欠点とな
っている。

（３）発明の目的 本発明の目的は上記の問題を解決し、容量の充放電を利
用したＡ／Ｄ変換回路において、入力電圧レンジをより
広くし、かつＩＣ化が容易である。

Ａ／Ｄ変換回路を提供することにある。

（４）発明の総括説明 上記の目的を達成するため、本発明では入力電圧ｖＩ
を容量の一端に印加し、容量の他端に第１の電圧を印加
することにより、容量を充電し、その後、容量のこの他
端に第１の電圧と異なる第２の電圧を印加した状態でこ
の充電電荷を放電し、この容量の一端の電圧が所定値（
たとえば、スレツショウルド検出器のスレツショウルド
）に達スるまでの時間を計数するようにする。

このためには、この一端の放電開始時の電圧を、この計
数が可能となる値にするように第２の電圧が選ばれなけ
ればならないのはいうまでもない。

こうすることにより、この一端の電圧を放電時には充電
時と異なる電圧レベルから放電開始できるので、異なる
レンジの入力電圧をも測定可能となる。

たとえば、入力電圧がこの所定値より小さいときであっ
ても、第２の電圧と第１の電圧の差がこの所定値より大
きいように第２の電圧を選べば、放電開始電圧が所定値
より大になるため、放電時間の計数、すなわちＡ／Ｄ変
換が可能となる。

（５）実施例 以下、本発明を実施例を参照して詳細に説明する。

第１図は容量の充放電を利用した従来のＡ／Ｄ変換回路
である。

入力端子１０に入力電圧■。を接続し、スイッチＳ１
をオンとすると容量Ｃは入力電圧Ｖ□ まで充電される
。

このときスイッチＳ２はオフとする。

つぎにスイッチＳ１ をオフとし、スイッチＳ２をオン
とすると、容量Ｃの充電電荷ＣＶ、は抵抗Ｒを通して放
電する。

このときＰ点の電圧Ｖｐは時定数ＣＲで降下する。

Ｐ点の電圧Ｖ が一定のスレッショルド電圧ｖＴＨまで
降下したかどうかは、スレッショルド検出器１１で検出
できる。

したがって放電開始時にカウンタＮをスタートさせ、ス
レッショルド検出器１１がスレッショルド電圧ｖＴＨに
降下したことを検出する出力信号ＱでカウンタＮをスト
ップさせた場合、カウンタＮの内容Ｔに関し、次式が成
立する。

ただし、ｆはカウンタＮのクロック周波数である。

なおスレッショルド検出器１１の入力インピーダンスは
十分高いものとし、回路の寄生素子の影響も無視する。

（１） 、 （２）式によりアナログ入力電圧ｖ１はデ
ィジタル値Ｔに変換される。

第２図は第１図のＡ／Ｄ変換回路のタイムチャートを示
した図である。

ｔｏ時間だけ容量Ｃを入力電圧Ｖ で充電すると、充電
電圧はほぼＶ□と■ なるので、ここで放電を開始し、検出器１１の出力Ｑが
ＨｉｇｈからＬｏｗへ変化するまでの時間ｔ１をカウン
タＮで計数する。

このときｔｌ は、で表わされる。

入力電圧Ｖ、がスレッショルド電圧ｖＴ□より低いと第
２図からあきらかなように、時間ｔ１ の計数はできず
、Ａ／Ｄ変換は不可能となる。

第３図は上記の問題を解決し、より入力電圧レンジを広
くした本発明のＡ／Ｄ変換回路の基本回路を示す図であ
り、図のＰ点の電圧波形を示した図が第４図である。

スイッチＳ３をオン、Ｓ２゜Ｓ４ をオフとした状態で
、スイッチＳ、をオンすると入力端子１０に接続された
入力電圧ｖ１ で容量Ｃが充電され、このとき容量Ｃの
Ａ端子には第１の電圧としてアース電圧が印加され、Ｂ
端子にフ は入力電圧ｖ０が印加されるので、Ｂ端子の
充電電圧は最終的にｖｌに達する。

すなわち、Ｐ点の電圧ｖＰはＶｌとなる。

ここで８１ をオフし、スイッチＳ２をオンすると、充
電電荷Ｃｖ１は抵抗Ｒを通して放電し、ｖＰは第４図す
のように変化すｉ る。

この場合ｔ′に関しては（１）〜（３）式が成立し、第
１図の従来回路と同じＡ／Ｄ変換が行なわれる。

さて入力電圧Ｖ がスレッショルド電圧ＶＴ□より■ 小さい場合はつぎのようにしてＡ／Ｄ変換を可能にする
ことができる。

Ｓｌ、８３オンで容量Ｃに充電 電した後、スイッチＳ
１．Ｓ３をオフ、スイッチＳ４をオンとすると、容量Ｃ
のＡ端子には、第２の電圧としてバイアス電圧ＶＢが印
加されるのでＰ点の電圧Ｖ はバイアス電圧■８だけ加
算され、ｖ１＋ＶＢとなる。

この状態でスイッチＳ２ をオンデ して放電を開始し
、ｖＰがｖＴＨに降下するまでの時間ｔをカウンタＮで
計数しＴを得たとすると、次式が成立する。

このとき、Ｖｌ〉ｖＴＨ−ＶＢであればカウンタＮは時
間Ｔを計数でき、Ａ／Ｄ変換が可能である。

このように本回路はバイアス電圧ＶＢ とスイッチを追
加するだけで、従来回路の入力電圧ｖ１の制限を大幅に
改善することができる。

またスレッショルド検出器１１は通常の論理ゲートを多
段接続したもので十分作動しうるので、本発明の回路は
ＩＣ化、さらにはディジタルＩＣとのチップ上での共存
にも適している。

第３図のＡ／Ｄ変換回路では、入力電圧Ｖ がスレッシ
ョルド電圧ｖ、ｒＨよ■ り小のときは第４図ａのバイアス電圧ＶＢを利用した変
換方式、Ｖ工がＶＴＨより大のときは第４図すの従来の
変換方式、というように選択してル巾変換を行なうこと
も容易である。

第５図は第３図のＡ／Ｄ変換回路のスイッチをＭＯＳ−
ＦＥＴで実現した実施例である。

これらのスイッチは単一チャネルのＭＯＳ−ＦＥＴであ
るが、Ｃ−ＭＯＳのアナログスイッチを用いればさらに
スイッチ特性は改善される。

第６図は第３図のバイアス電圧を与える回路１２を通常
のインバータ１５で実現した実施例でアル。

インバータ１５のＬｏｗレベルトＨｉｇｈレベルの電位
差がバイアス電圧ＶＢに相当する。

容量Ｃの充電時はＬｏｗレベルとし、放電開始時にＨｉ
ｇｈレベルに切換えて動作させ、Ａ／Ｄ変換を行なう。

第７図は本発明のＡ／Ｄ変換回路の入力端子に基準電圧
端子１３とスイッチ５Ｒ２Ｓｏを追加し、Ａ／Ｄ変換回
路の入力電圧のひとつに基準電圧ｖＲを導入し、回路素
子（Ｃ，Ｒ，ＶＴ□等）のバラツキ、経時変化の影響を
消去することを目的としたＡ／Ｄ変換回路の実施例であ
る。

スレッショルド検出器１１は、インバータ１４の多段接
続で実現している。

第８図は第７図のＡ／Ｄ変換回路の動作のタイムチャー
トを示す図である。

最初にスイッチＳ。

をオンし、０電圧のＡ／Ｄ変換を行なうとカウンタＮで
Ｔ。

が得られる。つぎにスイッチＳ１ をオンし、入力電圧
ｖＩＮのＡ／Ｄ変換を行なうとカウンタＮでＴＩＮが得
られる。

最後にスイッチＳＲをオンし、基準電圧ｖＲのＡ／Ｄ変
換を行なうとカウンタＮでＴＲが得られる。

このとき次式が成立する。

となり、ｖＩＮはＣ２Ｒ２ｖＴＨの影響を受けない。

第７図のＡ／Ｄ変換回路ではバイアス電圧ＶＢはインバ
ータ１５の出力電圧で得るので、ＶＢのバラツキや経時
変化が問題となる。

この場合には第９図のようにバイアス電圧ＶＢのＡ／Ｄ
変換を同時に行ない、あらかじめカウンタＮでＴＢを得
ておけば、Ｖ、Ｎは、ＶＲとＴ。

＋ ＴＩＮ ｔ ＴＨｔ ＴＢの関数で、 となり、上記ＶＢの問題点は解決される。

第９図においてインバータ１５′は、インバータ１５と
同一特性とし、ｖＢ二ＶＢ′とする。

スイッチＳＢをオンし、ｖＢ′のＡ／Ｄ変換を行なって
カウンタでＴＢを得る。

この場合インバータ１５゜１５′の出力Ｌｏｗレベルば
ＯＶとし、ＨｉｇｈレベルばｖＢ、 ｖ、’とする。

２つのインバータ１５ 、１５’によるバイアス電圧Ｖ
Ｂ、ｖＢ′のバラツキが無視できない場合には、第１０
図のように、基準電圧を２種設けＡ／Ｄ変換を行なえば
よい。

第１０図において、入力端子１３．１３’にそれぞれ基
準電圧ＶＲ＋ ＶＲを入力してＡ／Ｄ変換を行ないカウ
ンタＮで、それぞれＴＲ２ＴＩを得たとする。

さらに入力電圧Ｖ□９．０電圧のＡ／Ｄ変換を行ないＴ
。

、Ｔ、Ｎを特徴とする特許を解いて得られる。

（６）まとめ 以上説明したごとく本発明によれば、容量の充放電を利
用した従来のＡ／Ｄ変換回路の入力電圧レンジを大幅に
拡大することができ、かつ回路構成が簡単でＩＣ化、デ
ィジタルＩＣとのチップ上での共存にも適している等、
その効果は大である。

【図面の簡単な説明】

第１図は容量の充放電を利用した従来のＡ／Ｄ変換回路
を示す図、第２図は第１図のＡ／Ｄ変換回路のタイムチ
ャートを示す図、第３図１は本発明のＡ／Ｄ変換回路の
基本回路を示す図、第４図は第３図の回路の電圧波形を
示す図、第５図は第３図のＡ／Ｄ変換回路のスイッチを
ＭＯＳ−ＦＥＴで実現した例を示す図、第６図は第３図
のＡ／Ｄ変換回路のバイアス電圧をインバータの出力電
圧で与える例を示す図、第７図は基準電圧を用いてＡ／
Ｄ変換回路の素子のバラツキ、経時変化等の影響を除去
する回路例を示す図、第８図は第７図のＡ／Ｉ）変換回
路の動作波形とタイムチャートを示す図、第９図はバイ
アス電圧のバラツキ、経時変化の影響を除去する回路例
を示す図、第１０図は２種こり基準電圧を導入して、素
子およびバイアス電圧のバラツキ、経時変化の影響を除
去する回路を示す図である。

Claims (1)

1. 【特許請求の範囲】 １ 容量素子と該容量素子の一端に第１の電圧を印加し
   た状態で該容量素子の他端から入力電圧を供給して該容
   量素子を充電する手段と、該充電電荷を放電する手段と
   、該放電時に該容量素子の該一端に所定値より大きい第
   ２の電圧を印加する手段と、該放電により該容量素子の
   該他端の電圧が該所定値に達するまでの時間を計数し、
   該計数値に応じたディジタル信号を出力する手段とを有
   するＡ／Ｄ変換回路。 ２ 該第２の電圧の印加手段は該入力電圧が該所定値よ
   り小さいときに該第２の電圧を印加し、該入力電圧が該
   所定値より大きいときには該第１の電圧を印加する手段
   である第１項のＡ／Ｄ変換回路。