KR900010513Y1 - 슈미트 트리거 출력 안정화 회로 - Google Patents

Abstract

내용 없음.

Description

슈미트 트리거 출력 안정화 회로

제1도는 슈미트트리거의 기본 회로도.

제2도는 제1도의 전달 특성도.

제3도는 종래의 스위치드 커패시터 슈미트트리거 회로도.

제4도는 제3도의 전달 특성도.

제5도는 본 고안의 회로도.

제6도는 본 고안 클럭신호의 파형도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 입력신호 보상 회로부 2 : 슈미트트리거 회로부

3 : 신호전달 회로부 4 : 스위치드 커패시터 회로부

IC₁: 비교기 IC₂: 버퍼

IC₃: CMOS S₁∼S₄: 스위치

C₁∼C₅: 커패시터 ψ₁∼ψ₂: 클럭신호

본 고안은 커패시터 및 CMOS를 이용한 슈미트트리거 회로에 관한 것으로, 특히 스위치드 커패시터회로에 연결되는 슈미트트리거 회로의 입력단에 입력신호 보상회로를 연결함으로써 안정된 출력특성을 얻기 위한 슈미트트리거 출력 안정화 회로에 관한 것이다.

일반적인 슈미트트리거 회로는 제1도에 도시한 바와 같이 비교기(IC)와 저항(R_1,R₂)으로 구성된다.

이와 같은 슈미트트리거 회로에서, 비교기(IC)의 출력단 전압이 그의 세츄레이션 전압(+Vsat)에서 세츄레이션 전압(-Vsat)으로 또는 그 역으로 천이하게 되는 상, 하한 임계 전압(VH,VL)은 다음과 같이 구해진다.

여기서 VR은 기준 전압이다.

따라서 상기한 슈미트트리거 회로는 상기 저항(R_1,R₂)비가 비슷하여 이력전위가 클경우에 집적회로상에서 용이하게 실시될 수 있다.

그러나 이력전위가 작아야하기 때문에 상기 저항(R_1,R₂)비가 커지게 될 경우에는 이를 집적회로상에 설계하기가 곤란하게 되며, 또한 임계전압에 크게 영향하는 상기 비교기(IC)의 출력전압(+Vast, -Vast)은 제품의 제조 공정마다 일률적인 것으로 되지 않기 때문에 정확한 이력전위에 대한 설계가 불가능한 문제가 있었다.

이러한 집적화 슈미트트리거 회로의 문제점에 대한 해결수단은 본 출원인이 앞서 특허출원한 슈미트트리거회로(출원번호 : 87-8448)에서 제시하고 있다.

즉, 제3도의 슈미트트리거 회로부(2)를 설계함에 있어, 저항대신 일정비율의 커패시터(C₁∼C₂)와 CMOS(IC₃)내의 트랜지스터가 교대동작하게 되어, 제4도에 도시하는 바와 같이, 그의 출력신호전압(V_o)의 상, 하한 전압은 각각 공급전압(VDD,VBB)으로 결정되어지며, 커패시터의 비로 임계전압 설계가 정확하게 구현되므로 낮은 상, 하한 출력 전위차를 가지는 슈미트트리거 회로의 직접화 및 그 설계가 용이하게 되며, 또한 균일한 상, 하한 전위차를 가지는 슈미트트리거 회로의 양산이 가능하게 된다.

이러한 슈미트트리거 회로의 전단에 스위치드 커패시터회로를 연결하여 사용하는 스위치드 커패시터 슈미트트리거 회로의 전 회로구성을 제3도에 따라 설명하면 다음과 같다.

스위치드 커패시터 회로부(4)의 출력이, 교대로 발생되는 클럭신호(ψ_1,ψ₂)에 따라 동작하게 되는 스위치(S_1,S₂)와 입력신호 축적용 및 고주파 제거용 각 커패시터(C_3,C₄)와 버퍼(IC₂)로 구성되는 신호 전달회로부(3)를 통하여, 상기에서 설명한 슈미트트리거 회로부(2)의 입력신호전압(Vi)로 인가되게 연결 구성한다.

이와 같이 구성되는 스위치드 커패시터 슈미트트리거 회로의 동작을 설명하면 다음과 같다.

스위치드 커패시터 회로(4)의 출력파형은 샘플링 주파수에 따른 계단파로 출력되는데, 이 신호는 클럭신호(ψ₂)가 나타나 스위치(S₂)가 클로즈될때 커패시터(C₃)에 충전이 된다.

다음 클럭신호(ψ₁)가 나타나면 스위치(S₂)는 오픈되고 스위치(S₁)는 클로즈 되므로, 커패시터(C₃)에 충전된 신호 성분은 커패시터(C₄)에서 고주파 성분이 제거된 후, 버퍼(IC₂)를 통하여 슈미트트리거 회로부(2)의 입력신호전압(Vi)으로 입력이된다.

이때 버퍼(IC₂)는, 낮은 임계전압 설계시 커패시터(C₂)의 용량이 크게 되므로, 이 커패시터(C₁)가 클럭신호(ψ₁)동안 충분히 입력신호를 흡수할 수 있게하는 역할을 하게 된다.

이 회로에서 구형파 출력신호전압(Vo)의 펄스폭을 결정하게 되는 CMOS(IC₃)의 상, 하한 세츄레이션전압(VH,VL)은 다음과 같이 구해진다.

즉, VH는 VR=의 조건을 만족하는 입력신호 전압(Vi)으로, VL은 VR=의 조건을 만족하는 입력신호 전압(Vi)으로 결정된다.

그러나, 이와 같은 종래의 스위치드 커패시터 슈미트트리거 회로에서는 다음과 같은 문제점이 있게 된다.

클럭신호(ψ₁)시 커패시터(C₃)에 충전된 신호가 버퍼(IC₂)를 통하여 슈미트트리거 회로부(2)로 입력이 되는데, 이때 커패시터(C₃)에서의 누설전류와 버퍼(IC₂) 출력단위 드레인 및 소오스간에 정션 누설 전류가 발생하게 된다.

그러므로 클럭신호(ψ₂)시에는 출력신호(V0)가 바뀌지 말아야 하는데도 불구하고 임계전압 근처에서 입력신호 전압(Vi)이 변하게 되어 출력신호 전안(Vo)이 바뀌는 문제가 있었다.

본 고안은 이와 같은 문제점을 해결하기 위해 안출된 것으로, 본 고안의 목적은 스위치드 커패시터 슈미트트리거 회로에서 커패시터 및 버퍼에서의 누설 전류에 의한 출력신호의 오차를 최소화 시킬수 있는 슈미트트리거 출력 안정화 회로를 제공하는데 있다.

본 고안의 특징은 스위치드 커패시터 회로부, 신호전달 회로부 및 슈미트트리거 회로부터 구성되는 스위치드 커패시터 슈미트트리거 회로에 있어서, 상기 슈미트트리거 회로부의 입력단에 클럭신호에 따르는 스위치와 커패시터로 구성된 입력신호 보상 회로부를 연결하여 회로의 출력을 안정화 시킬수 있는 슈미트트리거 출력 안정화 회로에 있는 것이다.

본 고안의 일실시예를 첨부한 도면에 따라 상세히 설명하면 다음과 같다.

제5도에서, 스위치드 커패시터 회로부(4)의 출력신호가 스위치(S_1,S₁) 커패시터(C_3,C₄) 및 버퍼(IC₂)로 구성되는 신호전달 회로부(3)를 통하여 비교기(IC₁), 커패시터(C_1,C₂) 및 CMOS(IC₃)로 구성되는 슈미트트리거 회로부(2)로 입력되게 연결하고, 상기 슈미트트리거 회로부(2)의 비교기(IC₁)의 반전입력단에 스위치(S_3,S₄) 및 커패시터(C₅)로 구성되는 입력신호 보상회로부(1)를 연결하여 구성한다.

이와 같이 구성되는 본 고안의 작용 및 효과를 설명하면 다음과 같다.

클럭신호(ψ₁)시에는 스위치(S_1,S₂)가 클로즈 되고 클럭신호(ψ₂)시에는 스위치(S_2,S₄)가 클로즈 된다.

또한, 상기 클럭신호(ψ₁,ψ₂)가 서로 중첩되지 않도록 클럭신호(ψ_1,ψ₂) 사이에는 시간차(△t)를 가지게 된다.

이에 대한 도시가 제6도에 나타나 있다.

스위치드 커패시터 회로부(4)에서 출력되는 계단파신호는 클럭신호(ψ₂)동안 클로즈 되는 스위치(S₂)에 의해 커패시터(C₃)에 충전이 되고, 이때 스위치(S₄)에 의해서는 커패시터(C₅)가 방전이 된다.

이후 클럭신호(ψ₁)가 발생되면 스위치(S_2,S₄)는 오픈되고 스위치(S_1,S₂)가 클로즈 되므로 커패시터(C₃)에 충전된 신호성분이 버퍼를 통하여 슈미트트리거 회로부(2)로 입력이 되고, 이 입력신호 전위(Vi)와 CMOS출력단(IC₃)의 출력전압(Vo)에 의하여 발생하는 커패시터(C_1,C₂)의 전하 변화량이 커패시터(C₅)에 충전된다.

이때, 커패시터(C₅)의단자가 비교기(IC₁)의 비반전단자 입력전압과 동일한 기준전압(VR)에 연결되어 있으므로 클럭신호(ψ₁)시 스위치(S_1,S₂)가 클로즈 되어있을 경우는 제3도와 동한한 임계 전위를 갖게 된다.

그러나, 클럭신호(ψ₂)가 인가되어 스위치(S_2,S₄)가 클로즈 되면 버퍼(IC₂) 및 커패시터의 누설 전류에 의한 변화분 이상으로 클럭신호(ψ₁)시 충전된 커패시터(C₅)를 양단에서 공급되는 기준전압(VR)에 의하여 방전시키게 되므로, 입력신호가 슈미트트리거 회로부(2)에 가해지지않는 클럭신호(ψ₂)시 CMOS(IC₃) 출력단의 출력상태가 바뀌지 않게 되는 것이다.

따라서 출력신호(Vo)에 대한 펄스폭을 결정하게 되는 상, 하한 세츄레이션 전압은 다음과 같이 구해지게 된다.

즉 VH는 VR=의 조건을 만족하는 입력신호전압(Vi)으로, VL은 VR=의 조건을 만족하는 입력신호전압(Vi)으로 결정된다.

이때 커패시터(C)의 설계는 주변 소자의 누설 전류분을 고려하여 안정화 될 수 있는 커패시터의 용량을 설계한다.

실질적인 출력신호전압(Vo)의 값은 입력신호 보상 회로부(1)를 갖지않게 종래의 스위치 커패시터 슈미트트리거회로에서의 이론상의 임계전위와 동일하다.

이상에서 설명한 바와 같은 본 고안은 슈미트트리거회로내의 누설전류등에 의한 입력신호 전압대 출력신호전압의 오차가 최소화 되므로, 슈미트트리거의 출력이 안정화 되어 고도의 정밀도가 요구되는 고급회로에 적합하게 되는 특징이 있다.

Claims (1)

1. 스위치 커패시터 회로부(4), 신호 전달 회로부(3) 및 슈미트트리거 회로부(2)로 구성되는 스위치드 커패시터 슈미트트리거 회로에 있어서, 스위치(S_3,S₄) 및 커패시터(C₅)로 구성된 입력신호 보상회로부(1)를 상기 슈미트트리거회로부(2)내의 비교기(IC₁)의 반전 입력단(-)과 귀환되는 상기 슈미트트리거회로부(2) 내의 CMOS(IC₃)의 출력단에 연결하여 구성됨을 특징으로 하는 슈미트트리거 출력 안정화 회로.