JPH0119301B2 - - Google Patents
Info
- Publication number
- JPH0119301B2 JPH0119301B2 JP55097443A JP9744380A JPH0119301B2 JP H0119301 B2 JPH0119301 B2 JP H0119301B2 JP 55097443 A JP55097443 A JP 55097443A JP 9744380 A JP9744380 A JP 9744380A JP H0119301 B2 JPH0119301 B2 JP H0119301B2
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- pulse train
- circuit
- pulses
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 36
- 238000005070 sampling Methods 0.000 claims description 17
- 230000003213 activating effect Effects 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/005—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which one of the oscillations is, or is converted into, a signal having a special waveform, e.g. triangular
- H03D13/006—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which one of the oscillations is, or is converted into, a signal having a special waveform, e.g. triangular and by sampling this signal by narrow pulses obtained from the second oscillation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/18—Controlling the angular speed together with angular position or phase
- H02P23/186—Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は、作動中第１および第２の入力端子に
それぞれ供給される第１および第２のパルス列間
の位相差を表わす信号を出力端子に生じるように
構成した位相比較回路に関するものである。
それぞれ供給される第１および第２のパルス列間
の位相差を表わす信号を出力端子に生じるように
構成した位相比較回路に関するものである。
この種類の位相比較回路においては、第２パル
ス列の各パルスによつてランプ波発生器を起動さ
せている。また、第２パルス列のパルスの発生に
応答するランプ波の発生中に現われる第１パルス
列のパルスによりサンプリング回路がランプ波発
生器の出力信号をサンプリングするようにし、得
られたサンプル値が第１パルス列のパルスと第２
パルス列のパルスとの間の時間差、従つて２つの
パルス列間の瞬時的な位相差を表わすようにして
いる。第１パルス列のパルスが第２パルス列のパ
ルスよりも先行する場合（負の位相の場合）にも
位相差を決定しうるようにする為に、第１パルス
列のパルスを第２パルス列の公称周期の半分に相
当する期間だけ遅延させた後にサンプリング回路
に供給している。位相差が零に等しい場合には、
サンプリング回路によつて得られたサンプル値
は、ランプ波発生器によつて生ぜしめられるのこ
ぎり波がこののこぎり波の周期の半分に達した値
に相当する。
ス列の各パルスによつてランプ波発生器を起動さ
せている。また、第２パルス列のパルスの発生に
応答するランプ波の発生中に現われる第１パルス
列のパルスによりサンプリング回路がランプ波発
生器の出力信号をサンプリングするようにし、得
られたサンプル値が第１パルス列のパルスと第２
パルス列のパルスとの間の時間差、従つて２つの
パルス列間の瞬時的な位相差を表わすようにして
いる。第１パルス列のパルスが第２パルス列のパ
ルスよりも先行する場合（負の位相の場合）にも
位相差を決定しうるようにする為に、第１パルス
列のパルスを第２パルス列の公称周期の半分に相
当する期間だけ遅延させた後にサンプリング回路
に供給している。位相差が零に等しい場合には、
サンプリング回路によつて得られたサンプル値
は、ランプ波発生器によつて生ぜしめられるのこ
ぎり波がこののこぎり波の周期の半分に達した値
に相当する。
しかし、上述した既知の位相比較回路の場合、
零を含む位相差を決定しうる精度が、前述した遅
延がのこぎり波の周期の半分に等しくなる精度に
よつて決まるという欠点がある。更に、この遅延
が固定されていても、位相比較回路はパルス列が
ある特定の周波数を有する場合のみ満足に作動し
うるにすぎない。その理由は、この周波数が変化
することにより、位相差が零に等しい場合に、得
られるサンプル値を変化させてしまう為である。
零を含む位相差を決定しうる精度が、前述した遅
延がのこぎり波の周期の半分に等しくなる精度に
よつて決まるという欠点がある。更に、この遅延
が固定されていても、位相比較回路はパルス列が
ある特定の周波数を有する場合のみ満足に作動し
うるにすぎない。その理由は、この周波数が変化
することにより、位相差が零に等しい場合に、得
られるサンプル値を変化させてしまう為である。
本発明の目的は、上述した欠点が生じない前述
した種類の比較回路を提供せんとするにある。
した種類の比較回路を提供せんとするにある。
本発明は、作動中第１および第２の入力端子に
それぞれ供給される第１および第２のパルス列間
の位相差を表わす信号を出力端子に生じるように
構成した位相比較回路において、該位相比較回路
が、起動可能な第１および第２電流源と、起動可
能な定電圧源と、サンプリング回路と、一端が基
準電圧源に、他端が前記の第１電流源、前記の第
２電流源、前記の定電圧源および前記のサンプリ
ング回路にそれぞれ接続されたコンデンサと、前
記の位相比較回路の第１および第２入力端子にそ
れぞれ結合された第１および第２制御入力端子を
有する制御回路とを具えており、前記の制御回路
は、前記の第１電流源の起動入力端子に結合さ
れ、第１のパルス列のパルスが前記の制御回路の
前記の第１制御入力端子に存在するも第２のパル
ス列のパルスが前記の第２制御入力端子に存在し
ない期間の間前記の第１電流源を起動せしめるよ
うにする第１出力端子と、前記の第２電流源の起
動入力端子に結合され、第２のパルス列のパルス
が前記の第２制御入力端子に存在するも第１パル
ス列のパルスが前記の第１制御入力端子に存在し
ない期間の間前記の第２電流源を起動せしめるよ
うにする第２出力端子と、前記の定電圧源の起動
入力端子に結合され、第１パルス列のパルスが前
記の第１制御入力端子に存在せず、第２パルス列
のパルスが前記の第２制御入力端子に存在する期
間の間前記の定電圧源を起動せしめるようにする
第３出力端子と、前記のサンプリング回路の起動
入力端子に結合され、第１パルス列のパルスが前
記の第１制御入力端子に存在し且つ第２パルス列
のパルスが前記の第２制御入力端子に存在する期
間の間前記のサンプリング回路を起動せしめるよ
うにする第４出力端子とを有していることを特徴
とする。
それぞれ供給される第１および第２のパルス列間
の位相差を表わす信号を出力端子に生じるように
構成した位相比較回路において、該位相比較回路
が、起動可能な第１および第２電流源と、起動可
能な定電圧源と、サンプリング回路と、一端が基
準電圧源に、他端が前記の第１電流源、前記の第
２電流源、前記の定電圧源および前記のサンプリ
ング回路にそれぞれ接続されたコンデンサと、前
記の位相比較回路の第１および第２入力端子にそ
れぞれ結合された第１および第２制御入力端子を
有する制御回路とを具えており、前記の制御回路
は、前記の第１電流源の起動入力端子に結合さ
れ、第１のパルス列のパルスが前記の制御回路の
前記の第１制御入力端子に存在するも第２のパル
ス列のパルスが前記の第２制御入力端子に存在し
ない期間の間前記の第１電流源を起動せしめるよ
うにする第１出力端子と、前記の第２電流源の起
動入力端子に結合され、第２のパルス列のパルス
が前記の第２制御入力端子に存在するも第１パル
ス列のパルスが前記の第１制御入力端子に存在し
ない期間の間前記の第２電流源を起動せしめるよ
うにする第２出力端子と、前記の定電圧源の起動
入力端子に結合され、第１パルス列のパルスが前
記の第１制御入力端子に存在せず、第２パルス列
のパルスが前記の第２制御入力端子に存在する期
間の間前記の定電圧源を起動せしめるようにする
第３出力端子と、前記のサンプリング回路の起動
入力端子に結合され、第１パルス列のパルスが前
記の第１制御入力端子に存在し且つ第２パルス列
のパルスが前記の第２制御入力端子に存在する期
間の間前記のサンプリング回路を起動せしめるよ
うにする第４出力端子とを有していることを特徴
とする。
所定のパルス列中にパルスが存在するか存在し
ないかに関する記述は、本明細書においては単
に、関連する信号が２つの可能なレベルのうちの
一方のレベルを有する時間とこの信号が他方のレ
ベルを有する時間との間を区別する為に用いたも
のである。従つて、この信号は、パルスが“存
在”する場合に、このパルスが存在しない場合に
有するレベルよりも高い実際上の値を有するよう
にもまた低い実際上の値を有するようにもするこ
とができる。
ないかに関する記述は、本明細書においては単
に、関連する信号が２つの可能なレベルのうちの
一方のレベルを有する時間とこの信号が他方のレ
ベルを有する時間との間を区別する為に用いたも
のである。従つて、この信号は、パルスが“存
在”する場合に、このパルスが存在しない場合に
有するレベルよりも高い実際上の値を有するよう
にもまた低い実際上の値を有するようにもするこ
とができる。
前述した２つの電流源と１つの定電圧源との３
つの中で１つの出力電圧は零とすることができ
る。
つの中で１つの出力電圧は零とすることができ
る。
本発明による上述した位相比較回路には遅延装
置やランプ波発生器のいずれをも設ける必要がな
い為、前述した欠点は生じない。更に、本発明に
よる位相比較回路は２つのパルス列の周波数が変
化した場合でも満足に作動しうる。更に、２つの
パルス列の一方或いは双方からパルスが時々消滅
することによつても本発明による位相比較回路の
正しい作動は妨害を受けない。
置やランプ波発生器のいずれをも設ける必要がな
い為、前述した欠点は生じない。更に、本発明に
よる位相比較回路は２つのパルス列の周波数が変
化した場合でも満足に作動しうる。更に、２つの
パルス列の一方或いは双方からパルスが時々消滅
することによつても本発明による位相比較回路の
正しい作動は妨害を受けない。
以下図面につき説明する。
第１図は既知の位相比較回路を示し、この位相
比較回路は、第１パルス列Ａおよび第２パルス列
Ｂがそれぞれ供給される第１入力端子１および第
２入力端子２を有する。モータ制御系では、例え
ば第２パルス列Ｂを基準パルス列とし、第１パル
ス列Ａをタコジエネレータから生じるパルス列と
することができる。入力端子２にはランプ波発生
器３が接続されており、このランプ波発生器３は
入力端子２にパルスが現われる度にリセツトされ
る。入力端子１は、パルス列Ｂが入力端子２に供
給されている際にランプ波発生器３の出力端子に
現われるのこぎり波VSの公称周期の半分に等し
い遅延を行なう遅延回路網６を経てスイツチ４
（このスイツチは電子スイツチとするのが好まし
い）の制御端子に接続されており、このスイツチ
４はその制御端子にパルスが現われる度にサンプ
リングコンデンサ５をランプ波発生器３の出力端
子に短期間接続する。コンデンサ５における電圧
は出力端子７に現われる。
比較回路は、第１パルス列Ａおよび第２パルス列
Ｂがそれぞれ供給される第１入力端子１および第
２入力端子２を有する。モータ制御系では、例え
ば第２パルス列Ｂを基準パルス列とし、第１パル
ス列Ａをタコジエネレータから生じるパルス列と
することができる。入力端子２にはランプ波発生
器３が接続されており、このランプ波発生器３は
入力端子２にパルスが現われる度にリセツトされ
る。入力端子１は、パルス列Ｂが入力端子２に供
給されている際にランプ波発生器３の出力端子に
現われるのこぎり波VSの公称周期の半分に等し
い遅延を行なう遅延回路網６を経てスイツチ４
（このスイツチは電子スイツチとするのが好まし
い）の制御端子に接続されており、このスイツチ
４はその制御端子にパルスが現われる度にサンプ
リングコンデンサ５をランプ波発生器３の出力端
子に短期間接続する。コンデンサ５における電圧
は出力端子７に現われる。
第１図に示す回路の作動は以下の通りである。
入力端子２に供給されるパルス列Ｂのパルスがラ
ンプ電圧の発生を開始する。入力端子１に生じた
パルス列Ａのパルスが遅延回路網６による遅延時
間に等しい時間後の所定瞬時にスイツチ４の制御
入力端子に現われる為にこのスイツチ４がこの所
定瞬時に短時間閉成されると、コンデンサ５の端
子間電圧、すなわち出力端子７における電圧はこ
の瞬時におけるランプ電圧の値に等しくなる。こ
の値はランプ電圧が開始する瞬時と、この値をサ
ンプリングする瞬時との間の時間差に直線的に比
例する。この時間差から遅延回路網６による遅延
時間を引いた時間はパルス列ＡおよびＢ間の位相
差に比例し、遅延回路網６によつて得られる遅延
時間がのこぎり波の周期の半分に正確に等しいも
のとすると上記の位相差が零に等しければのこぎ
り波の値はこののこぎり波の各周期の1/2の位置
でサンプリングされる。
入力端子２に供給されるパルス列Ｂのパルスがラ
ンプ電圧の発生を開始する。入力端子１に生じた
パルス列Ａのパルスが遅延回路網６による遅延時
間に等しい時間後の所定瞬時にスイツチ４の制御
入力端子に現われる為にこのスイツチ４がこの所
定瞬時に短時間閉成されると、コンデンサ５の端
子間電圧、すなわち出力端子７における電圧はこ
の瞬時におけるランプ電圧の値に等しくなる。こ
の値はランプ電圧が開始する瞬時と、この値をサ
ンプリングする瞬時との間の時間差に直線的に比
例する。この時間差から遅延回路網６による遅延
時間を引いた時間はパルス列ＡおよびＢ間の位相
差に比例し、遅延回路網６によつて得られる遅延
時間がのこぎり波の周期の半分に正確に等しいも
のとすると上記の位相差が零に等しければのこぎ
り波の値はこののこぎり波の各周期の1/2の位置
でサンプリングされる。
第２図に示す本発明の一例の位相比較回路は論
理ゲート回路１２を有し、この論理ゲート回路１
２に、パルス列ＡおよびＢがそれぞれ供給される
入力端子１および２を接続する。論理ゲート回路
１２は出力端子８，９，１０および１１をそれぞ
れ有し、これらの出力端子には作動中信号Ｃ，
Ｄ，ＥおよびＦがそれぞれ生じる。これらの信号
Ｃ，Ｄ，ＥおよびＦには信号ＡおよびＢを用いた
次の論理関係を与える。
理ゲート回路１２を有し、この論理ゲート回路１
２に、パルス列ＡおよびＢがそれぞれ供給される
入力端子１および２を接続する。論理ゲート回路
１２は出力端子８，９，１０および１１をそれぞ
れ有し、これらの出力端子には作動中信号Ｃ，
Ｄ，ＥおよびＦがそれぞれ生じる。これらの信号
Ｃ，Ｄ，ＥおよびＦには信号ＡおよびＢを用いた
次の論理関係を与える。
Ｃ＝Ａ・
Ｄ＝・
Ｅ＝・Ｂ
Ｆ＝Ａ・Ｂ
第２図の位相比較回路は更にコンデンサ１７を
有し、作動中このコンデンサ１７の端子間に信号
Ｇが生じる。このコンデンサ１７は、信号Ｃによ
つて制御されるスイツチ１３と抵抗１５とを経
て、正電圧＋VBが得られる端子に接続するとと
もに、信号Ｅによつて制御されるスイツチ１４と
抵抗１６とを経て、負電圧−VBが得られる端子
に接続する。従つて、スイツチ１３と、抵抗１５
と、正電圧＋VBとの組合せが起動可能な第１電
流源を構成し、スイツチ１４と、抵抗１６と、負
電圧―VBとが起動可能な第２電流源を構成する。
また、信号Ｄによつて制御されるスイツチ１８を
コンデンサ１７と並列に接続する。このスイツチ
１８は実質上、出力電圧が零となる起動可能な定
電圧源を構成する。コンデンサ１７の端子間電圧
Ｇは、このコンデンサ１７を信号Ｆにより制御さ
れるスイツチ４を経て、サンプリングコンデンサ
５が接続されている出力端子７に接続することに
よりサンプリングすることができ、サンプリング
コンデンサ５の端子間には作動中電圧Ｈが生じ
る。スイツチ４，１３，１４および１８はこれら
の各別の制御信号が論理値“１”のときにそれぞ
れ閉成し、それ以外でそれぞれ開放する。
有し、作動中このコンデンサ１７の端子間に信号
Ｇが生じる。このコンデンサ１７は、信号Ｃによ
つて制御されるスイツチ１３と抵抗１５とを経
て、正電圧＋VBが得られる端子に接続するとと
もに、信号Ｅによつて制御されるスイツチ１４と
抵抗１６とを経て、負電圧−VBが得られる端子
に接続する。従つて、スイツチ１３と、抵抗１５
と、正電圧＋VBとの組合せが起動可能な第１電
流源を構成し、スイツチ１４と、抵抗１６と、負
電圧―VBとが起動可能な第２電流源を構成する。
また、信号Ｄによつて制御されるスイツチ１８を
コンデンサ１７と並列に接続する。このスイツチ
１８は実質上、出力電圧が零となる起動可能な定
電圧源を構成する。コンデンサ１７の端子間電圧
Ｇは、このコンデンサ１７を信号Ｆにより制御さ
れるスイツチ４を経て、サンプリングコンデンサ
５が接続されている出力端子７に接続することに
よりサンプリングすることができ、サンプリング
コンデンサ５の端子間には作動中電圧Ｈが生じ
る。スイツチ４，１３，１４および１８はこれら
の各別の制御信号が論理値“１”のときにそれぞ
れ閉成し、それ以外でそれぞれ開放する。
第３図は、２つの異なる状態、すなわちパルス
列Ａがパルス列Ｂよりも先行する状態とパルス列
Ｂがパルス列Ａよりも先行する状態に対する信号
Ａ〜Ｈ間の時間関係を示す。
列Ａがパルス列Ｂよりも先行する状態とパルス列
Ｂがパルス列Ａよりも先行する状態に対する信号
Ａ〜Ｈ間の時間関係を示す。
パルス列Ａのパルスの前縁が瞬時t1に生じる場
合には、信号Ｃは、パルス列Ｂのパルスの前縁が
瞬時t2で生じるまで高レベル（論理値“１”）と
なり、瞬時t2で再び低レベルとなる。従つて、瞬
時t1と瞬時t2との間の期間中、コンデンサ１７は
スイツチ１３と抵抗１５とを経て正電圧＋VBの
端子に接続され、コンデンサ１７の端子間電圧Ｇ
は（零から）時間差t2―t1によつて、従つてパル
ス列ＡおよびＢ間の位相差によつて決まる値まで
増大する。瞬時t2と、パルス列Ａのパルスの後縁
が生じる瞬時t3との間では、信号Ｆが高レベルと
なり、従つてスイツチ４が閉成される為、コンデ
ンサ５のキヤパシタンスがコンデンサ１７のキヤ
パシタンスに比べて無視しうる程度に小さいもの
とすると、コンデンサ５はコンデンサ１７の端子
間電圧Ｇのレベルまで充電される。瞬時t3と、パ
ルス列Ｂのパルスの後縁が生じる瞬時t4との間で
は、信号Ｅが高レベルとなり、従つてコンデンサ
１７がスイツチ１４と抵抗１６とを経て負電圧−
VBの端子に接続される為、コンデンサ１７が放
電する。パルス列ＡおよびＢのパルスの幅が互い
に等しく、抵抗１５および１６の値が互いに等し
く、電圧＋VBおよび−VBが絶対値で互いに等し
い場合には、コンデンサ１７がほぼもとのレベル
（零）まで放電する。瞬時t4およびt5間では、入
力端子１および２にパルスが無い為に信号Ｄが高
レベルとなり、従つてコンデンサ１７がスイツチ
１８を経て短絡され、従つてコンデンサ１７にお
けるいかなる残存電荷も除去され、このコンデン
サ１７の端子間電圧は完全に零に等しくなる。
合には、信号Ｃは、パルス列Ｂのパルスの前縁が
瞬時t2で生じるまで高レベル（論理値“１”）と
なり、瞬時t2で再び低レベルとなる。従つて、瞬
時t1と瞬時t2との間の期間中、コンデンサ１７は
スイツチ１３と抵抗１５とを経て正電圧＋VBの
端子に接続され、コンデンサ１７の端子間電圧Ｇ
は（零から）時間差t2―t1によつて、従つてパル
ス列ＡおよびＢ間の位相差によつて決まる値まで
増大する。瞬時t2と、パルス列Ａのパルスの後縁
が生じる瞬時t3との間では、信号Ｆが高レベルと
なり、従つてスイツチ４が閉成される為、コンデ
ンサ５のキヤパシタンスがコンデンサ１７のキヤ
パシタンスに比べて無視しうる程度に小さいもの
とすると、コンデンサ５はコンデンサ１７の端子
間電圧Ｇのレベルまで充電される。瞬時t3と、パ
ルス列Ｂのパルスの後縁が生じる瞬時t4との間で
は、信号Ｅが高レベルとなり、従つてコンデンサ
１７がスイツチ１４と抵抗１６とを経て負電圧−
VBの端子に接続される為、コンデンサ１７が放
電する。パルス列ＡおよびＢのパルスの幅が互い
に等しく、抵抗１５および１６の値が互いに等し
く、電圧＋VBおよび−VBが絶対値で互いに等し
い場合には、コンデンサ１７がほぼもとのレベル
（零）まで放電する。瞬時t4およびt5間では、入
力端子１および２にパルスが無い為に信号Ｄが高
レベルとなり、従つてコンデンサ１７がスイツチ
１８を経て短絡され、従つてコンデンサ１７にお
けるいかなる残存電荷も除去され、このコンデン
サ１７の端子間電圧は完全に零に等しくなる。
瞬時t6〜t10においては瞬時t1〜t5における場合
と同様な作動が行なわれるが、瞬時t6〜t10におい
ては信号Ｂが信号Ａよりも先行する為、コンデン
サ１７は瞬時t6およびt7間で正方向ではなく負方
向に充電され、従つて瞬時t7およびt8間で信号Ｇ
の負値がサンプリングされる。次にこのコンデン
サ１７は瞬時t8およびt9間で放電される。
と同様な作動が行なわれるが、瞬時t6〜t10におい
ては信号Ｂが信号Ａよりも先行する為、コンデン
サ１７は瞬時t6およびt7間で正方向ではなく負方
向に充電され、従つて瞬時t7およびt8間で信号Ｇ
の負値がサンプリングされる。次にこのコンデン
サ１７は瞬時t8およびt9間で放電される。
信号Ｆによる制御の下でサンプリングを行なう
ことにより、パルス列Ａ或いはＢのパルスが消失
した場合にサンプリングが行なわれなくなり、従
つて間違つた値がサンプリングされるのを防止す
ることができるという利点が得られる。
ことにより、パルス列Ａ或いはＢのパルスが消失
した場合にサンプリングが行なわれなくなり、従
つて間違つた値がサンプリングされるのを防止す
ることができるという利点が得られる。
またスイツチ１８によりコンデンサ１７におけ
る電荷を零にリセツトすることにより、パルス列
ＡおよびＢのパルスの幅や、抵抗１５および１６
の値や、電圧＋VBおよび−VBの絶対値での値が
それぞれ互いにいかに等しくならない場合でも作
動の各サイクルの終了時にコンデンサ１７の端子
間に残留電圧が生じないという利点が得られる。
コンデンサ１７の端子間に電圧が残留する場合に
は、この残留電圧により、次のサイクル中に取出
されるサンプル値に悪影響を及ぼす。また、この
リセツトにより、信号Ａ或いはＢのパルスが消失
した場合でも残留電圧が生じるのを防止する。
る電荷を零にリセツトすることにより、パルス列
ＡおよびＢのパルスの幅や、抵抗１５および１６
の値や、電圧＋VBおよび−VBの絶対値での値が
それぞれ互いにいかに等しくならない場合でも作
動の各サイクルの終了時にコンデンサ１７の端子
間に残留電圧が生じないという利点が得られる。
コンデンサ１７の端子間に電圧が残留する場合に
は、この残留電圧により、次のサイクル中に取出
されるサンプル値に悪影響を及ぼす。また、この
リセツトにより、信号Ａ或いはＢのパルスが消失
した場合でも残留電圧が生じるのを防止する。
第２図に示す回路は、その簡単性を犠牲にすれ
ば所望に応じ多くの点で改良することができる。
例えば、コンデンサ１７の端子間に生じる電圧と
スイツチ１３或いは１４を閉成している時間との
間の関係の直線性を高める為には、抵抗１５およ
び１６とスイツチ１３および１４とを、切換えが
行なわれる定電流源と置き換えることができる。
更に、コンデンサ５がサンプリング作動中コンデ
ンサ１７の負荷となるのを防止する為には、コン
デンサ１７とコンデンサ５との間にバツフア増幅
器を設けることができる。
ば所望に応じ多くの点で改良することができる。
例えば、コンデンサ１７の端子間に生じる電圧と
スイツチ１３或いは１４を閉成している時間との
間の関係の直線性を高める為には、抵抗１５およ
び１６とスイツチ１３および１４とを、切換えが
行なわれる定電流源と置き換えることができる。
更に、コンデンサ５がサンプリング作動中コンデ
ンサ１７の負荷となるのを防止する為には、コン
デンサ１７とコンデンサ５との間にバツフア増幅
器を設けることができる。
第４図は、フイリツプス社のデータハンドブツ
ク“Semiconductors and lntegrated Circuits”，
Part6，October1977に記載されておりフイリツ
プス社の型番HEF4052Bで入手しうる集積回路を
用いて第２図に示す回路をいかにして実現しうる
かを示す。この集積回路のピン１〜５は使用せ
ず、ピン６，８および１２を接地し、ピン７を負
電圧−VBの端子に接続し、ピン１６を正電圧＋
VBの端子に接続し、ピン１５を抵抗１６を経て
負電圧−VBの端子に接続し、ピン１４を抵抗１
５を経て正電圧＋VBの端子に接続し、ピン１３
をコンデンサ１７を経て接地し、ピン１１を出力
端子７に接続するとともにコンデンサ５を経て接
地し、ピン１０を入力端子１に接続し、ピン９を
入力端子２に接続する。第４図に示す位相比較回
路は所望に応じ、ピン６をスイツチ（図示せず）
により接地点から＋VBの端子に切換えることに
より不作動状態にすることができる。
ク“Semiconductors and lntegrated Circuits”，
Part6，October1977に記載されておりフイリツ
プス社の型番HEF4052Bで入手しうる集積回路を
用いて第２図に示す回路をいかにして実現しうる
かを示す。この集積回路のピン１〜５は使用せ
ず、ピン６，８および１２を接地し、ピン７を負
電圧−VBの端子に接続し、ピン１６を正電圧＋
VBの端子に接続し、ピン１５を抵抗１６を経て
負電圧−VBの端子に接続し、ピン１４を抵抗１
５を経て正電圧＋VBの端子に接続し、ピン１３
をコンデンサ１７を経て接地し、ピン１１を出力
端子７に接続するとともにコンデンサ５を経て接
地し、ピン１０を入力端子１に接続し、ピン９を
入力端子２に接続する。第４図に示す位相比較回
路は所望に応じ、ピン６をスイツチ（図示せず）
により接地点から＋VBの端子に切換えることに
より不作動状態にすることができる。
第１図は既知の位相比較回路を示す回路図、第
２図は本発明による位相比較回路の一例を示す回
路図、第３図は第２図の回路の作動を説明する為
の波形図、第４図は市販の集積論理回路を用いて
第２図の回路をいかにして形成するかを示す説明
図である。 ３…ランプ波発生器、４…スイツチ、５…サン
プリングコンデンサ、６…遅延回路網、１２…論
理ゲート回路、１３，１４…スイツチ、１５，１
６…抵抗、１７…コンデンサ。
２図は本発明による位相比較回路の一例を示す回
路図、第３図は第２図の回路の作動を説明する為
の波形図、第４図は市販の集積論理回路を用いて
第２図の回路をいかにして形成するかを示す説明
図である。 ３…ランプ波発生器、４…スイツチ、５…サン
プリングコンデンサ、６…遅延回路網、１２…論
理ゲート回路、１３，１４…スイツチ、１５，１
６…抵抗、１７…コンデンサ。
Claims (1)
- 【特許請求の範囲】 １ 作動中第１および第２の入力端子にそれぞれ
供給される第１および第２のパルス列間の位相差
を表わす信号を出力端子に生じるように構成した
位相比較回路において、該位相比較回路が、 起動可能な第１および第２電流源と、 起動可能な定電圧源と、 サンプリング回路と、 一端が基準電圧源に、他端が前記の第１電流
源、前記の第２電流源、前記の定電圧源および前
記のサンプリング回路にそれぞれ接続されたコン
デンサと、 前記の位相比較回路の第１および第２入力端子
にそれぞれ結合された第１および第２制御入力端
子を有する制御回路と を具えており、前記の制御回路は、 前記の第１電流源の起動入力端子に結合され、
第１のパルス列のパルスが前記の制御回路の前記
の第１制御入力端子に存在するも第２のパルス列
のパルスが前記の第２制御入力端子に存在しない
期間の間前記の第１電流源を起動せしめるように
する第１出力端子と、 前記の第２電流源の起動入力端子に結合され、
第２のパルス列のパルスが前記の第２制御入力端
子に存在するも第１パルス列のパルスが前記の第
１制御入力端子に存在しない期間の間前記の第２
電流源を起動せしめるようにする第２出力端子
と、 前記の定電圧源の起動入力端子に結合され、第
１パルス列のパルスが前記の第１制御入力端子に
存在せず、第２パルス列のパルスが前記の第２制
御入力端子に存在する期間の間前記の定電圧源を
起動せしめるようにする第３出力端子と、 前記のサンプリング回路の起動入力端子に結合
され、第１パルス列のパルスが前記の第１制御入
力端子に存在し且つ第２パルス列のパルスが前記
の第２制御入力端子に存在する期間の間前記のサ
ンプリング回路を起動せしめるようにする第４出
力端子とを有していることを特徴とする位相比較
回路。 ２ 特許請求の範囲第１項に記載の位相比較回に
おいて、前記の制御回路が論理ゲート回路を具
え、この論理ゲート回路を、前記の第１および第
２入力端子にそれぞれ供給する論理信号Ａおよび
Ｂに応答してこの論理ゲート回路の第１、第２、
第３および第４出力端子にそれぞれ信号Ａ・，
Ａ・Ｂ，・およびＡ・Ｂを形成するように構
成し、これら第１ないし第４出力端子を第１電流
源、第２電流源、定電圧源およびサンプリング回
路の起動信号入力端子にそれぞれ接続したことを
特徴とする位相比較回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL7905541A NL7905541A (nl) | 1979-07-17 | 1979-07-17 | Fasevergelijkschakeling. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5617517A JPS5617517A (en) | 1981-02-19 |
| JPH0119301B2 true JPH0119301B2 (ja) | 1989-04-11 |
Family
ID=19833549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9744380A Granted JPS5617517A (en) | 1979-07-17 | 1980-07-16 | Phase comparator circuit |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4370619A (ja) |
| JP (1) | JPS5617517A (ja) |
| CA (1) | CA1152580A (ja) |
| DE (1) | DE3026714A1 (ja) |
| FR (1) | FR2461958A1 (ja) |
| GB (1) | GB2054297B (ja) |
| NL (1) | NL7905541A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119789A (ja) * | 1982-01-06 | 1983-07-16 | Hitachi Ltd | モ−タ制御装置 |
| JPS621997A (ja) * | 1985-05-23 | 1987-01-07 | トピー栄進建設株式会社 | 推進管の曲線推進工法 |
| JPS6282200A (ja) * | 1985-10-08 | 1987-04-15 | 小松建設工業株式会社 | 埋設管の屈曲推進方法及び埋設管の屈曲装置 |
| DE3827257A1 (de) * | 1988-08-11 | 1990-02-15 | Fraunhofer Ges Forschung | Phasenempfindlicher gleichrichter |
| JP2768070B2 (ja) * | 1991-08-02 | 1998-06-25 | 日本電気株式会社 | 位相比較器 |
| US6525521B2 (en) * | 2000-08-18 | 2003-02-25 | Texas Instruments Incorporated | Sample and hold phase detector having low spurious performance and method |
| US7642754B2 (en) * | 2006-06-08 | 2010-01-05 | Semiconductor Components Industries, L.L.C. | Method of forming a voltage regulator and structure therefor |
| US7826813B2 (en) * | 2006-12-22 | 2010-11-02 | Orthosoft Inc. | Method and system for determining a time delay between transmission and reception of an RF signal in a noisy RF environment using frequency detection |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1541794A1 (de) * | 1966-12-02 | 1969-10-09 | Licentia Gmbh | Verfahren zur Bestimmung des Phasenwinkels zwischen den Impulsen zweier periodischer Impulsfolgen gleicher,beliebiger Frequenz |
| US3535658A (en) * | 1967-06-27 | 1970-10-20 | Webb James E | Frequency to analog converter |
| US3541320A (en) * | 1968-08-07 | 1970-11-17 | Gen Electric | Drift compensation for integrating amplifiers |
| US3688211A (en) * | 1970-12-04 | 1972-08-29 | Burroughs Corp | Phase detector for oscillator synchronization |
| DE2355202C2 (de) * | 1973-11-05 | 1976-01-08 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Anordnung zur Bestimmung der Phasendifferenz zwischen der Rollschwingung eines Schiffes und der Tankflüssigkeitsschwingung in einem Stabilisierungstank |
| GB1477584A (en) * | 1975-10-14 | 1977-06-22 | Mullard Ltd | Phase comparator |
| GB1547360A (en) * | 1975-12-01 | 1979-06-13 | Gen Electric Co Ltd | Apparatus for indicating the sequence of alternating current signals |
-
1979
- 1979-07-17 NL NL7905541A patent/NL7905541A/nl not_active Application Discontinuation
-
1980
- 1980-07-10 US US06/168,841 patent/US4370619A/en not_active Expired - Lifetime
- 1980-07-10 CA CA000355941A patent/CA1152580A/en not_active Expired
- 1980-07-14 GB GB8022960A patent/GB2054297B/en not_active Expired
- 1980-07-15 FR FR8015640A patent/FR2461958A1/fr active Granted
- 1980-07-15 DE DE19803026714 patent/DE3026714A1/de active Granted
- 1980-07-16 JP JP9744380A patent/JPS5617517A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| FR2461958A1 (fr) | 1981-02-06 |
| DE3026714C2 (ja) | 1988-04-07 |
| CA1152580A (en) | 1983-08-23 |
| FR2461958B1 (ja) | 1983-04-29 |
| NL7905541A (nl) | 1981-01-20 |
| JPS5617517A (en) | 1981-02-19 |
| DE3026714A1 (de) | 1981-02-12 |
| GB2054297A (en) | 1981-02-11 |
| US4370619A (en) | 1983-01-25 |
| GB2054297B (en) | 1983-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2897795B2 (ja) | サンプルホールド型位相比較回路 | |
| JPH0119301B2 (ja) | ||
| US6507221B2 (en) | Circuit for the filtering of parasitic logic signals | |
| US4706066A (en) | Switch capacitor D/A converter having a distortion reducing capacitor | |
| JPH0563525A (ja) | パルス幅可変回路 | |
| US4410812A (en) | Voltage-frequency converter | |
| US3943506A (en) | Multiple ramp digitisers | |
| EP0477537A2 (en) | Timing generator | |
| JPS644373B2 (ja) | ||
| US4499386A (en) | Trigger circuit | |
| US4278943A (en) | Integration circuit | |
| JPS5829891B2 (ja) | Ａ／ｄ変換回路 | |
| JPH05266687A (ja) | ダイナミックバイアス回路 | |
| JPH04227315A (ja) | 非同期遅延回路および入力信号遅延方法 | |
| JPS59165571A (ja) | 直流再生回路 | |
| JPS6311768Y2 (ja) | ||
| JPS588171B2 (ja) | 遅延回路 | |
| JPH0114729B2 (ja) | ||
| JPS60251600A (ja) | サンプルホ−ルド回路 | |
| JP2952916B2 (ja) | Ｆｍ復調回路 | |
| JPS58181315A (ja) | 階段波発生回路 | |
| SU1684756A1 (ru) | Устройство дл функционального контрол цифровых интегральных схем | |
| JPS5812140Y2 (ja) | レベル表示装置 | |
| JPH0568154B2 (ja) | ||
| JPS6225293B2 (ja) |