JPS588171B2 - 遅延回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、ＣＲ（コンデンサと抵抗）の時定数を利用し
た電気信号遅延回路、さらに詳述すれば、一対のトラン
ジスタのエミツタを結合してマルチバイブレータを形成
するシュミット回路の入力端子を、抵抗を介して信号入
力端子にかつコンデンサを介して接地側に接続すること
により入力信号の反転時点より、抵抗とコンデンサによ
って決まるある時間だけ遅延して出力信号を反転させる
遅延回路に関するもので、例えばスイッチングＩＣ（集
積回路）における入力処理回路などとして使用できる。

従来技術とその問題点を第１図及び第２図によって説明
する。

第１図は従来のパルス遅延回路図、第２図はその動作説
明用のタイムチャートである。

第１図において１はパルス信号発生器、１−１はスイッ
チ、１−２は電源、１−３はパルス信号発生器１のパル
ス出力端子、２は抵抗器、３はコンデンサ、４はシュミ
ット回路、５は出力端子である。

パルス信号発生器１は、電圧ＶＢの電源１−２と接地電
位零とをスイッチングするスイッチ１−１とから成る。

出力端子１−３から出力されたパルスは、抵抗器２（抵
抗値Ｒ１）を介してシュミット回路４の入力端子に接続
されている。

シュミット回路４は高入力インピーダンスで、入力信号
と出力信号にヒステリシスを有する。

シュミット回路４の入力端と接地電位間にコンデンサ３
（容量Ｃ１）が接続され、前記抵抗２と共に積分回路を
成している。

第２図において、ＶＩＮはパルス信号発生器１の出力端
子１−３から出力されるパルス信号を示し、ＶＯＵＴは
シュミット回路の出力端子５から出力される出力信号を
示す。

いま、ＶＩＮがタイミング１０において、スイッチ１−
１の動作により、接地電位零から電源電圧■８側に反転
すると、コンデンサ３の電位ＶＣは抵抗器２を介してＶ
Ｂに向って指数関数的に上昇する。

コンデンサ３の電位■Ｃがシュミット回路４のオンレベ
ル■ＯＮと交差する点１１に達すると、シュミット回路
４の出力ＶＯＵＴは低レベルＬから高レベルＨに反転す
る。

なお、シュミット回路４の入力インピーダンスは非常に
高いので、抵抗器２を流れる電流はシュミット回路４に
はほとんど流れず、コンデンサ３の端子電位ＶＣは電圧
ＶＢまで上昇して落ちつく。

タイミング１０からタイミング１１までを、ｖＩ、の立
ち上りに対する遅延時間Ｔ１とする。

次に時間が充分経過してＶＣがＶＢに等しくなっている
タイミング１２で信号ＶＩＮがＶＢから接地電位零に反
転すると、コンデンサ３に充電されていた電荷が抵抗器
２とスイッチ１−１を介して指数関数的に零電位に向っ
て放電する。

ＶＣがシュミット回路４のオフレベルＶＯＦＦと交差す
るタイミング１３で、シュミット回路４の出力ＶＯＵＴ
は高レベルから低レベルに反転する。

タイミング１２からタイミング１３までを、ＶＩＮの立
ち下りに対する遅延時間Ｔ２とする。

遅延時間Ｔ１，Ｔ２は、コンデンサ３の初期電位と収束
電位及びコンデンサ３と抵抗器２との時定数で決定され
ることは周知の通りである。

つまり、Ｔ１，Ｔ２は次式で求められる。

ここで、ＶＣ＝０のタイミング１４からシュミット回路
４のオンレベル１５までの遅延時間Ｔ３は式（１）を満
たすので前記Ｔ１に等しくなる。

しかし、タイミング１６のように電圧ＶＣが充分ＶＢに
等しくない時にＶＩＮが反転すると、ＶＣの初期電圧が
ＶＢでなくなるので、タイミング１６からタイミング１
７までの遅延時間Ｔ４は式（２）を満足しなくなり、Ｔ
４＼Ｔ２となる。

また、タイミング１８のようにＶＣが充分零に等しくな
い時にＶＩＮが反転するとＶＣの初期電圧が零でなくな
るのでタイミング１８からタイミング１９までの遅延時
間Ｔ５はＴ１に等しくならない。

このように、第１図に示した従来の遅延回路においては
、コンデンサの充放電が不充分の時に信号が入力される
と、遅延時間が正規より短かくなり、不安定な遅延時間
になるという問題点があった。

本発明の目的は、従来回路での上記した問題点を解決し
、入力信号の反転のタイミングから常に一定の遅延時間
だけ経果したタイミングで出力信号を反転させることの
できる遅延回路を提供するにある。

本発明の特徴は、入力信号により開閉制御されて電圧源
を切替える第１の電子スイッチとシュミット回路出力信
号により開閉制御される第２の電子スイッチとの直列回
路を信号入力端子に接続すると共に上記第１、第２の電
子スイッチの中間接続点を抵抗を介して接地側に接続し
、シュミット回路出力信号により開閉制御される第３の
電子スイッチを抵抗を介してシュミット回路入力端子に
接続する構成とするにある。

即ち、本発明においては、一つのコンデンサの充放電に
よって遅延回路を構成する時に、コンデンサの充放電の
レベル検出を行なうと同時にその時点においてコンデン
サの充電または放電を停止させ、そのコンデンサの電位
を次の放電または充電の初期値とすることにより、遅延
時間を安定させるものである。

本発明の一実施例を第３図及び第４図によって説明する
。

第３図は回路図、第４図はタイムチャートである。

第３図において、ＶＩＮは信号発生器１（第１図）から
の信号入力電圧、ＶＢは電源電圧、Ｒ２〜Ｒ５は抵抗器
、３はコンデンサ（容量Ｃ２）、４はシュミット回路、
５は出力ＶＯＵＴの出力端子、Ｑ１〜Ｑ３はトランジス
タである。

ＶＩＮはトランジスタＱ１のベースに導かれ、トランジ
スタＱ１のコレクタは抵抗器Ｒ２を介して電源ＶＢに接
続されると共に抵抗器Ｒ３を介してシュミット回路４に
も入力され、エミツタはトランジスタＱ２のコレクタに
接続されると共に抵抗器Ｒ５を介して接地される。

トランジスタＱ２のエミツタは接地され、ベースはシュ
ミット回路４の出力端５に接続される。

シュミット回路４の入力端はコンデンサ３を介して接地
されると共に、抵抗器Ｒ４を介してトランンスタＱ３の
コレクタにも接続される。

トランジスタＱ３のエミツタは接続され、ベースはシュ
ミット回路４の出力端５に接続される。

第３図実施例回路は次のように動作する。

まず、トランジスタＱ１のオンに対し、トランジスタＱ
２，Ｑ３はオフしていると仮定する。

このとき、トランジスタＱ１のコレクタ電位は、電源電
圧ＶＢを抵抗器Ｒ２，Ｒ５で分圧した電位にほぼ等しい
。

コンデンサ３の端子電圧ＶＣは、コンデンサが充分に充
電サれていると、トランジスタＱ１のコレクタ電位に等
しい。

この電圧ＶＣがシュミット回路４のオンレベルＶＯＮよ
り小さければ、シュミット回路４の出力電圧ＶＯＵＴは
低レベルＬである。

よって、シュミット回路４の出力端子５に接続されたト
ランジスタＱ２，Ｑ３のベースは低レベルとなり、Ｑ２
Ｑ３はいずれもオフ状態である。

これで、初めの仮定通り、トランジスタＱ１がオンのと
き、トランジスタＱ２，Ｑ３がオフになることが判る。

ここで、いま、第４図のタイミング２０で入力信号ＶＩ
Ｎが反転してトランジスタＱ１がオフとすると、Ｑ，の
コレクタ電位が上昇し、コンデンサ３は、電源ＶＢから
抵抗器Ｒ２，Ｒ３を介して充電される。

コンデンサ３の電位ＶＣがシュミット回路４のオンレベ
ルＶＯＮに達すると、シュミット回路４の出力ＶＯＵＴ
は高レベルＨに反転する。

これにより、トランジスタＱ２とＱ３がオンする。

Ｑ１がオフしているのでＱ２のコレクタ電流は流れない
が、Ｑ３のコレクタ電流は抵抗器Ｒ２，Ｒ３，Ｒ４を介
して流れる。

このとき、シュミット回路４の入力電圧、つまりコンデ
ンサ３の端子電圧ＶＣ、は電源電圧ＶＢを抵抗器Ｒ２＋
Ｒ３とＲ４とで分圧した電圧に収束される。

そして、このＲ２＋Ｒ３とＲ４とでＶＢを分圧した電位
をシュミット回路４のオンレベルＶＯＮに等しくしてお
くとシュミット回路４の出力ＶＯＵＴがタイミング２１
で高レベルＨに反転すると同時にコンデンサ３の充電が
停止され、シュミット回路４の入力電位はＶＯＮに固定
される。

次にタイミング２２において、入力信号ＶＩＮが高レベ
ルに反転するとトランジスタＱ１がオンする。

この時Ｑ２もすでにオン状態であるのでＱ１のコレクタ
電位はほぼ接地電位となる。

と同時に電源ＶＢから抵抗器Ｒ２を介してコレクタ電流
が流れる。

それと同時にコンデンサ３の充電電荷は、抵抗器Ｒ３、
トランジスタＱ１，Ｑ２を介する経路と、抵抗器Ｒ４、
トランジスタＱ３を介する経路の２つの経路で零電位に
向って放電される。

そしてコンデンサ３の電位ＶＣがシュミット回路４のオ
フ電位ＶＯＦＦに等しくなるタイミング２３でシュミッ
ト回路４の出力電位は低レベルに反転する。

このためトランジスタＱ２，Ｑ３がオフ状態となる。

そこでコンデンサ３の電位ＶＣは、電源電圧ＶＢを抵抗
器Ｒ２とＲ５で分圧した電位に収束しようとする。

この電源電圧ＶＢをＲ２とＲ５で分圧する電位を、シュ
ミット回路４のオフ電位ＶＯＦＦに等しくしておくと、
第４図に直線２３−１として示すように、シュミット回
路４の出力ＶＯＵＴが低レベルに反転すると同時にコン
デンサ３の放電が停止され、シュミット回路４の入力電
位はＶＯＦＦに固定される。

このように、シュミット回路４の反転と同時にコンデン
サ３の充電または放電が停止してその時の電位に固定さ
れることにより、従来回路の場合のような遅延時間の不
安定さがなくなる。

よって、第４図のタイミング２０〜２１の遅延時間とタ
イミング２４〜２５の遅延時間はＴ６に等しく、またタ
イミング２２〜２３の遅廷時間とタイミング２６〜２７
の遅延時間はＴ７に等しい。

第５図は本発明の他の実施例回路図である。

第３図のシュミット回路４を具体的に表わしたものが第
５図の４−１であり、第５図実施例では第３図実施例に
おけるシュミット回路４のオンレベルｖＯＮの設定法が
異なる。

即ち、第５図においては、第３図の場合の抵抗器Ｒ４と
トランジスタＱ３がなく、シュミット回路４−１の入力
部に抵抗器Ｒ６が挿入されている。

シュミット回路の動作レベルＶ。

Ｎ，ＶＯＦＦは、周知のように である。

ただし、ＶＢＥＱ４はトランジスタＱ４のベース、エミ
ッタ間電圧で、トランジスタＱ４はシュミット回路４−
１の入力側のトランジスタであり、Ｒ７， Ｒ８， Ｒ
９はそれぞれ図示位置に挿入された抵抗器の抵抗値であ
る。

また、第５図において、Ｑ４，Ｑ５はエミツタ結合され
た一対のトランジスタを示し、Ｑ６は出力取出し用のト
ランジスタ、Ｒ１０，Ｒ１１は図示位置に挿入した出力
取出し用の抵抗器を示している。

シュミット回路４−１が入力レベルの上昇によりオンす
ると、Ｑ４がオン、Ｑ５がオフとなり、Ｑ４のベース電
位は式（４）のＶＯＦＦにほぼ等しい電位となる。

この電位と電源ＶＢとの差電位を、抵抗器Ｒ２＋Ｒ３と
Ｒ６で分圧した電位が印加されるコンデンサ３の電圧Ｖ
Ｃをシュミット回路４−１のオンレベルＶＯＮに設定す
れば、第３図実施例と同様に、コンデンサ３の充電にお
いて、ＶｃがＶＯＮに等しくなると同時にシュミット回
路の出力は反転し、コンデンサ３の電圧ＶＣをＶＯＮに
固定することができる。

このときとなる。

第６図は本発明のさらに他の実施例回路図を示すもので
あり、これは、コンデンサ３の電圧■ＣをＶＯＮに一定
にする機能のみを備えたものである。

述に、■ＣをＶＯＦＦに一定にする機能だけの遅延回路
も同様に構成できる。

以上のように、本発明によれば、シュミット回路の入力
側に接続した一つのコンデンサで充電時と放電時の２つ
の遅延を作る遅延回路において、スイッチング回路の反
転した後のコンデンサの電位変動幅を固定することによ
り、次の信号が、スイツチング直後に来てもあるいは長
時間後に来ても、常に一定の遅延時間を作り出すことが
できる、信頼度の高い遅延回路とすることができる。

【図面の簡単な説明】

第１図はシュミット回路とコンデンサとを用いたパルス
遅延回路の一般説明図、第２図はその各部信号のタイム
チャート、第３図は本発明の一実施例回路図、第４図は
その各部信号のタイムチャート、第５図及び第６図は本
発明の他の実施例を示す回路図である。 符号の説明、１・・・・・・パルス信号発生器、４，４
−１，４−２ ・・ウユミット回路、Ｃ１，Ｃ２・・曲
コンデンサ、Ｒ１〜Ｒｌｌ・・・・・・抵抗器、Ｑ１〜
Ｑ６・・・・・−トランジスタ。

Claims (1)

【特許請求の範囲】
1. １ 一対のトランジスタのエミツタを結合してマルチバ
   イブレークを形成するシュミット回路の入力端子を、抵
   抗を介して信号入力端子にかつコンデンサを介して接地
   側に接続して入力信号の反転時点よりある時間だけ遅延
   して出力信号を反転させる遅延回路において、入力信号
   により開閉制御されて電圧源を切替える第１の電子スイ
   ッチとシュミット回路出力信号により開閉制御される第
   ２の電子スイッチとの直列回路を信号入力端子に接続す
   ると共に上記第１、第２の電子スイッチの中間接続点を
   抵抗を介して接地側に接続し、シュミット回路出力信号
   により開閉制御される第３の電子スイッチを抵抗を介し
   てシュミット回路入力端子に接続することにより、入力
   信号反転後の前記コンデンサの充電及び放電の停止時点
   をシュミット回路出力信号の反転時点に一致させたこと
   を特徴とする遅延回路。