JPS644373B2 - - Google Patents
Info
- Publication number
- JPS644373B2 JPS644373B2 JP55098140A JP9814080A JPS644373B2 JP S644373 B2 JPS644373 B2 JP S644373B2 JP 55098140 A JP55098140 A JP 55098140A JP 9814080 A JP9814080 A JP 9814080A JP S644373 B2 JPS644373 B2 JP S644373B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- circuit
- input terminal
- pulse train
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 30
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 13
- 230000007423 decrease Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/005—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which one of the oscillations is, or is converted into, a signal having a special waveform, e.g. triangular
- H03D13/006—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which one of the oscillations is, or is converted into, a signal having a special waveform, e.g. triangular and by sampling this signal by narrow pulses obtained from the second oscillation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/18—Controlling the angular speed together with angular position or phase
- H02P23/186—Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、作動に当り第１および第２入力端子
に供給される第１および第２パルス列の位相を比
較するため、関数発生回路を備え、該関数発生回
路の制御入力端子に前記第１入力端子を結合し、
前記第１入力端子に前記第１パルス列が供給され
た場合前記第１パルス列の位相に同期した位相を
有するのこぎり波が該関数発生回路の出力端子に
発生するようにし、更に第１サンプリング回路を
備え、その被サンプリング信号入力端子に前記出
力端子を結合し、かつそのサンプリング信号入力
端子に前記第２入力端子を結合して前記第２パル
ス列のパルスの制御の下に前記出力端子における
のこぎり波信号のサンプリングを行うようにする
位相比較回路に関するものである。
に供給される第１および第２パルス列の位相を比
較するため、関数発生回路を備え、該関数発生回
路の制御入力端子に前記第１入力端子を結合し、
前記第１入力端子に前記第１パルス列が供給され
た場合前記第１パルス列の位相に同期した位相を
有するのこぎり波が該関数発生回路の出力端子に
発生するようにし、更に第１サンプリング回路を
備え、その被サンプリング信号入力端子に前記出
力端子を結合し、かつそのサンプリング信号入力
端子に前記第２入力端子を結合して前記第２パル
ス列のパルスの制御の下に前記出力端子における
のこぎり波信号のサンプリングを行うようにする
位相比較回路に関するものである。
この種既知の位相比較回路では関数発生回路
は、第１パルス列の各パルスによつて起動される
ランプ関数発生器とする。第１パルス列のパルス
の発生に応答してランプ波形を発生する際に生ず
る第２パルス列のパルスによりランプ波形のサン
プリングが行われ、これによつて得られるサンプ
ル値は２つのパルスの間の時間差の目安、従つて
２つのパルス列の間の瞬時位相差の目安となる。
第２パルス列のパルスが第１パルス列のパルスよ
り位相が進んでいる場合（負位相）にも位相差を
決定できるようにするため、第２パルス列のパル
スを第１パルス列の公称周期の1/2に対応する時
間だけ遅延した後サンプリング回路のサンプリン
グ信号入力端子に供給する。位相差が零に等しい
場合には、サンプリング回路によつて得られるサ
ンプル値は関数発生回路によつて発生するのこぎ
り波がその周期の中央において有する値に対応す
る。
は、第１パルス列の各パルスによつて起動される
ランプ関数発生器とする。第１パルス列のパルス
の発生に応答してランプ波形を発生する際に生ず
る第２パルス列のパルスによりランプ波形のサン
プリングが行われ、これによつて得られるサンプ
ル値は２つのパルスの間の時間差の目安、従つて
２つのパルス列の間の瞬時位相差の目安となる。
第２パルス列のパルスが第１パルス列のパルスよ
り位相が進んでいる場合（負位相）にも位相差を
決定できるようにするため、第２パルス列のパル
スを第１パルス列の公称周期の1/2に対応する時
間だけ遅延した後サンプリング回路のサンプリン
グ信号入力端子に供給する。位相差が零に等しい
場合には、サンプリング回路によつて得られるサ
ンプル値は関数発生回路によつて発生するのこぎ
り波がその周期の中央において有する値に対応す
る。
この既知の位相比較回路は、位相差が零の近傍
における場合の位相差決定の精度が前記遅延時間
がどの程度のこぎり波の半周期に等しくなるか、
即ち前記遅延時間の精度によつて決まるという欠
点を有する。更に、この遅延時間が固定された場
合には、位相比較回路はパルス列が特定の周波数
を有するときしか満足に作動せず、その理由はこ
の特定周波数からの偏差により、位相差が零に等
しい場合に得られるサンプル値に変化が生ずるか
らである。
における場合の位相差決定の精度が前記遅延時間
がどの程度のこぎり波の半周期に等しくなるか、
即ち前記遅延時間の精度によつて決まるという欠
点を有する。更に、この遅延時間が固定された場
合には、位相比較回路はパルス列が特定の周波数
を有するときしか満足に作動せず、その理由はこ
の特定周波数からの偏差により、位相差が零に等
しい場合に得られるサンプル値に変化が生ずるか
らである。
本発明の目的は上記欠点を除去した位相比較回
路を提供するにある。本発明の位相比較回路は第
２サンプリング回路を備え、その被サンプリング
信号入力端子に前記出力端子を結合し、かつその
サンプリング信号入力端子に前記第１入力端子を
結合して前記第１パルス列のパルスの制御の下に
前記出力端子におけるのこぎり波信号のサンプリ
ングを行い、更に差動回路を備え、そのそれぞれ
の入力端子に前記第１および第２サンプリング回
路の出力端子を結合して前記第１サンプリング回
路によつて得られるサンプル値および前記第２サ
ンプリング回路によつて得られるサンプル値の間
の差を決定する如く構成したことを特徴とする。
路を提供するにある。本発明の位相比較回路は第
２サンプリング回路を備え、その被サンプリング
信号入力端子に前記出力端子を結合し、かつその
サンプリング信号入力端子に前記第１入力端子を
結合して前記第１パルス列のパルスの制御の下に
前記出力端子におけるのこぎり波信号のサンプリ
ングを行い、更に差動回路を備え、そのそれぞれ
の入力端子に前記第１および第２サンプリング回
路の出力端子を結合して前記第１サンプリング回
路によつて得られるサンプル値および前記第２サ
ンプリング回路によつて得られるサンプル値の間
の差を決定する如く構成したことを特徴とする。
本発明の位相比較回路は、２つのパルス列の間
の位相差が零に等しい場合両方のサンプリング回
路が同時にサンプル値を形成するよう構成できる
から、かかる場合にはこれらサンプル値の間の差
が、のこぎり波の振幅におけるドリフトとは無関
係に、自動的に零に等しくなるように構成するこ
とができる。のこぎり波の振幅のドリフトは位相
比較回路の感度、即ち所定の位相差に対して得ら
れる位相比較回路の出力信号の値に影響を及ぼす
に過ぎない。
の位相差が零に等しい場合両方のサンプリング回
路が同時にサンプル値を形成するよう構成できる
から、かかる場合にはこれらサンプル値の間の差
が、のこぎり波の振幅におけるドリフトとは無関
係に、自動的に零に等しくなるように構成するこ
とができる。のこぎり波の振幅のドリフトは位相
比較回路の感度、即ち所定の位相差に対して得ら
れる位相比較回路の出力信号の値に影響を及ぼす
に過ぎない。
位相比較回路が第１パルス列のパルスの種々の
値のパルス周波数に対し両方向において最大範囲
の位相差にわたり自動的に良好に作動できるよう
にするため、本発明の位相比較回路においては、
第２サンプリング回路を関数発生回路の出力周波
数制御ループに設け、該出力周波数制御ループを
適切に構成配置してのこぎり波信号の位相を第１
パルス列の位相に同期する如く構成したことを特
徴とする。このように構成した場合には、第１パ
ルス列のパルスをのこぎり波の各周期の中央に自
動的に合致させることができる。
値のパルス周波数に対し両方向において最大範囲
の位相差にわたり自動的に良好に作動できるよう
にするため、本発明の位相比較回路においては、
第２サンプリング回路を関数発生回路の出力周波
数制御ループに設け、該出力周波数制御ループを
適切に構成配置してのこぎり波信号の位相を第１
パルス列の位相に同期する如く構成したことを特
徴とする。このように構成した場合には、第１パ
ルス列のパルスをのこぎり波の各周期の中央に自
動的に合致させることができる。
図面につき本発明を説明する。
第１図は既知の位相比較回路を示し、その入力
端子１および入力端子２にはパルス列VAおよび
パルス列VBがそれぞれ供給される。例えばモー
タ制御装置ではパルス列VBは基準パルス列とし、
かつパルス列VAは速度計用発電機から生ずるパ
ルス列とすることができる。入力端子２はランプ
関数発生器３の制御入力端子に接続し、このラン
プ関数発生器は入力端子２にパルスが生ずる毎に
リセツトされる。入力端子１は遅延回路網６に接
続し、この遅延回路網は入力端子１にパルス列
VAが供給された場合ランプ関数発生器３の出力
端子に生ずるのこぎり波VSの公称周期の半分に
等しい遅延を付与し、遅延されたパルス信号が
（電子）スイツチ４の制御入力端子に供給される
毎にこのスイツチによりランプ関数発生器３の出
力端子がサンプリング・コンデンサ５に短時間だ
け接続される。コンデンサ５の端子電圧は出力端
子７に供給される。
端子１および入力端子２にはパルス列VAおよび
パルス列VBがそれぞれ供給される。例えばモー
タ制御装置ではパルス列VBは基準パルス列とし、
かつパルス列VAは速度計用発電機から生ずるパ
ルス列とすることができる。入力端子２はランプ
関数発生器３の制御入力端子に接続し、このラン
プ関数発生器は入力端子２にパルスが生ずる毎に
リセツトされる。入力端子１は遅延回路網６に接
続し、この遅延回路網は入力端子１にパルス列
VAが供給された場合ランプ関数発生器３の出力
端子に生ずるのこぎり波VSの公称周期の半分に
等しい遅延を付与し、遅延されたパルス信号が
（電子）スイツチ４の制御入力端子に供給される
毎にこのスイツチによりランプ関数発生器３の出
力端子がサンプリング・コンデンサ５に短時間だ
け接続される。コンデンサ５の端子電圧は出力端
子７に供給される。
第１図に示した位相比較回路の動作は次の通り
である。入力端子２に供給されるパルス列VBの
パルスがランプ波形電圧の発生を開始させる。所
定の瞬時にパルス列VAのパルスの発生によりス
イツチ４が短時間閉成された場合、コンデンサ５
の端子電圧従つて出力端子７の電圧はこの瞬時に
おけるランプ波形電圧の値に等しくなる。このラ
ンプ波形電圧の値はこのランプ波形が開始される
瞬時とその値がサンプリングされる瞬時との間の
時間差に直線性で比例する。この時間差から遅延
回路網６によつて導入された遅延時間を差し引い
た時間はパルス列VAおよびVBの間の位相差に比
例し、遅延回路網６によつて導入される遅延時間
がのこぎり波の周期の1/2に正確に対応していれ
ば、この位相差が零に等しい場合のこぎり波の値
は各のこぎり波周期の中央でサンプリングされる
こととなる。
である。入力端子２に供給されるパルス列VBの
パルスがランプ波形電圧の発生を開始させる。所
定の瞬時にパルス列VAのパルスの発生によりス
イツチ４が短時間閉成された場合、コンデンサ５
の端子電圧従つて出力端子７の電圧はこの瞬時に
おけるランプ波形電圧の値に等しくなる。このラ
ンプ波形電圧の値はこのランプ波形が開始される
瞬時とその値がサンプリングされる瞬時との間の
時間差に直線性で比例する。この時間差から遅延
回路網６によつて導入された遅延時間を差し引い
た時間はパルス列VAおよびVBの間の位相差に比
例し、遅延回路網６によつて導入される遅延時間
がのこぎり波の周期の1/2に正確に対応していれ
ば、この位相差が零に等しい場合のこぎり波の値
は各のこぎり波周期の中央でサンプリングされる
こととなる。
第２図は本発明による位相比較回路の実施例を
示す。第１図に示した従来の位相比較回路と異な
り第２図の本発明位相比較回路ではランプ関数発
生器３はパルス列VBによつてリセツトせず、発
振器１１によつてリセツトする。代案として、ラ
ンプ関数発生器３および発振器１１は所要に応じ
自動発振形のこぎり波発生器で置換することがで
きる。第１図に示した位相比較回路に比べ第２図
に示した位相比較回路は更に、サンプリング・コ
ンデンサ９およびスイツチ８を含む第２サンプリ
ング回路を備え、スイツチ８はコンデンサ９およ
びランプ関数発生器３の間に接続する。スイツチ
８は、パルス列VBにおけるパルスが生ずる毎に
短時間だけ閉成する。２個のサンプリング・コン
デンサ５および９はそれぞれ差動増幅器１０の正
および負入力端子を介して出力端子７に結合す
る。第１図の遅延回路網６は第２図の位相比較回
路では不要である。
示す。第１図に示した従来の位相比較回路と異な
り第２図の本発明位相比較回路ではランプ関数発
生器３はパルス列VBによつてリセツトせず、発
振器１１によつてリセツトする。代案として、ラ
ンプ関数発生器３および発振器１１は所要に応じ
自動発振形のこぎり波発生器で置換することがで
きる。第１図に示した位相比較回路に比べ第２図
に示した位相比較回路は更に、サンプリング・コ
ンデンサ９およびスイツチ８を含む第２サンプリ
ング回路を備え、スイツチ８はコンデンサ９およ
びランプ関数発生器３の間に接続する。スイツチ
８は、パルス列VBにおけるパルスが生ずる毎に
短時間だけ閉成する。２個のサンプリング・コン
デンサ５および９はそれぞれ差動増幅器１０の正
および負入力端子を介して出力端子７に結合す
る。第１図の遅延回路網６は第２図の位相比較回
路では不要である。
第２図の位相比較回路の動作を説明するため第
３図に、一例としてランプ関数発生器３の出力電
圧VSを入力端子１におけるパルス列VAおよび入
力端子２におけるパルス列VBと共に時間の関数
として示す。所定瞬時t1においてのこぎり波VSの
周期が開始される。瞬時t2には入力端子１にパル
ス信号VAが生じ、これによりスイツチ４を介し
てコンデンサ５がこの瞬時におけるのこぎり波
VSの値である電圧値V0に充電される。瞬時t3に
は入力端子２にパルス信号VBが生じ、これによ
りスイツチ８を介してコンデンサ９がこの瞬時に
おけるのこぎり波VSの値である電圧値V1に充電
される。従つて出力端子７における電圧はＡ（V0
−V1）に等しくなり、ここでＡは差動増幅器１
０の利得率である。この電圧は時間差t3−t2の目
安となり、従つて２つのパルス列VAおよびVBの
間の瞬時位相差の目安となる。またこの位相比較
回路はもう一方の方向（符号）における位相差も
検出し、これを第３図ではパルス列VBにおける
パルスが瞬時t4に生じ、然る後パルス列VAにお
けるパルスが瞬時t5に生じた状態で示してあり、
その場合差動増幅器１０の出力電圧は瞬時t5にＡ
（V0−V2）に等しくなる。
３図に、一例としてランプ関数発生器３の出力電
圧VSを入力端子１におけるパルス列VAおよび入
力端子２におけるパルス列VBと共に時間の関数
として示す。所定瞬時t1においてのこぎり波VSの
周期が開始される。瞬時t2には入力端子１にパル
ス信号VAが生じ、これによりスイツチ４を介し
てコンデンサ５がこの瞬時におけるのこぎり波
VSの値である電圧値V0に充電される。瞬時t3に
は入力端子２にパルス信号VBが生じ、これによ
りスイツチ８を介してコンデンサ９がこの瞬時に
おけるのこぎり波VSの値である電圧値V1に充電
される。従つて出力端子７における電圧はＡ（V0
−V1）に等しくなり、ここでＡは差動増幅器１
０の利得率である。この電圧は時間差t3−t2の目
安となり、従つて２つのパルス列VAおよびVBの
間の瞬時位相差の目安となる。またこの位相比較
回路はもう一方の方向（符号）における位相差も
検出し、これを第３図ではパルス列VBにおける
パルスが瞬時t4に生じ、然る後パルス列VAにお
けるパルスが瞬時t5に生じた状態で示してあり、
その場合差動増幅器１０の出力電圧は瞬時t5にＡ
（V0−V2）に等しくなる。
のこぎり波の振幅は位相比較回路の感度だけに
影響を及ぼす。パルス信号VAおよびVBの間の位
相差が零に等しい場合には、コンデンサ５および
９の両方が同一電圧に充電されるので、差動増幅
器１０の出力電圧はのこぎり波VSの振幅とは無
関係に零となる。
影響を及ぼす。パルス信号VAおよびVBの間の位
相差が零に等しい場合には、コンデンサ５および
９の両方が同一電圧に充電されるので、差動増幅
器１０の出力電圧はのこぎり波VSの振幅とは無
関係に零となる。
またこの位相比較回路はパルス列VAおよび／
またはVBからの偶発的パルスには実際上応答せ
ず、その理由はかかる場合には関連するサンプリ
ング・コンデンサ５または９が最終サンプル値を
保持するからである。
またはVBからの偶発的パルスには実際上応答せ
ず、その理由はかかる場合には関連するサンプリ
ング・コンデンサ５または９が最終サンプル値を
保持するからである。
なお、瞬時t2，t5およびt6に生ずるパルス列VA
の各パルスはのこぎり波VSの関連する周期の中
央において発生する。しかしかかる作動状態とは
ならず、図示の如く瞬時t7およびt8にパルス列VA
のパルスが生ずる場合には、２つのパルス列の間
の位相差を誤差を伴うことなく決定できる範囲が
２方向中の一方向（正または負）に減少すること
となる。かかる事態は、発振器１１を電圧制御発
振器として構成し、その周波数をコンデンサ５の
端子電圧により増幅器１２を介して安定化方向に
制御することによつて防止することができる。パ
ルス列VAのパルスがのこぎり波VSの関連周期の
中央より後に発生して、コンデンサ５の端子電圧
が増大した場合には、発振器１１に供給される制
御電圧が減少し、のこぎり波VSの繰り返し周波
数が減少し、従つてその周期が増大する。コンデ
ンサ５の端子電圧が減少した場合には、これと逆
の動作が行われる。このようにのこぎり波発生器
３，１１を制御するので、のこぎり波VSにおけ
る各ランプ波形の中央はパルス列VAの関連パル
スと一致することとなる。その結果、のこぎり波
VSの繰り返し周波数もパルス列VAの繰り返し周
波数に等しく維持されることとなる。代案とし
て、発振器１１および増幅器１２を省略し、入力
端子１から供給されるパルス列VAの遅延したパ
ルスによつてランプ関数発生器３をトリガするよ
うにすることもできる。
の各パルスはのこぎり波VSの関連する周期の中
央において発生する。しかしかかる作動状態とは
ならず、図示の如く瞬時t7およびt8にパルス列VA
のパルスが生ずる場合には、２つのパルス列の間
の位相差を誤差を伴うことなく決定できる範囲が
２方向中の一方向（正または負）に減少すること
となる。かかる事態は、発振器１１を電圧制御発
振器として構成し、その周波数をコンデンサ５の
端子電圧により増幅器１２を介して安定化方向に
制御することによつて防止することができる。パ
ルス列VAのパルスがのこぎり波VSの関連周期の
中央より後に発生して、コンデンサ５の端子電圧
が増大した場合には、発振器１１に供給される制
御電圧が減少し、のこぎり波VSの繰り返し周波
数が減少し、従つてその周期が増大する。コンデ
ンサ５の端子電圧が減少した場合には、これと逆
の動作が行われる。このようにのこぎり波発生器
３，１１を制御するので、のこぎり波VSにおけ
る各ランプ波形の中央はパルス列VAの関連パル
スと一致することとなる。その結果、のこぎり波
VSの繰り返し周波数もパルス列VAの繰り返し周
波数に等しく維持されることとなる。代案とし
て、発振器１１および増幅器１２を省略し、入力
端子１から供給されるパルス列VAの遅延したパ
ルスによつてランプ関数発生器３をトリガするよ
うにすることもできる。
第１図は従来の位相比較回路のブロツク図、第
２図は本発明の位相比較回路の実施例のブロツク
図、第３図は第２図の作動説明用波形図である。 １…入力端子、２…入力端子、３…ランプ関数
発生器、４…電子スイツチ、５…サンプリング・
コンデンサ、６…遅延回路網、８…スイツチ、９
…サンプリング・コンデンサ、１０…差動増幅
器、１１…発振器、１２…増幅器。
２図は本発明の位相比較回路の実施例のブロツク
図、第３図は第２図の作動説明用波形図である。 １…入力端子、２…入力端子、３…ランプ関数
発生器、４…電子スイツチ、５…サンプリング・
コンデンサ、６…遅延回路網、８…スイツチ、９
…サンプリング・コンデンサ、１０…差動増幅
器、１１…発振器、１２…増幅器。
Claims (1)
- 【特許請求の範囲】 １ 作動に当り第１および第２入力端子に供給さ
れる第１および第２パルス列の位相を比較するた
め、関数発生回路を備え、該関数発生回路の制御
入力端子に前記第１入力端子を結合し、前記第１
入力端子に前記第１パルス列が供給された場合前
記第１パルス列の位相に同期した位相を有するの
こぎり波が該関数発生回路の出力端子に発生する
ようにし、更に第１サンプリング回路を備え、そ
の被サンプリング信号入力端子に前記出力端子を
結合し、かつそのサンプリング信号入力端子に前
記第２入力端子を結合して前記第２パルス列のパ
ルスの制御の下に前記出力端子におけるのこぎり
波信号のサンプリングを行うようにする位相比較
回路において、第２サンプリング回路を備え、そ
の被サンプリング信号入力端子に前記出力端子を
結合し、かつそのサンプリング信号入力端子に前
記第１入力端子を結合して前記第１パルス列のパ
ルスの制御の下に前記出力端子におけるのこぎり
波信号のサンプリングを行い、更に差動回路を備
え、そのそれぞれの入力端子に前記第１および第
２サンプリング回路の出力端子を結合して前記第
１サンプリング回路によつて得られるサンプル値
および前記第２サンプリング回路によつて得られ
るサンプル値の間の差を決定する如く構成したこ
とを特徴とする位相比較回路。 ２ 第２サンプリング回路を関数発生回路の出力
周波数制御ループに設け、該出力出周波数制御ル
ープを適切に構成配置してのこぎり波信号の位相
を第１パルス列の位相に同期する如く構成したこ
とを特徴とする特許請求の範囲第１項記載の位相
比較回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL7905540A NL7905540A (nl) | 1979-07-17 | 1979-07-17 | Fasevergelijkschakeling. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5617518A JPS5617518A (en) | 1981-02-19 |
| JPS644373B2 true JPS644373B2 (ja) | 1989-01-25 |
Family
ID=19833548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9814080A Granted JPS5617518A (en) | 1979-07-17 | 1980-07-17 | Phase comparator circuit |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4358736A (ja) |
| JP (1) | JPS5617518A (ja) |
| CA (1) | CA1152581A (ja) |
| DE (1) | DE3026715A1 (ja) |
| FR (1) | FR2461957A1 (ja) |
| GB (1) | GB2054298B (ja) |
| NL (1) | NL7905540A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2250878B (en) * | 1983-01-07 | 1992-10-28 | Marconi Avionics | Phase detectors |
| US4527126A (en) * | 1983-08-26 | 1985-07-02 | Micro Component Technology, Inc. | AC parametric circuit having adjustable delay lock loop |
| JPS60210025A (ja) * | 1984-04-03 | 1985-10-22 | Pioneer Electronic Corp | 位相比較器 |
| US4686481A (en) * | 1985-02-01 | 1987-08-11 | Advanced Micro Devices, Inc. | Phase detector apparatus including charge pump means |
| US4985683A (en) * | 1988-03-24 | 1991-01-15 | The Perkin-Elmer Corporation | Circuitry for measuring phase difference between two oscillatory signals |
| DE3827257A1 (de) * | 1988-08-11 | 1990-02-15 | Fraunhofer Ges Forschung | Phasenempfindlicher gleichrichter |
| GB2235839B (en) * | 1989-08-22 | 1993-06-16 | Plessey Co Plc | Phase detector |
| US5006819A (en) * | 1990-05-21 | 1991-04-09 | Archive Corporation | Track and hold phase locked loop circuit |
| JP2897795B2 (ja) * | 1991-10-31 | 1999-05-31 | 日本電気株式会社 | サンプルホールド型位相比較回路 |
| US6806742B1 (en) * | 2003-05-23 | 2004-10-19 | Standard Microsystems Corporation | Phase detector for low power applications |
| US7826813B2 (en) * | 2006-12-22 | 2010-11-02 | Orthosoft Inc. | Method and system for determining a time delay between transmission and reception of an RF signal in a noisy RF environment using frequency detection |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3602826A (en) * | 1969-12-24 | 1971-08-31 | Westinghouse Electric Corp | Adaptive signal detection system |
| CH518555A (de) * | 1970-02-05 | 1972-01-31 | Bbc Brown Boveri & Cie | Verfahren zur eindeutigen Bestimmung der Phasenverschiebung zwischen zwei periodischen, in ihrer Frequenz gleichen oder nahezu gleichen elektrischen Signalen |
| US3863080A (en) * | 1973-10-18 | 1975-01-28 | Rca Corp | Current output frequency and phase comparator |
| US4024414A (en) * | 1973-10-31 | 1977-05-17 | Bertram Frederick McCarthy | Electrical circuit means for detecting the frequency of input signals |
-
1979
- 1979-07-17 NL NL7905540A patent/NL7905540A/nl not_active Application Discontinuation
-
1980
- 1980-07-10 CA CA000355942A patent/CA1152581A/en not_active Expired
- 1980-07-10 US US06/168,840 patent/US4358736A/en not_active Expired - Lifetime
- 1980-07-14 GB GB8022962A patent/GB2054298B/en not_active Expired
- 1980-07-15 DE DE19803026715 patent/DE3026715A1/de active Granted
- 1980-07-15 FR FR8015639A patent/FR2461957A1/fr active Granted
- 1980-07-17 JP JP9814080A patent/JPS5617518A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| CA1152581A (en) | 1983-08-23 |
| DE3026715A1 (de) | 1981-02-19 |
| NL7905540A (nl) | 1981-01-20 |
| JPS5617518A (en) | 1981-02-19 |
| GB2054298A (en) | 1981-02-11 |
| GB2054298B (en) | 1983-04-27 |
| DE3026715C2 (ja) | 1988-04-07 |
| FR2461957A1 (fr) | 1981-02-06 |
| FR2461957B1 (ja) | 1983-04-29 |
| US4358736A (en) | 1982-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0561526A2 (en) | Phase-locked loop with automatic phase offset calibration | |
| JPS5938792B2 (ja) | ライン同期回路 | |
| JPS644373B2 (ja) | ||
| US4024414A (en) | Electrical circuit means for detecting the frequency of input signals | |
| FR1576123A (ja) | ||
| CA1069592A (en) | Digital phase comparator | |
| US4370619A (en) | Phase comparison circuit arrangement | |
| US4311962A (en) | Variable frequency missing pulse detector | |
| US3766895A (en) | Electric speed control system and more-than-two-state phase detector suitable for use therein | |
| US4010415A (en) | Sweep generator for engine analyzers | |
| US3657732A (en) | Phase synchronizing system | |
| US3368152A (en) | Triggered timing generator compensated for variations in triggering rate due to input repetition rate variations | |
| US4954784A (en) | Phase adjustment circuit | |
| JPS5832412B2 (ja) | 回転制御系における位相同期用基準信号形成方式 | |
| US3749939A (en) | Phase difference measuring device | |
| JPS6257158B2 (ja) | ||
| JP2671371B2 (ja) | 位相比較器 | |
| JPS6016638B2 (ja) | 周波数―電圧変換回路 | |
| US4002992A (en) | Amplitude control for sawtooth wave form | |
| JP2512950Y2 (ja) | Ｉｃ試験装置 | |
| US3739287A (en) | Phase difference detection circuit | |
| JPS5831546B2 (ja) | コシヨウテンヒヨウテイソウチ | |
| SU1422166A1 (ru) | Устройство дл измерени отношени двух сигналов | |
| JPH0750855B2 (ja) | 所定幅のパルスの生成用回路装置 | |
| JPS6226607B2 (ja) |