SU1422166A1 - Устройство дл измерени отношени двух сигналов - Google Patents
Устройство дл измерени отношени двух сигналов Download PDFInfo
- Publication number
- SU1422166A1 SU1422166A1 SU874178144A SU4178144A SU1422166A1 SU 1422166 A1 SU1422166 A1 SU 1422166A1 SU 874178144 A SU874178144 A SU 874178144A SU 4178144 A SU4178144 A SU 4178144A SU 1422166 A1 SU1422166 A1 SU 1422166A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- signals
- voltage
- input
- output
- Prior art date
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Изобретение относитс к измерительной технике и может выть использовано в технике св зи Цель изобретени - расширение «Функциональных возможностей устройства. Устройство содержит управл емые ключи 3 и 4, амплитудные детекторы 12 и 13 и преобразователь 15 напр жение - ток. Введение компараторов 1, 2 и 17 напр жени , переключателей 5 и 6, одно- вибратора 7, триггера 8 цикла, счетчика 9 с индикацией, формирователей 10 и П синхросигналов и схемы 14 совпадени обеспечивает измерение отношени амплитуд двух видеоимпульсов, двух гармонических сигналов, видеои пульса и гармонического сигнала, видеоимпульса и посто нного напр же- ни гармонического сигнала и посто нного напр жени . В описании приведен пример реализации формировател 10
Description
G5
««./
Изобретение относитс к измеритель ной технике и может быть использовано в технике св зи, светотехнике, акустике, антенной технике в экспериментальной физике и информационно- измерительных системах с применением ЭВМ..
Цель изобретени - расширение функциональных возможностей за счет обес- Лечени измерени отношени амплитуд двух видеоимпульсов, двух гармоничес- 4их сигналов, видеоимпульса и гармони Ческого сигнала, видеоимпульса и посто нного напр жени , гармонического сигнала и посто нного напр жени .
На фиг.1 представлена функциональна схема предлагаемого устройства; на фиг,2 и 3 - временные flfiarpatf мы, по сн ющие работу устройства.
I . . .
Устройство содержит первый 1 и втО
2 компараторы напр жений, входы Которых подключены соответственно к .Первым входам первого 3 и второго 4 управл емых ключей, вл ющихс входа- Ми устройства, выходы первого 1 и iBTOporo 2 компараторов напр жений подключены соответственно к первым неподвижным контактам первого 5 и второго 6 переключателей, вторые неподвижные контакты которых объединены и подключены к выходу одновибра- тора 7, первый вход триггера 8 цикла подключен к входу запуска и первому входу счетчика 9 с индикацией, подвижные контакты переключателей 5 и 6 Подключены соответственно к пер- Bbrf вх(дам формирователей 10 и 11 сиюсросигналов, вторые входы которых объединены и соединены с выходом триггера 8 цикла и входом одновибра- тора 7, первые выходы формирователей 10 и 11 синхросигналов подключены соответственно к вторым входам пер- вого 3 и второго 4 управл емых ключей , выходы которых соединены соответственно с первыми входами первого 12 и второгА 13 амплитудных детекторов , вторые входы которых подключены соответственно к вторым выходам форг- мирователей 10 и 11 синхросигналов, третьи выходы которых подключены соответственно к первому и второму входам схемы 14 совпадений, выход второго амплитудного детектора 13 через пре- образователь 15 напр жение г ток соединен с третьим входом первого амплитудного детектора 12, четвертый вход
которого соединен с выходом схемы 14 совпадени и вторым входом счетчика 9 с индикацией, третий вход которого соединен с выходом генератора 16 импульсов , выход первого амплитудного детектора 12 через третий компаратор 17 напр жени соединен с вторым вхо- |ЦОМ триггера 8 цикла.
Устройство работает в следующих режимах измерени отношени амплитуд: двух видеоимпульсов; двух гармонических сигналов; видеоимпульса и гармонического сигнала; видеоимпульса и посто нного напр жени ; гармонического и посто нного напр жени . Первые три режима аналогичны между со&ой, также как и последние Два.
В режиме измерени отношени амплитуд гармонического и видеоимпульс- ного сигналов переключатели 5 и 6 подключают первые входы формирователей 10 и 11 синхросигналов к вьпсодам компаратора 1 и 2 напр жени соответственно . Конденсаторы амплитудных детекторов 12 и 13 зашунтированы ключами (накопительные конденсаторы амплитудных детекторов к ключи не показаны ) , триггер 8 цикла сброшен в нуль и выходным потенциалом блокирует формирователи .10 и 11 синхросигналов. Третий (счетный) вход счетчика 9 с индикацией заблокирован потенциалом с выхода схемы 14 совпадений.
Из входных аналоговых сигналов (фиг.2 а,в)компараторы 1 и 2 напр жени формируют логические потенциалы (фиг.2 б,г), равные по длительности положительной части сигналов. По сигналу Запуск (фиг. 2 д) счетчик 9 с индикацией сбрасываетс в нулевое состо ние, и триггер 8 цикла устанавливаетс в единицу, вследствие чего снимаетс блокировка формирователей 10 и 11 синхросигналов. Последние вырабатывают импульсы управлени ключами 3 и 4 (фиг.2 е, ж), равные по длительности импульсам с компараторов 1 и 2 напр жени , пришедших после импульса запуска. Они же на вторых выходах формируют потенциалы, размыкающие ключи амплитудных детекторов 12 и 13 на врем зар да - разр да накопительных конденсаторов. Конденсаторы , (амплитудных детекторов зар жаютс через ключи 3 и 4 до амплитуд и,„, и и nil входных сигналов (фиг.2 з.
314
и). В момент t. установлени логической 1 на обоих входах схемы 14 сов падений потенциалом с ее выхода (фиг,2 к) открьшаетс счетный вход счетчика 9 с индикацией, преобраэова- тель 15 напр жение - ток подключает- с к амплитудному детектору 12, и осуществл етс стади линейного раз- р да конденсатора амплитудного детект тора 12 током IP , пропорциональным напр жению на выходе амплитудного детектора 13 (фиг.2 з). При достижении порога срабатывани компаратора 17 сигналом с его выхода (фиг.2 л) триг- гер 8 цикла сбрасываетс в нуль, и блоки устройства возвращаютс в исходное состо ние.
Врем линейного разр да tp пропорционально отношению , так как t р 11,0/IP , где С - величина емкости амплитудного детектора 12. Но 1р
3 эквивалентное сопротивление , на котором происходит преобразование напр жени U в ток Ifl. Окончательно получают t р Up,,CH3/4m. откуда U,/U ktp, где k-CR - константа,
В режиме измерени отношени посто нного напр жени и амплитуды гармони ческого сигнала переключатель 5 режима работы подключает первый вход формировател 10 синхросигнала к выходу одновибратора 7, а переключатель 6 режима работы подключен к выходу ком паратора 2 напр жени , триггер 8, формирователи 10 и 11, амплитудные детекторы 12 и 13, схема 14 совпадени и счетчик 9 наход тс в исходном
состо нии,
Входные сигналы (фиг.З а,б) подают с на входы устройства. Компаратор 2 формирует на выходе логический сигнал (фиг,3 в), равный положительному полупериоду входного сигнала. По сиг- налу Запуск (фиг,3 г)- происход т сброс счетчика 9 с индикацией и установка тр иггера 8 цикла в единицу. При этом происходит разблокировка формирователей 10 и И сикхросигна- лов, и одновибратор 7 вырабатьшает на выходе импульс, длительность которого превьппает врем зар да конденсаторов амплитудных детекторов при максимальном входном посто нном напр жении на входах устройства. Импульсом с выхода одновибратора 7 формирователь 10 синхросигналов вырабатьшает сигналы управлени ключо,м 3 (фиг,3 д)
64
амплитудным детектором 12 и схемой 14 совпадений. Формирователь 11 син хросигналов вырабатывает аналогичные сигналы от импульса с компаратора 2 напр жени . В результате конденсаторы амплитудных детекторов I2 и 13 зар жаютс до напр жений и,и (фиг. 3 к,з). В момент t (фиг.З е) схема 14 совпадений формирует no feH- циал на выходе (фиг,3 и), который открывает счетный вход счетчика 9 с индикацией , и начинаетс стади линейного разр да конденсатора амплитудного детектора 12 (фиг,3 ж) до напр ени --срабатьшани компаратора 17, Импульсом с последнего (фиг,3 к) устройство возвращаетс в исходное состо ние.
Ток разр да 1р выбирают таким, чтобы при равных входных сигналах на входах устройства 11, U |п за врем разр да t уложилось 10 импульсов , т.ео в счетчике зарегистрировалось число , В этом случае при и ГГ71 (i tn-z N lO и при tni 10 о Относительна погрешность измерени соответствует
(ГГ-} Г.,
hrz
UK,.-Т О
hii
Claims (1)
1. Устройство дл измерени отношени двух сигналов, содержащее два управл емых ключа, два амплитудных детектора и преобразователь напр жение - ток, включенный между выходом второго амплитудного детектора и - третьим входом nej3Boro амплитудного детектора, первые входы амплитудных детекторов подключены соответственно к выходам первого и второго управл - емых ключей, входы которых вл ютс входами устройства, отличаю щ ее тем, что с целью раслирени функциональных возможностей, в него введены три компаратора напр жений, триггер цикла, одновибратор, два переключател , два формировател синхросигналов, схема совпадений, генератор импульсов и счетчик с индикацией , причем входы первого и второго компараторов подключены соответственно к- входам первого и второго управл нщих ключей, а выходы - соответственно к первым неподвижным конг тактам первого и второго переключателей , вторые неподвижные контакты
us.J
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874178144A SU1422166A1 (ru) | 1987-01-07 | 1987-01-07 | Устройство дл измерени отношени двух сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874178144A SU1422166A1 (ru) | 1987-01-07 | 1987-01-07 | Устройство дл измерени отношени двух сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1422166A1 true SU1422166A1 (ru) | 1988-09-07 |
Family
ID=21279220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874178144A SU1422166A1 (ru) | 1987-01-07 | 1987-01-07 | Устройство дл измерени отношени двух сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1422166A1 (ru) |
-
1987
- 1987-01-07 SU SU874178144A patent/SU1422166A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 789821, кл. G 01 R 19/10, 1974. Авторское свидетельство СССР № 209059, кл. Н 03 К 13/02,1963. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1422166A1 (ru) | Устройство дл измерени отношени двух сигналов | |
JPS644373B2 (ru) | ||
US3138761A (en) | Electronic memory circuit utilizing feedback | |
SU1054901A2 (ru) | Устройство задержки импульсов | |
SU342296A1 (ru) | Аналого-цифровой преобразователь | |
SU1128383A2 (ru) | Преобразователь напр жени в частоту следовани импульсов | |
SU801244A1 (ru) | Аналого-цифровой преобразователь | |
SU430393A1 (ru) | Линейнб1й интерполятор | |
SU815906A1 (ru) | Способ преобразовани интервалаВРЕМЕНи B цифРОВОй КОд и уСТРОйСТВОдл ЕгО ОСущЕСТВлЕНи | |
SU822345A1 (ru) | Аналого-цифровой преобразователь | |
SU1702527A1 (ru) | Устройство дл преобразовани временного интервала в напр жение | |
SU1405116A1 (ru) | Способ интегрирующего аналого-цифрового преобразовани | |
SU1559301A1 (ru) | Измеритель энергии искры | |
SU1583859A1 (ru) | Интегратор с весовым усреднением сигналов | |
SU1358063A1 (ru) | Цифровой фазочастотный компаратор | |
SU1370756A1 (ru) | Сравнивающее устройство | |
SU651392A1 (ru) | Частотное устройство телесигнализации | |
SU1522407A1 (ru) | Преобразователь напр жени в частоту | |
SU577672A1 (ru) | Преобразователь периода и частоты следовани импульсов в напр жение | |
SU1287044A1 (ru) | Устройство дл измерени коэффициента передачи и фазового сдвига четырехполюсников | |
SU822346A1 (ru) | Аналого-цифровой преобразователь | |
SU1660158A1 (ru) | Способ преобразования временного интервала в напряжение и устройство для его осуществления | |
SU1115223A1 (ru) | Преобразователь двоичного кода во временной интервал | |
SU1262501A1 (ru) | Сигнатурный анализатор | |
SU1499494A1 (ru) | Устройство синхронизации |