SU1405116A1 - Способ интегрирующего аналого-цифрового преобразовани - Google Patents

Abstract

Изобретение относитс  к электроизмерительной технике и предназначено дл  создани  высокоточных аналого-цифровых преобразователей посто нного напр жени . Целью изобретени   вл етс  повышение точности и обеспечение преобразовани  сигнала произвольной пол рности. Введение в известньй способ операций интегрировани  опорного напр жени  до момента равенства интегрального значени  заданному пороговому уровню и интегрировани  напр жени  смещени  в зависимости от размера входного сигнала-позвол ет значительно повысить точность и обеспечить i.. преобразование сигнала произвольной пол рности. 4 ил. Ш (Л

Description

о ел

Изобретение отр осито  к электронз- меритель 1ой технике и предназначено дл  создани  предизионных аналого- цифровых преобразователей.

Цель изобретени  - повышение точности преобразовани .

На фиг,1а показано преобразование входного сигнала положительной пол рности при наличии напр жени  смеще- ни  е, б - возможность преобразовани  входного сигнала Uj произвольной пол рности (е 0); на фиг.2 - один из возможных вариантов аппаратной реали- задии предлагаемого способа, на фиг.3 один из возможных вариантов аппаратной реализации устройства управлени  и преобразовател  врем  - код (ПВК); на фиг,4 - временные диаграммы работы устройства управлени  и ПВК.

Сущность способа заключаетс  в . следующем.

Процесс преобразовани  осуществл етс  в два цикла Т, и Т. В первом цикле в течение образцового интервала времени Т интегрируют входной сигнал Uj вместе с напр жением смещени  е, затем интегрируют опорное напр жение Up вместе с напр жением смещени  до момента достижени  накопленным инте- гралом значени  меньшего заданного порогового уровн  и . Дл  этого требуетс  интервал времени Л.Т, , который пропорционален величине входного напр жени  И. Далее интегрируют только напр жение смещени  е до момента времени, отсто щего от начала и}1те- грировани  опорного напр жени  U на заданный интервал времени tj-t,, который дл  упрощени  в дальнейшем бу- дем обозначать через Т (фиг.1а),  вл етс  частным случаем. В общем случае обрйзцовый интервал времени Т может выбиратьс  из услови  обеспечени  заданного подавлени  помехи, а (tj-t, ) (t-j-ty) - из услови  обеспечени  требуемой разрешающей способности. После этого оп ть интегрируют опорное напр жение U вместе с напр жением смещени  е до момента достижени  накопленным интегралом значени  второго порогового уровн  и,, того же зн§ка, дл  чего требуетс  интервал времени л Т, который при условии посто нства опорного напр жени  UQ и напр жени  смещени  е  вл етс  величиной посто нной,

Во втором цикле Т в течение за- . данного интервала времени Т интегрируют только напр жение смещени  е , а .затем повтор ют последовательность операций, приведенных в первом цикле При этом информативными  вл ютс  интервалы времени Т и т (см.фиг, 1, а)

Результат преобразовани  Т наход т как-разность определенных в ходе интегрировани  интервалов времени по формуле Т (т + т) - (М, + й-Т), котора  представл ет собой разность интервалов интегрировани  опорного напр жени  в первом и во втором циклах .

Способ при реализации обеспечивае малые значени  составл ющей погрешности преобразовани , обусловленной дрейфом .нул  интегратора, предполагает минимальное число коммутаций опорного напр жени  и отсутствие т взвешенного суммировани  величин интервалов времени, что по сравнению с известным способом позвол ет повысит точность преобразовани .

Величины двух пороговых уровней и и и .одного знака выбирают, исход  из величин опорного напр жени  Ujj , заданного интервала времени Т и посто нной времени интегрировани  . Например, величины пороговых уровней могут быть определены из следующих уравнений:

. 2 С ,

е() и и

С- n-i.

Кроме повьш1ени  точности преобразовани  способ обеспечивает также преобразование входного сигнала произвольной пол рности при произвольной пол рности напр жени  смещени  е и при неизменной пол рности опорного напр жени  . Дл  этого достаточно (фиг.1б) обеспечить при Uy О длительность М| и т , равной , что достигаетс  просто соответствующим выбором значени  U. Это не требует абсолютно никаких дополнительных аппаратурных затрат при реализации и не вызывает дополнительных погрешностей .

Схема (фиг.2) содержит ключи 1-3, интегратор 4, устройство 5 управлени , преобразователь 6 времени в код (ПВК) и устройства 7 и 8 сравнени .

Временные диаграммы, представленные на фиг,1а, полностью отражают процесс изменени  напр жени  на выхо314

де интегратора 4. Соответствующие напр жени  подключаютс  к входу интегратора 4 ключами 1-3, которые управл ютс  сигналами с устройства 5 уп-; равлени . Устройства 7 и 8 сравнени  определ ют достижение интегратором пороговых уровней соответственно U, и и выдава  соответствующий сигнал в устройство 5 управлени , которое проводит также разр д интегратора 4 после завершени  циклов Т, и Tj (после достижени  интегралом второго порогового уровн  Uf,-).

ПВК 6 осуществл ет операцию преоб- разовани  в цифровой код информационного интервала времени Т Т + ЛТ, - .Tj, получаемого в процессе преобразовани  в устройстве 5 управлени .

Один из возможных вариантов реализации устройства 5 управлени  и ПВК 6 приведен на фиг.З.

Устройство 5 управлени  содержит генератор 9 опорной частоты, тригге- ра 10 и 11, которые осуществл ют квантование моментов срабатывани  устройств сравнени , делитель 12 частоты , дешифраторы 13-15, формирующие длительности циклов преобразовани  и образцового и заданного интервалов времени, элемент ИЛИ 16, формирователь 17 импульсов, осуществл ющий формирование коротких импульсов по переднему и заднему фронтам, импуль- са длительностью Т, элемент ИЛИ 18, триггер 19, элемент И 20, делитель 21 частоты формирующий сигнал Сброс дл  преобразовател  врем  - код 6, элемент И 22.

ПВК 6 состоит из переключател  23, выходы которого соединены с входами реверсивного счетчика 24.

Временные диаграммы работы устрой- ства 5 управлени  приведены на фиг.4 с подробностью, достаточной дл  однозначного воспроизведени  указанного устройства. Единственный узел, нуждающийс  в по снении, формирователь 17

импульсов. Он осуществл ет формирование коротких импульсов по переднему и заднему фронтам импульса длительностью Тд. Триггера 10 и 11 осуществл ют квантование моментов срабатывани  устройств сравнени . Это осуществл етс  дл  того, чтобы исключить накопление погрешности квантовани  при алгебраическом . суммировании интервалов времени дТ, , Т, Т и Т в реверсивном счетчике 24.

4

Claims (1)

1. Формула изобретени 

   Способ интегрирующего аналого-цифрового преобразовани , основанньш на двух последовательных циклах преобразовани , в первом из которых осуществл ют интегрирование входного напр жени  в течение образцового ин- тервала времени и последующее интегрирование эталонного напр жени  до момента достижени  значени  первого заданного порогового уровн , после чего осуществл ют интегрирование нулевого напр жени  до заданного момента времени, а во втором цикле интегрируют нулевое напр жение в течение образцового интервала времени и последующее интегрирование эталонного напр жени  до момента достижени  значени  первого заданного порогового уровн , после чего осуществл ют интегрирование нулевого напр жени  до заданного момента времени, и формирование выходного кода путем заполнени  импульсами эталонной частоты разности соответствующих интервалов времени интегрировани  эталонного напр жени  в первом и втором циклах, отличающийс  тем, что, .с целью повышени  точности преобразовани , в каждом цикле преобразовани  после достижени  заданного момента времени ин интегрируют эталонное напр жение до достижени  значени  второго заданного порогового уровн  по абсолютному значению большего значени  первого заданного порогового уровн .

   f пг

   Фие.2

   5б/х. ЛС6

   tx

   1

   I

   Вых УГ7

   Вь/х

   т Ь.

   Хл2 Упр.

   КА.З