RU1800616C - Аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к вычислительной и измерительной технике и может быть использовано при разработке в прецизионных устройствах сбора аналоговой информации , системах контрол  и управлени  технологическими процессами. Целью изобретени   вл етс  повышение точности преобразовани  за счет точного определени  и корректировки ошибки преобразовани  и ее учета в измерени х. Устройство содержит генератор импульсов, блок управ лени , блок ключей, интегратор, компаратор , переключатель, элементы И, элемент ИЛИ, реверсивные счетчики, триггер, цифровой компаратор. 1 з.п. ф-лы. 3 ил.

Description

Изобретение относитс  к вычислительной и измерительной технике, в частности к интегрирующим аналого-цифровым преобразовател м напр жени  в цифровой код, и может быть использовано в прецезионных устройствах сбора аналоговой информации, системах контрол  и управлени  технологическими процессами.

Целью изобретени   вл етс  повышение точности преобразовани  за счет более точного определени  и корректировки ошибки преобразовани .

На фиг,1 приведена функциональна  схема аналого-цифрового преобразовател ; на фиг,2 - вариант выполнени  блока управлени ; на фиг.З - временные диаграммы работы преобразовател .

Устройство содержит генератор 1 импульсов , блок 2 управлени , источник 3 измер емого напр жени , источник 4 эталонного напр жени , блок 5 ключей, интегратор 6. компаратор 7, переключатель 8, элементы И 9-14, элемент ИЛИ 15. реверсивные счетчики 16, 17, цифровой компаратор 18, триггер 19, выходную шину 20.

Блок 2 управлени  содержит делитель 21 частоты, дешифратор 22, элементы ИЛИ 23-25, одновибратор 26.

Устройство работает следующим образом .

В исходном состо нии делитель 21 частоты , счетчики 16. 17 и триггер 19 обнулены. На вход дешифратора 22 поступает код 000, первый выход его находитс  в состо нии лог. 1, а остальные - в состо нии лог. О. Под воздействием команды с выхода 2-1 блока 2 управлени  на выходе интегратора 6 напр жение равно нулю. Переключатель 8 находитс  в положении 1, Счетчики 16, 17 сигналом с выхода элемента И 13 установлены в режиме суммировани .

(/)

с

со

8

о

р |

В начальный момент Ti импульсы с выхода генератора 1 поступают на вход делител  21 частоты, с промежуточного вывода которого сигналы квантовани  поступают на элемент И 9. По истечении интервала времени TI код 000 на входе дешифратора 22 измен етс  на код 100 и начинаетс  формирование интервала Т2, в течение которого происходит зар д конденсатора интегратора 6, а также подключаетс  выход 4-1 источ- ника 4 эталонного напр жени . В конце интервала Та вновь измен етс  код на входе дешифратора 22. Вследствие этого по вл ютс  сигналы управлени  на выходах 2-4, 2-7 блока 2 управлени . Под воздействием управл ющего сигнала 2-4 подключаетс  противоположной пол рности выход 4-2 источника 4 эталонного напр жени . Одновременно сигналы квантовани  проход т на вход переключател  8 через элемент И 9. Далее сигналы через первый выход переключател  8 поступают на входы элементов И 11, 12. Элемент И 11 дл  прохождени  импульсов квантовани  заблокирован, а элемент И 12 находитс  в разрешенном со- сто нии.

Счетчик 17 начинает счет импульсов, поступающих на его вход Конденсатор интегратора 6 линейно разр жаетс .

По достижении напр жением на выходе интегратора 6 порога срабатывани  компаратора 7 на его выходе по вл етс  О. Поступление импульсов на счетчик 17 прекращаетс . На его выходе устанавливаетс  двоичный код, отображающий величину преобразованного напр жени  с выхода 4-1 источника с ошибкой преобразовани  из-за дрейфа, смещени  нул , старени  элемен- тов, а также воздействи  внешних дестабилизирующих факторов. По окончании интервала Тз импульсы с элемента И 9 на вход переключател  8 прекращаютс .

В интервале Тз на выходе интегратора 6 напр жение равно нулю, компаратор 7 возвращаетс  в исходное состо ние.

После окончани  интервала ТА с выходов 2-3 и 2-7 блока 2 управлени  выдаютс  команды. Под их воздействием элементы И 9, 11 переход т в разрешенное состо ние, а на выходы элементов И 13,14 поступает лог. 1. Произошедшие переключени  привод т к тому, что импульсы квантовани  с первого выхода переключател  8 начинают поступать на счетчики 16, 17.

Одновременно происходит интегриро- вание напр жени  источника 3 измер емого напр жени .

В зависимости от знака и величины ошибки преобразовани  возможны три варианта работы устройства в интервале ТБ.

1. Числовой код, установившийс  в счетчике 17 в интервале Тз, меньше опорного кода на цифровом компараторе 18. В этом случае к началу работы устройства в такте Ts сигналы на выходах цифрового компаратора 18 отсутствуют. На счетчики 16. 17 поступают импульсы, причем счетчик 16 заполн етс  из нулевого состо ни , а счетчик 17 получает дополнительные импульсы к содержимому. В момент по влени  лог. 1 на выходе цифрового компаратора 18 через элемент И 14 срабатывает триггер 19, который запрещает дальнейшее прохождение импульсов через элементы И 11, 12 на счетчики 16, 17. Таким образом, в счетчик 16 вводитс  корректирующий код, численно равный ошибке преобразовани .

2. Числовой код в счетчике 17 равен опорному коду, т.е. ошибка преобразовани  равна нулю. В этом случае к началу интервала Тб с выходе цифрового компаратора 18 сразу же выходит сигнал 1 и на счетчики 16, 17 импульсы не поступают. Счетчик 16 остаетс  в исходном нулевом состо нии.

3. Числовой код в счетчике 17 больше опорного кода, тогда к началу интервала Ts на выходе цифрового компаратора 18 имеетс  сигнал лог. 1. В результате на выходе элемента И 13 измен етс  состо ние , что переводит счетчики 16, 17 в режим вычитани . На их входы поступают импульсы квантовани :

Поступление импульсов в счетчики прекращаетс  в момент выхода сигнала лог. 1 на выходе цифрового компаратора 18. Одновременно снимаетс  и сигнал реверса со счетчиков 16, 17. Таким образом, в счетчик 16 вводитс  корректирующий код положительной ошибки преобразовани .

В начале интервала Тб с входа 2-4 блока 2 управлени  поступает сигнал на переключатель 8, который переводитс  во второе положение. Одновременно подключаетс  выход 4-2 источника.

Импульсы переключател  через элемент И 10 и элемент ИЛИ 15 поступают на счетчик 16. Конденсатор интегратора 6 линейно разр жаетс . В момент достижени  напр жени , равного порогу срабатывани  компаратора 7, на его выходе по вл етс  напр жение лог. О, которое поступает на вход элемента И 10 и запрещает прохождение импульсов на вход счетчика 16.

С выходной шины 20 снимаетс  двоичный код преобразованного напр жени , в котором устранены ошибки, вносимые элементами преобразовател . По истечении интервала Те на седьмом выходе дешифратора 22 по вл етс  сигнал, который запускает одновибратор 26. Импульс

напр жени  с его выхода поступает на вхо- Ды обнулени  делител  21 частоты, счетчиков 16,17, триггера 19. Устройство приходит в исходное состо ние. Цикл работы устройства повтор етс .

Таким образом, за счет более точного определени  и корректировки ошибки преобразовани  и учета ошибки преобразовани  в рабочем диапазоне измер емых напр жений из-за нелинейности преобразовани  предлагаемое устройство обладает высокой точностью.

Claims (2)

1. Формула изобретени  1. Аналого-цифровой преобразователь, содержащий генератор импульсов, блок управлени , выходы которого с первого на четвертый соединены с соответствующими управл ющими входами блока ключей, первый информационный вход которого соединен с выходом источника измер емого напр жени , второй - с первым выходом источника эталонного напр жени , а выход - с входом интегратора, выход которого соединен с первым входом компаратора, второй вход которого  вл етс  шиной нулевого потенциала, первый реверсивный счетчик, выходы которого  вл ютс  выходной шиной , отличающийс  тем, что, с целью повышени  точности преобразовани  путем более точного определени  и корректировки ошибки преобразовани , в него введены второй реверсивный счетчик и цифровой компаратор, переключатель, шесть элементов И, элемент ИЛИ и триггер, инверсный выход которого соединен с первыми входами первого и второго элементов И, вторые входы которых объединены и подключены к первому выходу переключател , второй выход которого соединен с первым входом третьего элемента И, второй вход которого объединен с третьим входом второго элемента И и подключен к инверсному выходу компаратора, а третий вход первого элемента И объединен с первыми входами четвертого и п того элементов И и подключен к третьему выходу блока управлени , п тый выход которого соединен с управл ющим входом переключател , вход которого соединен с выходом шестого элемента И, первый и второй входы которого соединены соответственно с шестым и седьмым выходами блока управлени , восьмой выход которого  вл етс  шиной нулевого потенциала , а вход соединен с выходом генератора импульсов, выход первого и третьего элементов И соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен со счетным входом первого реверсивного счетчика, вход управлени  направлением счета которого

   объединен с аналогичным входом второго реверсивного счетчика и подключен к выходу четвертого элемента И, второй вход которого и второй вход п того элемента И подключены соответственно к первому и

   второму выходам цифрового компаратора, первые входы которого  вл ютс  шиной заданного кода, а вторые входы соединены с соответствующими выходами второго реверсивного счетчика, счетный вход которого

   соединен с выходом второго элемента И, при этом выход п того элемента И соединен с входом триггера, s второй выход источника эталонного напр жени  - с третьим входом блока ключей,
2. 2. Преобразователь поп.1,отличаю- щ и и с   тем, что блок управлени  выполнен на делителе частоты, дешифраторе, трех элементах ИЛИ и одновибраторе, выход которого  вл етс  восьмым выходом блока и

   соединен с входом установки в О делител  частоты, вход которого  вл етс  входом блока, промежуточный разр дный выход - седьмым выходом блока, а выходы разр дов соединены с соответствующими входами

   дешифратора, первый выход которого соединен с первым входом первого элемента ИЛИ, второй выход  вл етс  вторым выходом блока, третий выход соединен с первыми входами второго и третьего элементов

   ИЛИ, четвертый выход - с вторым входом элемента ИЛИ, п тый выход  вл етс  третьим выходом блока управлени  и соединен с вторым входом первого элемента ИЛИ, третий вход которого объединен с вторым входом третьего элемента ИЛИ,  вл етс  п тым выходом блока и подключен к шестому выходу дешифратора блока управлени , седьмой выход которого соединен с входом одновибратора. а выходы первого, второго

   и третьего элементов ИЛИ  вл ютс  соответственно первым, шестым и четвертым выходами блока.

   г

   t-.

   Фиг, 2

   J

   Фиг. 3