SU762167A1

SU762167A1 - Аналого-цифровой 1

Info

Publication number: SU762167A1
Application number: SU792715214A
Authority: SU
Inventors: Aleksandr A Plavilshchikov
Original assignee: Aleksandr A Plavilshchikov
Priority date: 1979-01-11
Filing date: 1979-01-11
Publication date: 1980-09-07
Also published as: SU947958A1

Description

Изобретение относится к измерительной технике и может быть использовано в цифровых измерительных приборах и ^{1 * * *}информационно-измерительных системах.

Известен 'аналого-цифровой преобразователь, содержащий переключатель, срав- ^{5 * * * *}

нивающее устройство, генератор пилообразного напряжения, два триггера, три

клапана, линию задержки, генератор импульсов, реверсивный счетчик и устройство управления £ΐ], ^{10 * * * *}

Недостатками устройства являются необходимость определения кода коррекции перед каждым преобразованием входного напряжения, что снижает число преобразований в единицу времени, а также ¹⁵невозможность коррекции смещения нуля

при преобразовании разнополярного входного напряжения.

Известен аналого-цифровой преобразователь содержащий коммутатор, информационные входы которого подключены к источникам положительного и отрицатель» ного образцового напряжения, а также

"‘‘-•я’·

к входам измеряемого напряжения и нулевого потенциала, а входы управления к выходам дешифратора, выход коммутатора соединен с входом Интегратора, выход которого подключен к входу нуль-органа, выход нуль-органа соединен с входами формирователя и ключа, выход которого подключен к неинвертирующему входу усилителя интегратора и к одной обкладке конденсатора, другая обкладка которого соединена с шиной-нулевого потенциала, выход формирователя подключен к первому входу дешифратора и к первому входу устройства управления, первый выход которого соединён с одним входом клапана, другой вход которого подключен к выходу генератора импульсов опорной частоты,.а выход - к входу счетчика импульсов, выход которого соединен с первыми входами вентилей считывания кода| вторые входы которых подключены к второму выходу'устройства управления, а выходы - к выходу преобразователя, остальные два выхода устройства управле762167

ния соединены с входами двух триггеров, выходы которых подключены к второму и третьему входам дешифратора [2^|.

Недостатком устройства является низкое быстродействие. ₅

Цель изобретения - повышение быстродействия.

Указанная цель достигается тем, что в аналого-цифровой преобразователь, содержащий источник положительного опор- ю ного напряжения, источник отрицательного опорного напряжения, коммутатор, интегратор, нуль-орган, ключ, формирователь, генератор импульсов опорной частоты, клапан, счетчик импульсов, вентили считы- 15 вания кода,

дополнительных клапана, суммирующий счетчик, вычитающий счетчик, вентили переписи кода, формирователь импульсов и резистор, | причем третий выход блока уп- 20 равления подключен к первому управляющему входу коммутатора, к управляющему входу ключа и к входу предварительной установки вычитающего счетчика, четвертый выход блока управления соединен 25

.. £ -£ф<эр_Ым управляющим входом" коммутатора, с входом предварительной установки счетчика импульсов и с управляющим входом вентилей переписи кода, входы которых подключены к выходу вычитаю- зо щего счетчика, а выходы - к входу предварительной установки суммирующего счетчика, выход суммирующего счетчика соединен с входом формирователя импульсов, выход которого подключен к вто- 35 рому входу блока управления, пятый и шестой выходы блока управления·' соединены с третьим и четвертым управляющими входами коммутатора, седьмой выход блока управления подключен к первому 40 входу первого дополнительного клапана, второй вход которого соединен с выходом генератора импульсов опорной частоты, а выход - с входом вычитающего счетчика, восьмой выход устройства управления под- 45 ключей к первому входу второго дополнительного клапана, второй вход которого соединен с выходом генератора импульсов опорной частоты, а выход - с входом , суммирующего счетчика и третьим вхо- 50 дом блока управления, неинвертирующий вход интегратора подключен к первому выводу резистора, второй вывод которого соединен с шиной нулевого потенциала.

55

"“7“ На фиг.1приведена структурная

электрическая схема устройства; на

фиг, 2 - временная диаграмма его работы.

Устройство содержит источник 1 положительного опорного напряжения, источник 2 отрицательного опорного напряжения» коммутатор 3, интегратор 4, нульорган 5, формирователь 6, резистор 7, ключ 8, блок 9 управления, клапан 10, суммирующий счетчик 11, формирователь 12 Импульсов, вентили 13 · переписи кода, клапан 14, вычитающий счетчик 15, генератор 16 импульсов опорной частоты, клапан 17, счетчик 18 импульсов, вентили 19 считывания кода.

Работа устройства осуществляется следующим образом.

В течение интервала времени, определяемого блоком 9, осуществляется интегрирование с помощью интегратора 4 измеряемого напряжения, поступающего на вход устройства. Затем происходит преобразование напряжения на выходе интегратора 4 с помощью образцового напряжения во временной интервал и заполнение в течение этого интервала импульсами образцовой частоты счетчика 18, причем подключение соответствующего источника 1 и 2 осуществляется в зависимости от сигнала на выходе формирователя 6. Код на выходе счетчика 18 при этом будет пропорционален измеряемому напряжению.

Автокоррекция нулевого уровня интегратора осуществляется в преобразователе цифроаналоговым методом. При этом напряжение смещения нуля интегратора 4 периодически преобразуется в промежуточный параметр-временной интервал, который в свою очередь преобразуется в дополнительный код с помощью счетчика 15, выполняющего функцию аналого-цифрового преобразователя и запоминающего регистра. Код на выходе счетчика 15, соответствующий напряжению смещения интегратора 4, в процессе каждого измерения входного напряжения ^-преобразуется в соответствующий временной интервал с помощью счетчика 11, выполняющего функцию цифроаналогового преобразователя. Этот временной интервал алгебраически суммируется с временным интервалом, соответствующим напряжению на выходе интегратора 4.

В течение полученного в результате суммирования временного интервала происходит заполнение;счетчика 18 импульсами образцовой частоты, при этом на выходе счетчика 18 формируется код преобразуемоГОнапряжения без погрешности от смещения нуля интегратора.

При работе устройства возможны два

варианта соотношения полярностей изме5 762167

ряемого напряжения и напряжения сме , щения интегратора, которым соответствуют два алгоритма работы преобразователя.

Вариант 1. Преобразуемое напряжение и напряжение смещения инте- $ гратора имеют одинаковую полярность.

Цикл коррекции нуля начинается с формирования на третьем выходе блока 9 сигнала, который поступает на коммутатор 3 на управляющий вход ключа 8 ₁₀

и на вход предварительной установки вычитающего счетчика 15. При этом коммутатор 3 подключает вход интегратора 4 к входу нулевого потенциала, ключ 8 замыкает цепь обратной связи с выхода ₁₅нуль-органа 5 на неинрертирующий вход интегратора 4, который подключен через резистор 7 к нулевому потенциалу, а разряды вычитающего счетчика 15 устанавливаются в состояние "1". Напряжений ₂₀на выходах интегратора 4 и нуль-органа 5 изменяются при этом в соответствии с временной диаграммой (фиг. 2). В зависимости от состояния выхода формирователя 6, которое запоминается блоком 25 9 до очередного цикла коррекции, последнее по окончании сигнала на своём третьем выходе формирует сигнал на одном из своих выходов. При положительной полярности напряжения смещения ин- ₃₀тегратора 4 блок 9 формирует сигнал на своем пятом выходе, и подключает с помощью коммутатора 3 вход интегратора 4 к источнику 1, при этом конденсатор интегратора 4 разряжается по ли- ₃₅нейному закону ( см. фиг. 2). Кроме того, блок 9 формирует также сигнал на своем седьмом выходе, открывая клапан 14 и разрешая тем самым поступление импульсов опорной частоты на вход вы- ₄₀читающего счетчика 15.. Сигналы с седьмого И пятого выходов блока 9 снимаются при поступлении на первый вход последнего сигнала (перепада напряжения) с выхода формирователя 6. Форми- ₄₅рователь 6 изменяет состояние своего выхода в момент равенства нулю напряжения на выходе интегратора 4, который фиксируется нуль-органом 5. Таким образом, длительность сигналов на пятом ₅θ и седьмом выходах блока 9, как это видно из временной диаграммы работы устройства (см. фиг. 2) пропорциональна напряжению смещения интегратора 4.

При этом в вычитающем счетчике 15 ₅₅

(емкость которого, также как и емкость суммирующего счетчика 11 определяется максимально возможной величиной напряжения смещения интегратора и значительно меньше емкости счетчика 18) фиксируется дополнительный код временного интервала, пропорционального напряжению смещения интегратора 4. На этом цикл коррекции заканчивается. Необходимость в очередном цикле коррекции определяется, в основном, температурным и временным дрейфом напряжения смещения интегратора.

Цикл преобразования входного напряжения начинается с формирования на чет-, вертом выходе блока 9 сигнала определенной длительности, который поступает на коммутатор 3, на вход предварительной установки счетчика импульсов 18 и на управляющий вход вентилей 13. При этом интегратором 4 Осуществляется интегрирование преобразуемого напряжения (см. фиг. 2), разряды счетчика 18 устанавливаются в состояние "О", а в суммирующий счетчик 11 записывается дополнительный код временного интервала коррекции. По окончании сигнала на четвертом выходе блока 9 формируется сигнал на своем восьмом выходе (см. фиг. 2), который поступает на управляющий вход клапана 10 и разрешает тем - самым поступление импульсов опорной частоты на вход суммирующего счетчика 11. Кроме того, в зависимости от полярности преобразуемого напряжения и ее соотношения с полярностью напряжения смещения (в зависимости от состояния выхода формирователя 6 в цикле преобразования и его соотношения с состоянием выхода последнего в цикле коррекции, формируется сигнал либо на первом, либо на одном из выходов - шёстом или пятом блока 9. Для рассматриваемого случая (напряжение смещения интегратора 4 и преобразуемое напряжение имеют положительную полярность) блок 9 формирует одновременно сигналы на своих первом и восьмом выходах. Сигнал с первого выхода блока 9 поступает на управляющий вход клапана 17 _?разрешая тем самым поступление импульсов опорной Частоты на вход счетчика 18 (см. фиг. 2). При переполнении суммирующего, счетчика 11 формирователь 12 формирует на своем выходе импульсный сигнал (см. фиг. 2) и тем самым заканчивается' формирование временного интервала коррекции. По окончании этого интервала снимается сигнал с восьмого выхода блока 9 и формируется сигнал на его шестом выходе, который поступает на коммутатор 3 и подключает вход интегратора 4 к источнику '2. При этом

762167

осуществляется преобразование путем линейного разряда конденсатора, напряжения на выходе интегратора 4 в пропорциональный ему временной интервал (см. фиг. 2), окончание которого фиксируется ₅нуль-органом 5. Изменение состояния выхода нуль-органа 5 вызывает перепад напряжения на выходе формирователя 6, который поступает на первый вход блока 9. При этом снимаются сигналы с пер- ю вого и шестого выходов блока 9 и формируется сигнал на его втором выходе.

На этом цикл преобразования заканчивается: вход интегратора 4 отключается от источника 2, прекращается поступление 15 импульсов образцовой частоты на вход счетчика 18 и осуществляется выдача результата преобразования на выход через вентили 19, на управляющие входы которых поступает разрешающий сигнал с 20 второго выхода блока 9. При этом код напряжения на выходе интегратора 4 оказывается скорректированным в счетчике 18 на". величину напряжения смещения интегратора 4 (см. фиг. 2). 25

.Вариант 2. Преобразуемое напряжение и напряжение смещения интегратора имеют разную полярность (преобразуемое напряжение имеет отрицательную, а напряжение смещения - положительную зо полярность).

Цикл преобразования входного напряжения в рассматриваемом варианте отличается от описанного выше тем, что по окончании интегрирования преобразуемого напряжения блок 9 формирует сигнал вместо шестого на своем пятом, выходе (см. фиг. 2), осуществляя тем самым подключение к входу интегратора 4 источника 1. При этом сигнал на пятом ⁴⁰выходе формируется одновременно с сигналом на восьмом выходе блока 9, а сигнал на первом выходе по отношению к указанным выше сигналам с задержкой Т^_ор , равной длительности временного интервала коррекции, что обеспечивает коррекцию кода напряжения на выходе интегратора 4 и на величину напряжения смещения последнего (см. фиг. 2).

50

Работа устройства при отрицательной Полярности напряжения смещения интегратора осуществляется в соответствии с двумя вариантами, рассмотренными ранее.

Таким образом, устройство обеспечивает достаточно длительное время хранения величины сигнала коррекции. Это

время определяется дрейфом частоты генератора импульсов опорной частоты.

Дрейф частоты кварцевого резонатора, входящего в состав генератора импульсов опорной частоты на несколько порядков меньше дрейфа напряжения смещения входящего в состав интегратора усилителя. Следовательно, период циклов определения сигнала коррекции нулевого уровня устройства определяется дрейфом напряжения смещения усилителя и значительно большё.чем у известного (у которого определение сигнала коррекции осуществляется перед каждым преобразованием), что обеспечивает повышение быстродействия аналого-цифрового преобразователя.

Claims

Формула изобретения

Аналого-цифровой преобразователь, содержащий коммутатор, информационные входы которого подключены к выходам источников положительного и отрицательного опорного напряжений, выход коммутатора соединен с входом интегратора, выход которого подключен к входу нуль-органа, выход нуль-органа соединен с входами формирователя и ключа, выход которого подключен к .неинвертирующему входу блока управления, первый выход которого соединен с первым входом клапана, второй вход которого подключен к выходу генератора импульсов опорной частоты, а выход - к входу счетчика импульсов, .выход которого соединен с первыми входами вентилей считывания кода, вторые входы которых подключены к второму выходу блока управления, отличающийся тем, что, с целью повышения быстродействия, введены два дополнительных клапана, сумми- . рующий счетчик, вычитающий счетчик, вентили переписи кода, формирователь импульсов и резистор, причем третий выход блока управления подключен к первому управляющему входу коммутатора, к управляющему входу ключа и к входу предварительной установки вычитающего счетчика, четвертый выход _ блока управления соединен с вторым управляющим входом коммутатора, с входом предварительной установки счетчика импульсов и с управляющим входом вентилей переписи кода, входы которых подключены К выходу вычитающего счетчика, а выходы - к входу предварительной установки суммирующего счетчика, выход суммирующего счетчика соединен с входом формирователя импульсов, выход которого подключен к второму

762167

входу блока управления, пятый и шестой , выходы блока управления соединены с третьим и четвертым управляющими входами коммутатора, седьмой выход блока управления подключен к первому входу первого дополнительного клапана, второй вход которого соединен с выходом генератора импульсов опорной частоты, а выход - с входом суммирующего счетчйка и третьим входом блока управления, неинвертирующий вход интегратора подключен к первому выводу резистора, второй вывод

10

которого соединен с ивгаой нулевого потенциала...........