SU813382A1 - Калибратор напр жени - Google Patents

Калибратор напр жени Download PDF

Info

Publication number
SU813382A1
SU813382A1 SU792776915A SU2776915A SU813382A1 SU 813382 A1 SU813382 A1 SU 813382A1 SU 792776915 A SU792776915 A SU 792776915A SU 2776915 A SU2776915 A SU 2776915A SU 813382 A1 SU813382 A1 SU 813382A1
Authority
SU
USSR - Soviet Union
Prior art keywords
resistors
voltage
decoder
switch
input
Prior art date
Application number
SU792776915A
Other languages
English (en)
Inventor
Игорь Юрьевич Сергеев
Валентин Иванович Губарь
Владимир Степанович Артеменко
Владимир Константинович Рощин
Владимир Иванович Русин
Анатолий Антонович Яремчук
Николай Евгеньевич Тарабан
Original Assignee
Киевский Ордена Ленина Политехничес-Кий Институт Имени 50-Летия Великойоктябрьской Социалистической Револю-Ции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Политехничес-Кий Институт Имени 50-Летия Великойоктябрьской Социалистической Револю-Ции filed Critical Киевский Ордена Ленина Политехничес-Кий Институт Имени 50-Летия Великойоктябрьской Социалистической Револю-Ции
Priority to SU792776915A priority Critical patent/SU813382A1/ru
Application granted granted Critical
Publication of SU813382A1 publication Critical patent/SU813382A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

(54) КАЛИБРАТОР НАПРЯЖЕНИЯ
1
Изобретение относитс  к измерительной технике и автоматическому управлению, в частности к калибраторам напр жени  посто нного тока и может быть использовано при построении информационно-измерительных и управл ющих систем.
Известен калибратор напр жени , содержащий преобразователь интервала времени в напр жение интегрирующего типа 1.
Недостатком калибратора  вл етс  низкое быстродействие.
Известен калибратор напр жени , который содержит последовательно включенные источник опорного напр жени , первый ключ, интегратор и аналоговое запоминающее устройство , выход которого подключен к выходу калибратора напр жени , второй ключ, соединенный со входами интегратора и с выходом калибратора напр жени , преобразователь кода во временной интервал, вход которого подключен ко входу всего устройства , а выходы подключены к первому и второму ключам, а также ко входу управлени  выборкой аналового запоминающего устройства 2.
Недостатком преобразовател   вл етс  низкое быстродействие.
Цель изобретени  - повыщение быстродействи .
Поставленна  цель достигаетс  тем, что калибратор напр жени , содержащий соединенные последовательно источник опорного напр жени , первый ключ, интегратор и аналоговое запоминающее устройство, выход которого подсоединен через второй ключ к входу интегратора, преобразователь кода во временной интервал, первый, второй и третий выходы которого подсоединены к управл ющим входам первого и второго ключей и к управл ющему входу аналогового запоминающего устройства, снабжен дешифратором , коммутатором и матрицей резисторов, причем вход дешифратора подсоединен ко входу преобразовател  кода во временной интервал, а выход его соединен с одним из входов коммутатора , вторые входы которого присоединены к второму и третьему входам источника опорного напр жени , а выходы его через матрицу резисторов соединены с вторым входом интеграторов.
На фиг. 1 приведена структурна  схема калибратора напр жени ; на фиг. 2 - временные диаграммы его работы.
Калибратор напр жени  содержит источник опорного напр жени  1, первый ключ 2, интегратор 3, аналоговое запоминающее устройство 4, второй ключ 5, преобразователь кода во временной интервал 6, дешифратор 7, коммутатор 8 и матрицу резисторов 9.
Калибратор напр жени  работает циклично . Циклы работы задаютс  преобразователем кода во временной интервал 6, который формирует три интервала времени (управл ющих импульса). Интервал времени Ti (фиг. 2,2), пропорциональный входному коду N, открывает первый ключ 2. Интервал 7 (посто нной длительности) открывает второй ключ 5. Интервал времени TS (короткий импульс посто нной длительности ) управл ет аналоговым запоминающим устройством 4 - по приходу импульсов Тз аналоговое запоминающее устройство 4 запоминает выходное напр жение интегратора 3 (осуществл етс  выборка), которое подаетс  на выход калибратора в течение всего времени до последующей выборки . На дешифратор 7 поступает входной код N (практически только старщие разр ды кода N).
На одном из выходов дещифратора 7 (в зависимости от кода N) по вл етс  управл ющий сигнал, который управл ет коммутатором 8, подключающим один из резисторов матрицы 9 к источнику опорного напр жени  1. В результате такой работы калибратора в каждом цикле работы осуществл етс  уравновещивание зар дов, накапливаемых интегратором 3 в процессе интегрировани  напр жений, поступаю цих через ключ 2 (в течение времени T), через ключ 5 (в течение времени Гг) и через один из резисторов матрицы 9 резистора (в течение всего времени цикла TU) . Из равенства зар дов можно записать уравнение преобразовани  калибратора в следующем виде
8ых Ео-тЧЕ -,-|.,
где ЕО - напр жение опорного источника, подклбченное к ключу 2, R - резистор из матрицы 9, подключаемый в зависимости от -входного кода N, Е;.- напр жение источника 1 опорного напр жени , подключенное к резистору R, R - врем задающее сопротивление в интеграторе 3. Как следует из уравнени  преобразовани  выходное напр жение имеет две составл ющие. Перва  .из них - ЕО Г-,/7г. - определ етс  входным кодом, а втора , формируема  вновь введенными в калибратор блоками, .определ етс  входным кодо.м, сопротивлением резистора R- и напр жением Е;. (Е., в общем случае может выбиратьс  положительным или отрицательным). Весь диапазон изменени  входного кода N разбиваетс  на поддиапазоны, в каждом из которых посредством дешифратора 7 и коммутатора
8 между входом интегратора 3 и выходом источника опорного напр жени  1, включаетс  соответствующий этому поддиапазону резистор. В результате, в каждо.м поддиапазоне входного кода в основной составл ющей выходного напр жени , определенной членом , прибавл етс  (или вычитаетс  в зависимости от пол рности Е;.) добавка. Совокупность всех добавок во всем диапазоне изменени  входного кода представл ет собой кусочно-ступенчатую функцию, которой можно аппроксимировать различные нелинейные зависимости , в св зи с тем, в результирующую зависимость выходного напр жени  от входного кода может быть введена требуема 
, нелинейность (ступенчатого аппроксимировани ). При снижении длительности цикла работы калибратора напр жени  возникает его собственна  нелинейность. При посто нной длительности цикла эта нелинейность в значительной степени стабильна. Если с
0 помощью дешифратора 7, коммутатора 8 и матрицы 9 резисторов задать нелинейность обратную собственной нелинейности калибратора , то погрешность от нелинейности результирующей зависимости выходного напр жени  от входного кода будет значительно снижена. Таким образом, может быть повышена точность калибратора при снижении быстродействи  или повышено быстродействие при сохранении точности. Кроме того , калибратор .может быть использован в
0 качестве функционального преобразовател , используемого дл  линеаризации нелинейности других, работающих совместно с ним устройств, например различных датчиков.
В качестве примера на фиг. 2 приведены кривые зависимости выходного напр жени  от входного кода. Здесь крива  10 -
идеальна  зависимость от И - реальна  зависимость, содержаща  нелинейность , 12 - ступенчато-аппроксимиро0 ванна  заданна  нелинейность (формируема  с помощью дешифратора 7, коммутатора 8 и матрицы 9 резисторов), 13 - результируюпла  (линеаризованна  зависимость .

Claims (2)

  1. При необходимости корректировать нелинейность пор дка (1-5%) например при коррекции нелинейности датчиков, вли ние нестабильности сопротивлени  резисторов матрицы 9 уменьшаетс  примерно в 100- 20 раз, что при требуемой погрещности преобразовани , к примеру, 0,1% позвол ет использовать резисторы с нестабильностью сопротивлени  соответственно (10-2)/о, т. е. резисторы. Практически при создании калибратора напр жени , длительность цикла работы которого составл 5 ет величину пор дка 0,5-1 м/сек, абсолютна  погрешность, вызванна  нелинейностью, не превышает дес тых долей процента. В этом случае требовани  к нестабильности резисторов еще меньше. В результате, использу  резисторы с нестабильностью пор дка 1%, можно снизить погрешности до уровн  0,01%. Создание же калибратора с погрешностью 0,01% без линеаризации требует увеличени  длительности цикла до 10-20 м/сек. В результате выигрыш по быстродействию более, чем на пор док. При этом число участков аппроксимации обычно 8-10. Дл  этого на дешифратор 7 подаетс  всего четыре старших двоичных разр да входного кода (дешифратор в этом случае может быть пос роен на одной микросхеме , например типа К155 ИДЗ). Число резисторов в матрице 9 в данном случае 10 (меньше 10), поскольку несколько ступеней в аппроксимированной кривой могут быть одинаковыми или равными нулю по амплитуде). Если число участков не превышает восьми, то дешифратор 7 с коммутатором 8 могут быть реализованы одной микросхемой типа 543КН2, представл юшей собой управл емый кодом восьмиканальный коммутатор. Введение в устройство дешифратора, ком мутатора и матрицы резисторов позвол ет более чем на пор док повышать его быстродействие при сохранении точности. Создание дополнительных блоков требует незначительных дополнительных аппаратурных затрат и может быть реализовано с использованием дешевых резисторов, например типа МЛТ, и серийных микросхем. Формула изобретени  Калибратор напр жени , содержащий соединенные последовательно источник опорного напр жени , первый ключ, интегратор и аналоговое запоминающее устройство, выход которого подсоединен через второй ключ к входу интегратора, преобразователь кода во временной интервал, первый, второй и третий выходы которого подсоединены к управл ющим входам первого и второго ключей, и к управл ющему входу аналогового запоминающего устройства, отличающийс  тем, что, с целью повышени  быстродействи , он снабжен дешифратором, коммутатором и матрицей резисторов, причем вход дешифратора подсоединен ко входу преобразовател  кода во временной интервал , а выход его соединен с одним из входов коммутатора, вторые входы которого подсоединены к второму и третьему входам источника опорного напр жени , а выходы его через матрицу резисторов соединены с вторым входом интегратора. Источники информации, прин тые во внимание при экспертизе 1.Туз Ю. М., Сергеев И. Ю. Итерационный преобразователь интервала врелтени в напр жение «Измерительна  техника, № 7, 1976, с. 15.
  2. 2.Патент США № 3646545, кл. 324-95, 1973.
    ивых
    USbixJ
    Фнг.г
SU792776915A 1979-06-05 1979-06-05 Калибратор напр жени SU813382A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792776915A SU813382A1 (ru) 1979-06-05 1979-06-05 Калибратор напр жени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792776915A SU813382A1 (ru) 1979-06-05 1979-06-05 Калибратор напр жени

Publications (1)

Publication Number Publication Date
SU813382A1 true SU813382A1 (ru) 1981-03-15

Family

ID=20832314

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792776915A SU813382A1 (ru) 1979-06-05 1979-06-05 Калибратор напр жени

Country Status (1)

Country Link
SU (1) SU813382A1 (ru)

Similar Documents

Publication Publication Date Title
US4315254A (en) Self-compensating A-D converter
US4590458A (en) Offset removal in an analog to digital conversion system
US4001813A (en) Precision capacitance to digital conversion system
US4210903A (en) Method for producing analog-to-digital conversions
SU813382A1 (ru) Калибратор напр жени
GB1106840A (en) Analog to digital converter
KR880003485A (ko) 에러검출 및 교정시스템을 갖춘 주기형 d/a 변환기
US3805046A (en) Logarithmic conversion system
US3754232A (en) Circuit arrangement for baseline compensation
US3792352A (en) Analog-to-digital converter utilizing different feedback effects to obtain accuracy and resolution
US3713023A (en) Analog-to-digital converter utilizing different feedback effects to obtain accuracy and resolution
SU1654657A1 (ru) Устройство дл коррекции погрешностей измерений
JPS5513583A (en) Analogue-digital converter circuit
SU1500827A2 (ru) Устройство регистрации с автоматической калибровкой
GB2120481A (en) Improvements in or relating to analogue to digital converters
JPH0528831Y2 (ru)
SU949800A1 (ru) Цифро-аналоговый преобразователь
SU1386954A1 (ru) Нелинейное корректирующее устройство
SU1547058A1 (ru) Устройство дл измерени дифференциальной нелинейности цифроаналоговых преобразователей
SU949802A1 (ru) Устройство дл измерени нелинейности цифроаналоговых преобразователей
SU999134A1 (ru) Преобразователь кода
US3370159A (en) Analog computer apparatus for repetitive type operation
SU1336233A1 (ru) Устройство дл измерени дифференциальной нелинейности цифроаналоговых преобразователей
SU1156247A1 (ru) Преобразователь код-напр жение
SU1107138A1 (ru) Функциональный преобразователь