KR880003485A - 에러검출 및 교정시스템을 갖춘 주기형 d/a 변환기 - Google Patents
에러검출 및 교정시스템을 갖춘 주기형 d/a 변환기 Download PDFInfo
- Publication number
- KR880003485A KR880003485A KR1019870008757A KR870008757A KR880003485A KR 880003485 A KR880003485 A KR 880003485A KR 1019870008757 A KR1019870008757 A KR 1019870008757A KR 870008757 A KR870008757 A KR 870008757A KR 880003485 A KR880003485 A KR 880003485A
- Authority
- KR
- South Korea
- Prior art keywords
- code
- value
- analog
- digital
- converter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
- H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/667—Recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
- H03M1/806—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution with equally weighted capacitors which are switched by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 주기형 D/A 변환기의 일예의 개략 블록도.
제4도는 제3도에 도시된 회로도의 타이밍도.
제5도는 주기형 변환기의 다른예의 개략도.
Claims (10)
- 에러 검출 및 교정시스템을 갖춘 주기형 D/A변환기에 있어서, 바이너리 코드를 다(多) 상태 코드로 변환하는 코드변환수단; 상기 다상태코드를 아날로그치로 변환하며, 상기 코드 변환수단에 동작적으로 접속된 디지탈 두 아날로그 변환수단; 상기 아날로그치를 디지탈 코드로 변환하며, 상기 디지탈 투 아날로그 변환수단에 동작적으로 접속된 검출수단; 및 소정 코드값에서의 상기 아날로그치와 상기 소정 코드값에 근접한 다른 아날로그치 간의 전압차를 계산하고, 상기 디지탈 코드에 의하여 상기 전압차로부터 미분 비선형 에러를 계산하여, 상기 디지탈 투 아날로그 변환수단을 형성하는 콘덴서의 에러 및 교정치를 얻는 상기 코드 변환수단, 디지탈 투 아날로그 변환수단 및 검출수단에 동작적으로 접속된 제어수단으로 구성되는 주기형 D/A 변환기.
- 제1항에 있어서, 상기 디지탈 투 아날로그 변환수단은 적어도 비반전 입력단자, 반전 입력단자 및 출력단자를 갖춘 연산증폭기; 상기 반전 입력단자와 상기 출력단자 사이에 제공된 제1스위칭 수단; 그의 일단에 상기 반전입력단자에 접속되며 입력단자와 상기 변환기의 출력단자 사이에서 변화하는 제2스위칭수단에 접속되는 제1콘덴서; 적어도 하나의 콘덴서와 제3스위칭수단으로 구성되며, 상기 콘덴서의 각각이 그의 일단에 상기 반전입력 단자에 접속되며 상기 제1콘덴서의 용량치와 거의 동일한 용량치를 가지며, 상기 제3스위칭수단이 표본화 모드 또는 변환모드에 따라 상기 출력단자나 기준전압단자 또는 접지단자에 선택적으로 접속되는 충전/방전 유니트; 및 다수의 보상 콘덴서와 스위치로 구성되며, 상기 보상 콘덴서와 스위치가 직렬로 접속되고, 상기 충전/방전 유니트의 각각에 병렬로 접속되는 교정 수단으로 구성되는 것을 특징으로 하는 주기형 D/A 변환기.
- 제1항에 있어서, 상기 다상태 코드가 3상태 크도로 이루어지는 것을 특징으로 하는 주기형 D/A 변환기.
- 제1항에 있어서, 상기 제어수단이 마이크로 컴퓨터로 구성되는 것을 특징으로 하는 주기형 D/A 변환기.
- 제1항에 있어서. 상기 제어수단은 더욱이 에러 교정회로를 포함하는 것을 특징으로 하는 주기형 D/A 변환기.
- 제5항에 있어서, 상기 에러 교정회로는 기준 전압과 교정될 상기 콘덴서의 전위를 비교하는 비교기, 상기 비교기로부터 결과 데이타에 따라 카운터 업 또는 카운터 다운하는 업다운 카운터, 및 보상 콘덴서에 공급되는 아날로그 전압을 나누는 승산형 D/A 변환기로 구성되는 것을 특징으로 하는 주기형 D/A 변환기.
- 주기형 D/A 변환기에서 디지탈 투 아날로그 변환시의 에러를 검출하고 교정하는 방법에 있어서, 바이너리 코드를 다상태 코드로 변환하는 단계; 상기 다상태 코드를 아날로그치로 변환하는 단계; 상기 아날로그치를 검출하고 다시 상기 아날로그치를 디지탈 코드로 변환하는 단계; 소정 코드값에서의 상기 아날로그치와 상기 소정코드값에 인접한 다른 코드값에서의 다른 아날로그치간의 전압차를 상기 디지탈 코드에 의하여 계산하는 단계; 근사공식을 사용하여 상기 전압차로부터 미분 비선형성 에러를 계산하는 단계; 상기 미분 비선형 에러에 의하여 교정치를 얻는 단계; 및 상기 교정치에 의하여 디지탈 투 아날로그 변환 유니트를 형성하는 콘덴서의 용량을 교정하는 단계로 구성되는 것을 특징으로 하는 에러 검출 및 교정 방법.
- 제7항에 있어서, 상기 소정 코드값이 ¼풀 스케일(full scale)의 위치에 설정되고 상기 소정 코드값에 인접한 상기 다른 코드값이 ¼풀 스케일-1최저의 미비트의 위치에 설정되며, 상기 디지탈 투 아날로그 변환유니트가 상기 아날로그치를 반복적으로 계산하는 1계산 회로로 구성되는 것을 특징으로 하는 에러 검출 및 교정 방법.
- 제7항에 있어서, 상기 디지탈 투 아날로그 변환 유니트가 상기 아날로그치를 반복적으로 계산하는 2계산회로로 구성되는 경우 상기 소정 코드값이 ¼풀 스케일과 ⅛풀 스케일의 위치에 설정되고, 상기 다른 코드값이 ¼풀 스케일-1최저의 미비트와 ⅛풀 스케일-1최저의 미비트의 위치에 설정되는 것을 특징으로 하는 에러 검출 및 교정방법.
- 제7항에 있어서, 상기 다상태 코드가 3상태 코드로 구성되는 것을 특징으로 하는 에러 검출 및 교정방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61187080A JPS6342523A (ja) | 1986-08-09 | 1986-08-09 | 循環型d/aコンバ−タの誤差検出補正方法 |
JP192073 | 1986-08-19 | ||
JP61192073A JPS6348916A (ja) | 1986-08-19 | 1986-08-19 | 素子値誤差補正回路 |
JP187080 | 1987-05-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880003485A true KR880003485A (ko) | 1988-05-17 |
KR900005820B1 KR900005820B1 (en) | 1990-08-11 |
Family
ID=26504132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR8708757A KR900005820B1 (en) | 1986-08-09 | 1987-08-10 | Cyclic type d/a converter having error detection and correction system |
Country Status (3)
Country | Link |
---|---|
US (1) | US4743885A (ko) |
EP (1) | EP0257878B1 (ko) |
KR (1) | KR900005820B1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4975700A (en) * | 1989-05-24 | 1990-12-04 | Texas Instruments, Incorporated | Analog-to-digital converter with non-linear error correction |
US5212486A (en) * | 1991-12-26 | 1993-05-18 | At&T Bell Laboratories | Cyclic analog-to-digital converter |
US5696527A (en) * | 1994-12-12 | 1997-12-09 | Aurvision Corporation | Multimedia overlay system for graphics and video |
US5644325A (en) * | 1994-12-12 | 1997-07-01 | Auravision Corporation | Digital to analog converter with improved output level control |
FR2738426B1 (fr) * | 1995-08-29 | 1998-02-13 | Univ Neuchatel | Dispositif de traitement numerique d'un signal analogique devant etre restitue sous forme analogique |
KR100688086B1 (ko) | 2004-12-13 | 2007-03-02 | 한국전자통신연구원 | 상관 계수의 대칭성을 이용한 상관 장치 및 그 방법 |
JP4155316B2 (ja) * | 2006-06-30 | 2008-09-24 | ソニー株式会社 | D/a変換回路、液晶駆動回路及び液晶表示装置 |
WO2018136120A1 (en) * | 2017-01-20 | 2018-07-26 | Intel Corporation | Offset system and method for multi-bit digital-to-analog converters |
US9843338B1 (en) * | 2017-03-20 | 2017-12-12 | Silanna Asia Pte Ltd | Resistor-based configuration system |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5953727B2 (ja) * | 1977-04-06 | 1984-12-26 | 株式会社日立製作所 | 補正回路付da変換器 |
GB2077536A (en) * | 1980-06-04 | 1981-12-16 | Robinson Alan Keith | Digital to analog converter |
US4451821A (en) * | 1981-11-03 | 1984-05-29 | Texas Instruments Incorporated | Combination of analog to digital converter and error correction circuit |
US4622536A (en) * | 1984-09-28 | 1986-11-11 | Regents Of The University Of California | Ratio independent cyclic A/D and D/A conversion using a reciprocating reference approach |
NL8501896A (nl) * | 1985-07-02 | 1987-02-02 | Philips Nv | Digitaal-analoog omzetter. |
JPS6256022A (ja) * | 1985-09-02 | 1987-03-11 | Fujitsu Ltd | 電子回路 |
JPS639231A (ja) * | 1986-06-30 | 1988-01-14 | Fujitsu Ltd | D/a変換方法 |
-
1987
- 1987-08-06 EP EP87306975A patent/EP0257878B1/en not_active Expired - Lifetime
- 1987-08-10 KR KR8708757A patent/KR900005820B1/ko not_active IP Right Cessation
- 1987-08-10 US US07/083,399 patent/US4743885A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0257878A3 (en) | 1991-01-09 |
KR900005820B1 (en) | 1990-08-11 |
EP0257878A2 (en) | 1988-03-02 |
EP0257878B1 (en) | 1994-06-15 |
US4743885A (en) | 1988-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI70485C (fi) | Maetningsfoerfarande foer impedanser saerskilt smao kapacitanser vid vilket man anvaender en eller flera referenser | |
EP0709971A2 (en) | Sigma-delta analog to digital converter with three point calibration apparatus and method | |
JPS6323687B2 (ko) | ||
EP0698315A1 (en) | Algorithmic a/d converter with digitally calibrated output | |
KR880003485A (ko) | 에러검출 및 교정시스템을 갖춘 주기형 d/a 변환기 | |
US7042373B2 (en) | Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof | |
JPH0652872B2 (ja) | ディジタルアナログ変換器 | |
KR910008523B1 (ko) | 축차비교형 아날로그/디비탈 변환기 | |
EP0520829B1 (en) | Circuit for correction the conversion error due to dielectric relaxation for charge-redistribution A/D converters | |
CN109379081B (zh) | 一种数字模拟转换器及其控制方法 | |
US5373292A (en) | Integration type D-A/A-D Conversion apparatus capable of shortening conversion processing time | |
US5173698A (en) | Flash analog-to-digital converter with integrating input stage | |
US4445111A (en) | Bi-polar electronic signal converters with single polarity accurate reference source | |
EP0251758A2 (en) | Digital-to-analog conversion system | |
US4229730A (en) | Modified dual-slope analog to digital converter | |
US5614902A (en) | Ratiometric analog to digital converter with automatic offset | |
US5426413A (en) | High speed integrating digital-to-analog converter | |
US3503064A (en) | A-d conversion system | |
US20090091483A1 (en) | Flash analog to digital converter (adc) | |
JPS59133728A (ja) | A/d変換器 | |
JPS6352497B2 (ko) | ||
JPH0338779B2 (ko) | ||
SU1019410A1 (ru) | Калибратор напр жени | |
SU1107138A1 (ru) | Функциональный преобразователь | |
KR100196326B1 (ko) | 주파수 보정회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19950808 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |