JPS6342523A - 循環型d/aコンバ−タの誤差検出補正方法 - Google Patents
循環型d/aコンバ−タの誤差検出補正方法Info
- Publication number
- JPS6342523A JPS6342523A JP61187080A JP18708086A JPS6342523A JP S6342523 A JPS6342523 A JP S6342523A JP 61187080 A JP61187080 A JP 61187080A JP 18708086 A JP18708086 A JP 18708086A JP S6342523 A JPS6342523 A JP S6342523A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- converter
- code
- circuit
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000006243 chemical reaction Methods 0.000 claims abstract description 98
- 239000003990 capacitor Substances 0.000 claims description 27
- 238000005259 measurement Methods 0.000 claims description 12
- 125000004122 cyclic group Chemical group 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 2
- 238000007599 discharging Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 238000004458 analytical method Methods 0.000 description 3
- 101150034412 dctB gene Proteins 0.000 description 3
- 101100169896 Bradyrhizobium diazoefficiens (strain JCM 10833 / BCRC 13528 / IAM 13628 / NBRC 14792 / USDA 110) dctA1 gene Proteins 0.000 description 2
- 101100498637 Pseudomonas aeruginosa (strain ATCC 15692 / DSM 22644 / CIP 104116 / JCM 14847 / LMG 12228 / 1C / PRS 101 / PAO1) dctA2 gene Proteins 0.000 description 2
- 101150090362 dctA gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
循環ffi D/Aコンバータの誤差の検出と補正を行
なう方法に関するもので、同一の値を表す二つの多値二
進コードに対するD/A変換結果の差を測定するか、D
/A変換の微分非直線性を測定することで、簡単に変換
用高精度素子の誤差量を検出し、補正に役立てることを
可能にする。
なう方法に関するもので、同一の値を表す二つの多値二
進コードに対するD/A変換結果の差を測定するか、D
/A変換の微分非直線性を測定することで、簡単に変換
用高精度素子の誤差量を検出し、補正に役立てることを
可能にする。
本発明は循環型D/Aコンバータの誤差の検出と補正を
行なう方法に係り、特に、簡単に変換用高精度素子の誤
差量を検出し、補正に役立てることができる方法に関す
る。
行なう方法に係り、特に、簡単に変換用高精度素子の誤
差量を検出し、補正に役立てることができる方法に関す
る。
通常のNピットのD/Aコンバータでは、各桁の重みを
決定要素の変換用高精度素子は、桁数N個分が必要であ
る。これに対して、循環型のD/Aコンバータは、重み
決定素子が一桁分しかない単位回路を用いる。その単位
回路は、ある入力Minを入力した時、その出力に1 Vo = (1/2 ) (V in + a V r
ef ) −(1)式が出力するように構成されて
いる。
決定要素の変換用高精度素子は、桁数N個分が必要であ
る。これに対して、循環型のD/Aコンバータは、重み
決定素子が一桁分しかない単位回路を用いる。その単位
回路は、ある入力Minを入力した時、その出力に1 Vo = (1/2 ) (V in + a V r
ef ) −(1)式が出力するように構成されて
いる。
但し、B=l、Q、 1の三つの値のいずれかをとる
。
。
そして、第7図のように、voをなんらかの手段、例え
ば第7図ではサンプル・ホールド回路nテvinに戻し
てやり、さらに単位回路71で新しいVoを取出すこと
を繰返して、例えば、8ピツトだと8回ループを通すこ
とでアナログ出力を得る。
ば第7図ではサンプル・ホールド回路nテvinに戻し
てやり、さらに単位回路71で新しいVoを取出すこと
を繰返して、例えば、8ピツトだと8回ループを通すこ
とでアナログ出力を得る。
すなわち、実際に入力するデジタル符号をLSBから順
にal、 &@、 J、・・・・・・C8とすると、(
1)式の操作を8回繰返し、aを順にJ、 C2,C8
,・・・・・・C8とし、i=1の時のVin=Oとす
ると、Vo =((172) ILs + (1/4
) IL? + (178) as+ (1/16 )
ms+・・・・・・+(1/128)at+ (1/
256 ) hlJ X V refこの(2)式の操
作を行なう単位回路例を第6図に示しており、容量値が
等しい三つのキャパシタC。
にal、 &@、 J、・・・・・・C8とすると、(
1)式の操作を8回繰返し、aを順にJ、 C2,C8
,・・・・・・C8とし、i=1の時のVin=Oとす
ると、Vo =((172) ILs + (1/4
) IL? + (178) as+ (1/16 )
ms+・・・・・・+(1/128)at+ (1/
256 ) hlJ X V refこの(2)式の操
作を行なう単位回路例を第6図に示しており、容量値が
等しい三つのキャパシタC。
〜C2と、オペアンプOP、 81〜S4の四つのスイ
ッチで構成されている(特願昭60−15739号参照
)。
ッチで構成されている(特願昭60−15739号参照
)。
第6図において、キャパシタC2〜Coの一端ハ共通接
続してオペアンプOPの(−)入力端子に接続し、それ
ぞれの他端子は、 CoはスイッチS2でGNDまたはVrefClはスイ
ッチS6でV2ルまたはV。
続してオペアンプOPの(−)入力端子に接続し、それ
ぞれの他端子は、 CoはスイッチS2でGNDまたはVrefClはスイ
ッチS6でV2ルまたはV。
C2はスイッチS4でGNDまたはVO(二切換接続さ
れる。
れる。
さら―、オペアンプOPの(−)入力端子とVaの間に
はスイッチS1が挿入されている。
はスイッチS1が挿入されている。
第6図の単位回路の動作を説明すると、動作は基本的(
二二つ(:分れているう (1)第5図(A)参照 〔サンプル・モード〕 オペアンプOPの(−)入力端子とVoをスイッチS1
を閉じて接続し、CO〜C2の一端(二はOPのオフセ
ラ)4圧がかかるよう(ニし、それぞれの他端子はスイ
ッチを切換えて。
二二つ(:分れているう (1)第5図(A)参照 〔サンプル・モード〕 オペアンプOPの(−)入力端子とVoをスイッチS1
を閉じて接続し、CO〜C2の一端(二はOPのオフセ
ラ)4圧がかかるよう(ニし、それぞれの他端子はスイ
ッチを切換えて。
C2はGNDに接続する。
C1はViルに接続する。
GOはαLによって変化し、
a番が1の時、Vrgfに接続する。
aiがOまたは−1の時、GNDに接続する。
(2)第5図(B)参照
〔コンバート令モード〕
スイッチを切換えて、
キャパシタC+、C2をオペアンプOPの入力Vin
/出力VO間に挿入する。
/出力VO間に挿入する。
スイッチS1は趣断する。
キャパシタCOはαtによって変化し、αtが1または
0の時GND l二接続する。
0の時GND l二接続する。
C1が−1の時Vref <二接続する。
丁なわち、+11のモードで、入力電圧V i nをキ
ャパシタC1に充電し、(2)のモードでC1と02の
二つのキャパシタも;充電さ才した電荷を截り分けるこ
とで電圧を1/2にして取出すととも(;、キャパシタ
COでVrgfを+または−する操作を行なっている。
ャパシタC1に充電し、(2)のモードでC1と02の
二つのキャパシタも;充電さ才した電荷を截り分けるこ
とで電圧を1/2にして取出すととも(;、キャパシタ
COでVrgfを+または−する操作を行なっている。
この回路の入力ではVrefを+する。Vrefを−す
ると何も加えないの三通りの操作が可能であり、2進数
の各ビット(一対して5つ以上の値を用いることができ
る。
ると何も加えないの三通りの操作が可能であり、2進数
の各ビット(一対して5つ以上の値を用いることができ
る。
例えば、3を表現するのに、
01 1 (2+1)
の二通りの表現形がある。
ところが、3値2進数(二より、二つの入力表視でD/
Aコンバータを駆動したい場合、それぞれKついてD/
A変換が行なわれる途中過程が違ってくる。即ち、 1 0 −1 と011 では重み付けが異なるこ
とから、D/A変換のとき、キャパシタC・〜C宜に何
らかの誤差が生じたとき(実際上さけることは困難)二
つの表現10−1 と 011 では出力結果に差が
でてくる。この変換誤差を無くすためには、キャパシタ
C・〜Cmの値を補正しなければならない。
Aコンバータを駆動したい場合、それぞれKついてD/
A変換が行なわれる途中過程が違ってくる。即ち、 1 0 −1 と011 では重み付けが異なるこ
とから、D/A変換のとき、キャパシタC・〜C宜に何
らかの誤差が生じたとき(実際上さけることは困難)二
つの表現10−1 と 011 では出力結果に差が
でてくる。この変換誤差を無くすためには、キャパシタ
C・〜Cmの値を補正しなければならない。
従来、循環型をはじめD/Aコンバータにおいては、D
/A変換誤差を避けることができず、その補正を行なう
場合、重みを決定する要素の個数分の回数異なる入力に
対するD/A変換出力を測定し、これをもとに重みの決
定要素の補正値を算出しなければならず面倒であった。
/A変換誤差を避けることができず、その補正を行なう
場合、重みを決定する要素の個数分の回数異なる入力に
対するD/A変換出力を測定し、これをもとに重みの決
定要素の補正値を算出しなければならず面倒であった。
本発明は上記問題点を解決するために種々検討の結果、
2進符号を正、負、Oの冗長性のある多値2進コードに
変換して第6図に例示したような回路構成のD/Aコン
バータによ、り D/A変換する時、変換用高精度素子
補正を最少の操作で可能にする方法を提供するものであ
る。即ち、本発明においては、同一値を表す多値2進コ
ードをそれぞれD/A変換した場合、その結果同士の差
には、循環型D/A変換回路中のビット間の重みを決定
する素子値の誤差が反映されている。そこで、本発明は
同一値を表す2つの多値2進コードのD/A変換結果同
士の差を測定するか、或いは微分非直線性誤差を測定し
、それからD/Aコンバータを構成する変換用高精度素
子値の誤差量を簡単な手続により求めることを特徴とし
た循環型D/Aコンバータの誤差検出補正方法を提供す
るものである。
2進符号を正、負、Oの冗長性のある多値2進コードに
変換して第6図に例示したような回路構成のD/Aコン
バータによ、り D/A変換する時、変換用高精度素子
補正を最少の操作で可能にする方法を提供するものであ
る。即ち、本発明においては、同一値を表す多値2進コ
ードをそれぞれD/A変換した場合、その結果同士の差
には、循環型D/A変換回路中のビット間の重みを決定
する素子値の誤差が反映されている。そこで、本発明は
同一値を表す2つの多値2進コードのD/A変換結果同
士の差を測定するか、或いは微分非直線性誤差を測定し
、それからD/Aコンバータを構成する変換用高精度素
子値の誤差量を簡単な手続により求めることを特徴とし
た循環型D/Aコンバータの誤差検出補正方法を提供す
るものである。
上記本発明の構成によれば、変換用高精度素子の個数よ
り少ない測定値を求める操作で、変換用高精度素子の誤
差量を決定し、その補正を行なうことが可能となる。
り少ない測定値を求める操作で、変換用高精度素子の誤
差量を決定し、その補正を行なうことが可能となる。
第1図〜第4図に示した本発明の実施例を用いて以下に
本発明の詳細な説明する。
本発明の詳細な説明する。
第1図は本発明の実施例のD/Aコンバータの全体的構
成図であり、#に、外部入力の8ビツトの2値2進コー
ド1をコード変換ブロック2で7ピツトの3値2進コー
ド(−1,0,1)に変換するための操作を示す。次に
、循環型D/Aコンバータの単位回路ブロックA(3と
指示する)、単位回路ブロックB(4と指示する)を用
いて、循環型D/A変換操作を次のよう忙行なう。
成図であり、#に、外部入力の8ビツトの2値2進コー
ド1をコード変換ブロック2で7ピツトの3値2進コー
ド(−1,0,1)に変換するための操作を示す。次に
、循環型D/Aコンバータの単位回路ブロックA(3と
指示する)、単位回路ブロックB(4と指示する)を用
いて、循環型D/A変換操作を次のよう忙行なう。
最下位の3値2進コード■(−1,0,1)をAブロッ
ク3に与える。Aブロックの出力VoをBブロックに与
えるとともに次の桁■をBブロックに渡す。Bブロック
の出力をAブロックに与えるとともに次の桁■をAブロ
ックに渡す。以下同様にして、■の桁をAブロックに与
えればその出力V。
ク3に与える。Aブロックの出力VoをBブロックに与
えるとともに次の桁■をBブロックに渡す。Bブロック
の出力をAブロックに与えるとともに次の桁■をAブロ
ックに渡す。以下同様にして、■の桁をAブロックに与
えればその出力V。
としてD/A変換出力を得ることができる。
(M−1)サイクル後のD/A変換出力はVo (M−
1)と表わされ、 Mサイクル目の入力 Vi (M) = Vo (M
1 )、Vi(1)=0、M=1はLSBを表し、[
=Q となる。
1)と表わされ、 Mサイクル目の入力 Vi (M) = Vo (M
1 )、Vi(1)=0、M=1はLSBを表し、[
=Q となる。
第2図(A) 、 (B)は循環型D/Aコンバータの
単位回路ブロックの回路図であり、それ自体は先に示し
た第6図の回路と同じ回路を用いている。
単位回路ブロックの回路図であり、それ自体は先に示し
た第6図の回路と同じ回路を用いている。
この第2図の回路では入力コードCに対して、(−1,
0,1)の3値で表されるコード(at)を使用する。
0,1)の3値で表されるコード(at)を使用する。
ただし、入力コードCは、
である。
第2図(A)を参照
〔サンプル・モード〕
オペアンプOPの反転入力端子(−)とVoをスイッチ
S1を閉じて接続し、co−Cmの一端にはOPのオフ
セット電圧がか\るようにし、それぞれの他端子は次の
ように切換接続する。
S1を閉じて接続し、co−Cmの一端にはOPのオフ
セット電圧がか\るようにし、それぞれの他端子は次の
ように切換接続する。
スイッチS1をON、S3をb4、s6をb6、に切換
え、S2はa = 1のときblに、 &=Oe −1
の時b8に切換える。 このスイッチの切換によ)、キ
ャパシタC2はGNDに接続し、clはVinに接続し
、coはaiによって変化し、aiがlの時、Vref
に接続し、alが0または−lの時、GNDに接続する
。
え、S2はa = 1のときblに、 &=Oe −1
の時b8に切換える。 このスイッチの切換によ)、キ
ャパシタC2はGNDに接続し、clはVinに接続し
、coはaiによって変化し、aiがlの時、Vref
に接続し、alが0または−lの時、GNDに接続する
。
第2図(B)参照
〔コンバート・モード〕
スイッチS1をOFFとし、S3をb3に、S4をす、
に切換え、S2はa =0 * 1の時はb8に接続し
、a=−1の時はblに接続する。
に切換え、S2はa =0 * 1の時はb8に接続し
、a=−1の時はblに接続する。
それKより、スイッチS1は遮断され、キャパシタCI
、 Cxがオフセットopの入力vin/ai力V。
、 Cxがオフセットopの入力vin/ai力V。
間に挿入される。キャパシタCoはaiによって変化し
、a i’が1または00時GNDに接続し、alが−
1の時Vrefに接続される。
、a i’が1または00時GNDに接続し、alが−
1の時Vrefに接続される。
すなわち、〔サンプル・モード〕で、入力電圧Vinl
キャパシタC1に充電シ、〔コンバート・モード〕で0
1と08の二つのキャパシタに充電された電荷を振9分
けることで電圧を1/2にして取出すとともに、キャパ
シタCoにVrefを+または−する操作を行なってい
る。
キャパシタC1に充電シ、〔コンバート・モード〕で0
1と08の二つのキャパシタに充電された電荷を振9分
けることで電圧を1/2にして取出すとともに、キャパ
シタCoにVrefを+または−する操作を行なってい
る。
以上が単位回路における操作であシ、この操作を、第1
図の構成で3値2進コードのNビット分循環操作しD/
A変換出力が得られる。
図の構成で3値2進コードのNビット分循環操作しD/
A変換出力が得られる。
なおこの循環型D/Aコンバータの動作を第3図に模式
的に示している。上記で示した循環型D/Aコンバータ
の単位回路ブロックは、入力を変換処理する動作とその
変換出力をサンプルホールドする動作を行ない、二つの
変換ブロックA、Bで交互にサンプルと変換を繰返す。
的に示している。上記で示した循環型D/Aコンバータ
の単位回路ブロックは、入力を変換処理する動作とその
変換出力をサンプルホールドする動作を行ない、二つの
変換ブロックA、Bで交互にサンプルと変換を繰返す。
これによシ、ループ−回で2ビツトが変換される。ここ
で、単位回路ブロックA、Bはそれぞれ三つの変換用高
精度素子であるキャパシタCo、 Cs、 Cmをもっ
ている。
で、単位回路ブロックA、Bはそれぞれ三つの変換用高
精度素子であるキャパシタCo、 Cs、 Cmをもっ
ている。
外部からの2値2進コード(8ビツト)を変換ブロック
2において、(−1,0,1)の3値2進コード、(a
i ) I 1 二〇 〜N 1を発生させる方法
の変換アルゴリズムは次の漸化式で示される。
2において、(−1,0,1)の3値2進コード、(a
i ) I 1 二〇 〜N 1を発生させる方法
の変換アルゴリズムは次の漸化式で示される。
入力コードをC,−2<C<2 として、漸化式
%式%
このコード変換アルゴリズムおよび変換方式は従来から
SRT除算として知られている。 (著者HWANG、
に、mm 彌コンピュータの高速演算方式、 p、2
27〜)。
SRT除算として知られている。 (著者HWANG、
に、mm 彌コンピュータの高速演算方式、 p、2
27〜)。
次に、本発明の実施例として、上記のように2進の各ビ
ットとして(−1,0,l)の3つの値が許される場合
のD/A変換誤差を測定しキャパシタco。
ットとして(−1,0,l)の3つの値が許される場合
のD/A変換誤差を測定しキャパシタco。
C1,Czの誤差を求める例を示す。
ここで、D/Aコンバータの変換用高精度素子のキャパ
シタの絶対値が等しく増加、減少してもD/A変換結果
には影響せず、D/A変換誤差にきくのはキャパシタの
相対的誤差である。そこで、本実施例では、キャパシタ
の内Cmを基準として、Coと01だけを補正すること
にした。
シタの絶対値が等しく増加、減少してもD/A変換結果
には影響せず、D/A変換誤差にきくのはキャパシタの
相対的誤差である。そこで、本実施例では、キャパシタ
の内Cmを基準として、Coと01だけを補正すること
にした。
こ\で、D/A変換誤差を測定するのに次の3通シの方
法がある。
法がある。
■ 循環型D/Aコンバータが二つの変換ブロックA、
Bで構成されている場合、同一値を表す二つのコードの
D/A変換誤差を求める方法。
Bで構成されている場合、同一値を表す二つのコードの
D/A変換誤差を求める方法。
例えば、値(1/4 )の二つのコード1/41= 0
.1(−1)00・・・01/4z = 0. 0
100・・・0値(1/8 )の二つのコード 1/ 8z = 0.01 (−1) O・・・01/
8m=0.0010・・・0 04種の入力をD/Aコンバータに与え、その出力Va
l、Vo1’ 、11’02 、Vo2’の4つの出力
を求め、Vol。
.1(−1)00・・・01/4z = 0. 0
100・・・0値(1/8 )の二つのコード 1/ 8z = 0.01 (−1) O・・・01/
8m=0.0010・・・0 04種の入力をD/Aコンバータに与え、その出力Va
l、Vo1’ 、11’02 、Vo2’の4つの出力
を求め、Vol。
Vo1’の誤差ΔXとVo 、 V2. Va2’の誤
差ΔYを測定する。
差ΔYを測定する。
■ 同一値を表す二つのコードのD/A変換誤差を求め
る代り(二、1/4ヨたは、178の所の微分非直線性
を測定する。それは誤差ΔXまたはΔYと等しい。
る代り(二、1/4ヨたは、178の所の微分非直線性
を測定する。それは誤差ΔXまたはΔYと等しい。
すなわち、
本実施例で先C二示した漸化式11+1:、より2値2
進の外部コードC(1,0)から(−1,0,1)コー
ドを発生する場合、1/4マたは1/8からI LSB
だけ小さい値は、それぞれ次のコード(=変換される。
進の外部コードC(1,0)から(−1,0,1)コー
ドを発生する場合、1/4マたは1/8からI LSB
だけ小さい値は、それぞれ次のコード(=変換される。
((1/4)−1Z、5B)=0.0100.、、(−
1)((1/8 )−1LSB)=o、oo1o ・(
−1)したがって、 1/4冨0.1(−1)00・・・0 (1/4 ) −1LSB=o、01o0 ・o (−
1)の二つのコードの差は最終桁だけの(−1)だから
、1/4と(1/4 ) −1L:SB の微分非直
線性と全く同じである。
1)((1/8 )−1LSB)=o、oo1o ・(
−1)したがって、 1/4冨0.1(−1)00・・・0 (1/4 ) −1LSB=o、01o0 ・o (−
1)の二つのコードの差は最終桁だけの(−1)だから
、1/4と(1/4 ) −1L:SB の微分非直
線性と全く同じである。
そこで、実際の誤差量を求める測定を1/4 と(1/
4)−1LSBの微分非直線性を測ることで行なっても
良い。
4)−1LSBの微分非直線性を測ることで行なっても
良い。
また、この微分非直線性を測定するため、(1/4)−
1LsHの変換出力値(=1LSB分の変換出力値を加
えてから、1/4の変換出力値との差をとっても先の(
す、■の結果と同じ値が得られる。
1LsHの変換出力値(=1LSB分の変換出力値を加
えてから、1/4の変換出力値との差をとっても先の(
す、■の結果と同じ値が得られる。
(1/8)の場合も同様である。
こ\で1/4 FMS (フルスケール)と〔1/4F
S−(1LsB)3の微分非直線性誤差なΔXとし、1
/8FSと(1/a−(1r、5B))の微分非直線性
誤差をΔYとすると、ΔX、ΔYを測定して6つの容量
の内、一部の容量に補正を加えること(二より、全コー
ド;;わたる微分非直線性誤差な0(零)にすることが
できる。次のような例を示す。
S−(1LsB)3の微分非直線性誤差なΔXとし、1
/8FSと(1/a−(1r、5B))の微分非直線性
誤差をΔYとすると、ΔX、ΔYを測定して6つの容量
の内、一部の容量に補正を加えること(二より、全コー
ド;;わたる微分非直線性誤差な0(零)にすることが
できる。次のような例を示す。
変換ブロックAの容量をCoA 、 C1A 、 C2
Aとし、変換ブロックBの容量をCoB 、 C1E
、 C2Eとする。
Aとし、変換ブロックBの容量をCoB 、 C1E
、 C2Eとする。
ΔX、ΔY(二対して、容量補正値ΔCIA、Δ01B
はΔC1A雪(415) (Δχ+ΔY)ΔC1B =
8 / 5 (ΔX+ΔY)と設定できる。
はΔC1A雪(415) (Δχ+ΔY)ΔC1B =
8 / 5 (ΔX+ΔY)と設定できる。
これは、6つのキャパシタのうちCIA、CIBのみを
(CIA+ΔCtA) −(CtB+ΔCtB)とする
ことにより、全コードにおける微分非直線性誤差は0に
できることを示している。この解析については、詳しく
後記している。
(CIA+ΔCtA) −(CtB+ΔCtB)とする
ことにより、全コードにおける微分非直線性誤差は0に
できることを示している。この解析については、詳しく
後記している。
■ 循環型D/Aコンバータが一つの変換ブロックで構
成されている場合、同一値を表す二つのコードのD/A
変換誤差を求める方法。
成されている場合、同一値を表す二つのコードのD/A
変換誤差を求める方法。
例えば、値(1/4)を表す二つのコード1/4t =
0.1 (−1) 00・・・01/4g = 0.
0100・・・0 を入力し、その時のD/Aコンバータ出力VOIとVo
1’を求め、その差ΔXを測定する。
0.1 (−1) 00・・・01/4g = 0.
0100・・・0 を入力し、その時のD/Aコンバータ出力VOIとVo
1’を求め、その差ΔXを測定する。
また、1/4FS(フルスケール)と(1/4FS−(
ILSB))の微分非直線性誤差もΔXと同一である。
ILSB))の微分非直線性誤差もΔXと同一である。
このΔXを測定して3つの容量の内、一部の容量に補正
を加えることにより、全コードにわたる微分非直線性を
0(零)にすることができる。
を加えることにより、全コードにわたる微分非直線性を
0(零)にすることができる。
次のような例を示す。
変換ブロックAの容量をCoA、 CtA、 CzA
とする。
とする。
ΔXK対して、容量補正値ΔCtAはΔXに成る数値を
掛けたものになる。したがって、CIA+ΔCtAとす
るだけで全コードにおける微分非直線性誤差はOKでき
る。この詳しい解析結果も後述している。
掛けたものになる。したがって、CIA+ΔCtAとす
るだけで全コードにおける微分非直線性誤差はOKでき
る。この詳しい解析結果も後述している。
次くい上記D/A変換誤差から変換用高精度素子のキャ
パシタの誤差、補正値を見出す方法を解析する。
パシタの誤差、補正値を見出す方法を解析する。
(1) 二つの変換ブロックA、Bを使用する場合第
4図(A)、(B)に誤差を求めるために使用される単
位回路(第2図と同じ)を改めて示してあり、(A)が
サンプルモードを示し、ここではCoに接続する電位を
Vpと指示している(先のVref又はGNDに相当)
。Vi(M)と指示するのは、Mサイクル目の入力値で
あシ、この単位回路の(M−1)後の出力をVo (M
−1)とすると、これが次のサイクルの入力値Vtとな
るので、 Vi(M) =Vo(M−1) 、 Vi(1) =
O、M=1はLSBである。
4図(A)、(B)に誤差を求めるために使用される単
位回路(第2図と同じ)を改めて示してあり、(A)が
サンプルモードを示し、ここではCoに接続する電位を
Vpと指示している(先のVref又はGNDに相当)
。Vi(M)と指示するのは、Mサイクル目の入力値で
あシ、この単位回路の(M−1)後の出力をVo (M
−1)とすると、これが次のサイクルの入力値Vtとな
るので、 Vi(M) =Vo(M−1) 、 Vi(1) =
O、M=1はLSBである。
として、
Vp : a=1のときはVref
a=0.−1のときはO
VN : a =Ot 1のときは0
a=−1のときはv ret
とすると、
電荷保存則より、
vp−co+vI(M)・C1=VN−CO+vO(M
)・C1+v0(M)・C2・・・・・・0式 %式% 式より、 a=1のとき a = Oのとき 2+ムし1 a=−1のとき 上記の動作を行なう回路として、変換ブロックA、変換
ブロックBの2つが使用されるから、各々の変換ブロッ
クでのCo、C1の誤差を表1の通夛に表すものとする
。
)・C1+v0(M)・C2・・・・・・0式 %式% 式より、 a=1のとき a = Oのとき 2+ムし1 a=−1のとき 上記の動作を行なう回路として、変換ブロックA、変換
ブロックBの2つが使用されるから、各々の変換ブロッ
クでのCo、C1の誤差を表1の通夛に表すものとする
。
表 1
これらの式が、実施例1及び実施例2の前提条件を表わ
すものであシ、以下に1コード1024−1023 、
512−511の微分非直線性誤差の解析を行なう。
すものであシ、以下に1コード1024−1023 、
512−511の微分非直線性誤差の解析を行なう。
まず、コード1024−1023の(1,0,−1)コ
ードと変換ブロックA、Hによる変換手順を表2に示す
。
ードと変換ブロックA、Hによる変換手順を表2に示す
。
表 2
上位 dtgtt 下位この表
2は、先に示した第1図と同様に、最下位ビットを変換
ブロックAから与え、次のビットを変換ブロックBに与
えるとともに変換ブロックAの出力をBに渡す操作を順
々に繰返すことを示している。
2は、先に示した第1図と同様に、最下位ビットを変換
ブロックAから与え、次のビットを変換ブロックBに与
えるとともに変換ブロックAの出力をBに渡す操作を順
々に繰返すことを示している。
〔コード1024 )の出力電圧
上記式及び条件から、
Vo(1)=O,VO(2)=0. =・・、 V
o(9) =OVo (10) = O・・・〔変換ブ
ロックBの出力電圧〕であり、式■にV、 (10)
= Oを代入して、したがって、コード1024の出力
電圧は、2+ΔCIB (2+ΔCIB ) (2+
ΔCIA)となる。
o(9) =OVo (10) = O・・・〔変換ブ
ロックBの出力電圧〕であり、式■にV、 (10)
= Oを代入して、したがって、コード1024の出力
電圧は、2+ΔCIB (2+ΔCIB ) (2+
ΔCIA)となる。
〔コード1023 ]の出力電圧
(2+ΔCIB ) (2+ΔCtA )・・・〔ブロ
ックBの出力電圧〕 ・・・〔ブロックAの出力電圧〕 以下、順に計算すると、 ・・・〔ブロックBの出力′電圧〕 ・・・〔ブロックAの出力電圧〕 ・・・〔コード1023の出力電圧〕 従って、微分非直線誤差は、 これを近似式 %式% を使って解くと、 1項目は 2項目は 3項目は (l+5ΔCIAX”+ΔCoA) よって、コード1024−1023の微分非直線性誤差
ΔEl@14は・ 表 3 〔コード512〕の出力電圧■6.2は、〔コード51
1〕の出力電圧v、1.は、近似式を使って解くと、 ΔESII = vstx VHI 1g=(÷+
2ri)ΔC@A+(÷十劫ΔCIA−÷ΔCoB+(
金子NΔCIB こ\で、実際の誤差(ΔE1゜34.ΔElf! )
を消去する容量(キャパシタの補正値) dctB、
dcIAを求める。
ックBの出力電圧〕 ・・・〔ブロックAの出力電圧〕 以下、順に計算すると、 ・・・〔ブロックBの出力′電圧〕 ・・・〔ブロックAの出力電圧〕 ・・・〔コード1023の出力電圧〕 従って、微分非直線誤差は、 これを近似式 %式% を使って解くと、 1項目は 2項目は 3項目は (l+5ΔCIAX”+ΔCoA) よって、コード1024−1023の微分非直線性誤差
ΔEl@14は・ 表 3 〔コード512〕の出力電圧■6.2は、〔コード51
1〕の出力電圧v、1.は、近似式を使って解くと、 ΔESII = vstx VHI 1g=(÷+
2ri)ΔC@A+(÷十劫ΔCIA−÷ΔCoB+(
金子NΔCIB こ\で、実際の誤差(ΔE1゜34.ΔElf! )
を消去する容量(キャパシタの補正値) dctB、
dcIAを求める。
ここに、ΔCoA−ΔC・B=ΔCo とおくと、Δ
Coは補正しないものとして、ΔCo ” 0 、ΔE
1゜!4゜ΔE、!、=Q となるようにしたときの
ΔCIA #ΔCtB、をdctA、 dCtBとする
と、■+■から dclB =−ΔE1゜、4−ΔE5.。
Coは補正しないものとして、ΔCo ” 0 、ΔE
1゜!4゜ΔE、!、=Q となるようにしたときの
ΔCIA #ΔCtB、をdctA、 dCtBとする
と、■+■から dclB =−ΔE1゜、4−ΔE5.。
すなわち、ブロックA、ブロックBのCtAおよびCz
Aの補正を行なうだけで、D/A変換誤差を0にするこ
とができる。
Aの補正を行なうだけで、D/A変換誤差を0にするこ
とができる。
これは、CtA、 C1Bのみを(CIA + dcl
A ) *(CIB + dctB ) とすること
により、全コードにおける微分非直線性誤差は0にでき
ることを示している。
A ) *(CIB + dctB ) とすること
により、全コードにおける微分非直線性誤差は0にでき
ることを示している。
(2ン 一つの変換ブロックAのみを使用する場合変
換順序を表4に示す。
換順序を表4に示す。
表 4
〔コード1024 )のD/A変換出力電圧Vo(1)
=O,Vo(2)=O,−−、Vo(1G)=0・・・
〔コード1024の出力電圧〕 〔コード1023 )のD/A変換出力電圧1+ΔC0
A Vo(1)=−□ 2+ΔC+A 1+ΔCIA Vo (10) = −(Vo (9) )2+ムCl
A 1+ΔCoA 1+ΔCtA Vo (11) = −+ −(Vo (10) )2
+ΔCIA 2+ΔCtA 1+ΔCoA (1+ΔCtA)”(1+ΔCeA
)2+ΔCtA (2+ΔCIA)”・・・〔コ
ード1025の出力電圧〕 近似式を便って解くと、 ツー(1−ΔC+A ) (1+ΔC1A)(1+ΔG
oA)よってコード1024−1023の微分非直線性
誤差ΔE1゜8.は、 なお同様にしてコード512−511の微分非直線誤差
ΔE、12を求める。
=O,Vo(2)=O,−−、Vo(1G)=0・・・
〔コード1024の出力電圧〕 〔コード1023 )のD/A変換出力電圧1+ΔC0
A Vo(1)=−□ 2+ΔC+A 1+ΔCIA Vo (10) = −(Vo (9) )2+ムCl
A 1+ΔCoA 1+ΔCtA Vo (11) = −+ −(Vo (10) )2
+ΔCIA 2+ΔCtA 1+ΔCoA (1+ΔCtA)”(1+ΔCeA
)2+ΔCtA (2+ΔCIA)”・・・〔コ
ード1025の出力電圧〕 近似式を便って解くと、 ツー(1−ΔC+A ) (1+ΔC1A)(1+ΔG
oA)よってコード1024−1023の微分非直線性
誤差ΔE1゜8.は、 なお同様にしてコード512−511の微分非直線誤差
ΔE、12を求める。
変換順序は下表5のようになる
表 5
〔コード512〕の出力電圧V□2は、〔コード511
〕の出力電圧v、1.は、近似式を使って解くと、 Δ811 =vsts−vs111! これから、ブロックAだけで変換したときの実際の誤差
ΔE1゜、4.ΔFFaSlxを消去する容1dCIA
を求める。
〕の出力電圧v、1.は、近似式を使って解くと、 Δ811 =vsts−vs111! これから、ブロックAだけで変換したときの実際の誤差
ΔE1゜、4.ΔFFaSlxを消去する容1dCIA
を求める。
ΔE1゜81.ΔESI□が0になるようにしたときの
ΔC+AをdclAとすると、 よって dCIA=4ΔF:1゜、4 =8ΔE、1! となる。
ΔC+AをdclAとすると、 よって dCIA=4ΔF:1゜、4 =8ΔE、1! となる。
これはCIAのみを(CIA + dctA )、とす
ることにより、全コードにおける微分非直線性誤差は0
にできることを示している。
ることにより、全コードにおける微分非直線性誤差は0
にできることを示している。
このようにして、変換用高精度素子の誤差が検出された
後、CIA 、 CABを(C1A + dCIA )
。
後、CIA 、 CABを(C1A + dCIA )
。
(CIB + dctB )となす方法は任意であシ、
例えは半導体集積回路基板上に多数のウェルを形成し変
換用高精度素子を多数形成しておき、直列或いは並列に
接続したシ、切シ離したシすれば良い。
例えは半導体集積回路基板上に多数のウェルを形成し変
換用高精度素子を多数形成しておき、直列或いは並列に
接続したシ、切シ離したシすれば良い。
次に1上記した本発明方法を実行するための装量の構成
例を第8図に示しており、以下これを説明する。
例を第8図に示しており、以下これを説明する。
第8図の装置は、先に第1図に関して説明したコード変
換回路81(第1図の2に対応)とD/A変換回路本体
82を備えるD/Aコンバータ(資)と、該D/Aコン
バータ(資)のアナログ出力電圧を測定するためのVつ
変換回路等を含む電圧測定系83、および全体のシーケ
ンスを制御するためのマイクロコンピュータ等の制御回
路系別を有しており、上記した本発明方法の実行に係る
手順のプログラムはこの制御回路系別に与えられている
。D/A変換回路本体82の中には、誤差の補正を行な
う手段があシ(例えば変換用高精度素子の切換・接続手
段)、その補正データを制御回路系あから送るデータバ
ス84−2がある。またD/A変換回路に必要なタイミ
ング信号を送る制御線84−3が設けられている。
換回路81(第1図の2に対応)とD/A変換回路本体
82を備えるD/Aコンバータ(資)と、該D/Aコン
バータ(資)のアナログ出力電圧を測定するためのVつ
変換回路等を含む電圧測定系83、および全体のシーケ
ンスを制御するためのマイクロコンピュータ等の制御回
路系別を有しており、上記した本発明方法の実行に係る
手順のプログラムはこの制御回路系別に与えられている
。D/A変換回路本体82の中には、誤差の補正を行な
う手段があシ(例えば変換用高精度素子の切換・接続手
段)、その補正データを制御回路系あから送るデータバ
ス84−2がある。またD/A変換回路に必要なタイミ
ング信号を送る制御線84−3が設けられている。
さらにD/A変換回路本体82から電圧測定系83へD
/A変換出力のアナログ信号を送るデータ線82−1が
備えられ、電圧測定系部で得られたD/A変換出力電圧
の測定結果を制御回路系8に戻すデータバス&3−1お
よび電圧測定系に必要なタイミング信号を制御回路系か
ら送る信号線84−5がある。D/A変換回路の補正時
には、制御回路系別の方かう、D/Aコンバータ(資)
に、D/A変換スべきコードを与え、それをコード変換
回路81を通してD/A変換回路本体82に与え、その
アナログ出力を電圧測定基部で検出するよう罠なってい
る。
/A変換出力のアナログ信号を送るデータ線82−1が
備えられ、電圧測定系部で得られたD/A変換出力電圧
の測定結果を制御回路系8に戻すデータバス&3−1お
よび電圧測定系に必要なタイミング信号を制御回路系か
ら送る信号線84−5がある。D/A変換回路の補正時
には、制御回路系別の方かう、D/Aコンバータ(資)
に、D/A変換スべきコードを与え、それをコード変換
回路81を通してD/A変換回路本体82に与え、その
アナログ出力を電圧測定基部で検出するよう罠なってい
る。
以上の構成で、D/Aコンバータ(資)のD/A変換回
路本体の補正を行なうための動作例を以下に頭に説明す
る。
路本体の補正を行なうための動作例を以下に頭に説明す
る。
■ 一番最初の初期設定では、補正値は全部0にして、
以下のシーケンスを行なう。
以下のシーケンスを行なう。
■ 先ず、制御回路系84からデータバス84−1を通
してD/Aコンバータ(資)にC+1/4FS(フルス
ケール)〕のコードを与える。上記コードはコード変換
回路81を通って、D/A変換回路本体82に渡され、
D/A変換出力としてのアナログ電圧を発生する。
してD/Aコンバータ(資)にC+1/4FS(フルス
ケール)〕のコードを与える。上記コードはコード変換
回路81を通って、D/A変換回路本体82に渡され、
D/A変換出力としてのアナログ電圧を発生する。
■ それをデータ線82−1で電圧測定系おに伝達しA
/D変換回路で変換し、その出力データをデータバス8
3−1を通して制御回路系あに取り込む。
/D変換回路で変換し、その出力データをデータバス8
3−1を通して制御回路系あに取り込む。
(→データ1)
■ 次に、D/Aコンバータに[+1/4Fs−11゜
SB)のコードを与える。
SB)のコードを与える。
■ 前記と同じように、A/D変換回路&でD/A変換
出力を測定し制御回路系別に取り込む。
出力を測定し制御回路系別に取り込む。
(−データ2)
■ 次に、D/Aコンバータに(+1 / 8FS )
のコードを与える。
のコードを与える。
■ 前記と同様に■のコードのD/A変換出力を測定し
制御回路系あに取シ込む。 (→データ3)■ 次にD
/Aコンバータに(+1/ 5Fs−ILSB ]とい
うコードを与える。
制御回路系あに取シ込む。 (→データ3)■ 次にD
/Aコンバータに(+1/ 5Fs−ILSB ]とい
うコードを与える。
■ 前記と同様に■のコードのD/A変換出力を測定し
制御回路系84に取り込む。 (→データ4)0 制御
回路系あでは、取り込まれたデータ1〜データ4と上記
した式を使用して補正値を計算する。
制御回路系84に取り込む。 (→データ4)0 制御
回路系あでは、取り込まれたデータ1〜データ4と上記
した式を使用して補正値を計算する。
■ 上記■で計算した補正値をD/A変換回路本体82
にデータバス84−2を介して与えて書込む。
にデータバス84−2を介して与えて書込む。
■ 上記■での補正量が十分小さければ、このD/Aコ
ンバータは正しいとして、補正動作は終了する。もし、
補正値が大きい場合には、もう一度■に戻9、上記シー
ケンスを行ない次の補正値を求める動作を繰返す。その
結果十分補正値が小さくなったら、補正動作を終了する
。
ンバータは正しいとして、補正動作は終了する。もし、
補正値が大きい場合には、もう一度■に戻9、上記シー
ケンスを行ない次の補正値を求める動作を繰返す。その
結果十分補正値が小さくなったら、補正動作を終了する
。
なお、その後通常のD/A変換動作では、D/Aコンバ
ータ(資)のコード入力に目的のコードを入力し、その
アナログ出力を取出し、必要な回路に送出する。
ータ(資)のコード入力に目的のコードを入力し、その
アナログ出力を取出し、必要な回路に送出する。
以上、本発明の実施例を示し、変換用高精度素子がCo
−C!の3個の場合で説明したが、本発明は一般的にn
個(n≧1)の変換用高精度素子を含むD/Aコンバー
タ回路に適用できる。また、本発明は入力2値2進コー
ドを一般的に0.正、負値を含む3値以上の多値2進コ
ードに変換する場合に有効である。その場合、上記と同
様な手順で、同一値を表わす異なる多値2進コードをD
/A変換し、その誤差に反映する変換用高精度素子の誤
差を解析して変換用高精度素子の誤差を求めれば良い。
−C!の3個の場合で説明したが、本発明は一般的にn
個(n≧1)の変換用高精度素子を含むD/Aコンバー
タ回路に適用できる。また、本発明は入力2値2進コー
ドを一般的に0.正、負値を含む3値以上の多値2進コ
ードに変換する場合に有効である。その場合、上記と同
様な手順で、同一値を表わす異なる多値2進コードをD
/A変換し、その誤差に反映する変換用高精度素子の誤
差を解析して変換用高精度素子の誤差を求めれば良い。
以上のように、本発明によれば、変換用高精度素子の個
数よシ少ない測定値を求める操作で、変換用高精度素子
の誤差量を検出し、その補正を行なうことが可能となる
という利点がある。
数よシ少ない測定値を求める操作で、変換用高精度素子
の誤差量を検出し、その補正を行なうことが可能となる
という利点がある。
第1図は本発明の循環型D/Aコンバータの実施例の全
体的構成図、 第2図(A)、(B) a本発明の実施例の循環型D/
Aコンバータの単位回路の動作を示す回路図、第3図は
本発明の実施例の循331型D/Aコンバータで二つの
変換ブロックを用いた場合の模式図、第4図(A)、(
B)は本発明における変換用高精度素子の補正の解析例
のために示した循環型D/Aコンバータの単位回路図、 第5図(A) 、 (B)および第6図は従来技術を説
明するための循環型D/Aコンバータの回路図、第7図
は循環型D/Aコンバータの一般的回路図、第8図は本
発明方法を実行するための装置の全体構成例を示す構成
図である。 1・・・8ビツトの2値2進入力コード2・・・コード
変換ブロック 3・・・循環型D/Aコンバータの単位回路ブロックA
4・・・循環型D/Aコンバータの単位回路ブロックB
Co=Cz・・・変換用高精度素子のキャパシタ81〜
S4・・・スイッチ OP・・・オペアンプ (資)・・・D/Aコンバータ 81・・・コード変換回路 82・・・D/A変換回路本体 田・・・電圧測定系 あ・・・制御回路系 本発明の実施例の金体的構成図 第1図 (A”) (B) 実a倒における単位1回路を示す3 第2図 (Co、CI、C2) (CO,C1,C2
)二つの友撲プ゛ロックを用いた場合の1其式因業3図 (A) (B) 麦棋用高精度素子の補正のための解析用の回路3第
4 図 (A) rり (B) 循環型0/Aコンバータの肋作説昭因 業 5 図 従来例として示した多気コンバータの11!位回路第
6 図 tiJI型9ムコンバータの一般的回路図80: 本gP明を実施する全体構成イ列 第8図
体的構成図、 第2図(A)、(B) a本発明の実施例の循環型D/
Aコンバータの単位回路の動作を示す回路図、第3図は
本発明の実施例の循331型D/Aコンバータで二つの
変換ブロックを用いた場合の模式図、第4図(A)、(
B)は本発明における変換用高精度素子の補正の解析例
のために示した循環型D/Aコンバータの単位回路図、 第5図(A) 、 (B)および第6図は従来技術を説
明するための循環型D/Aコンバータの回路図、第7図
は循環型D/Aコンバータの一般的回路図、第8図は本
発明方法を実行するための装置の全体構成例を示す構成
図である。 1・・・8ビツトの2値2進入力コード2・・・コード
変換ブロック 3・・・循環型D/Aコンバータの単位回路ブロックA
4・・・循環型D/Aコンバータの単位回路ブロックB
Co=Cz・・・変換用高精度素子のキャパシタ81〜
S4・・・スイッチ OP・・・オペアンプ (資)・・・D/Aコンバータ 81・・・コード変換回路 82・・・D/A変換回路本体 田・・・電圧測定系 あ・・・制御回路系 本発明の実施例の金体的構成図 第1図 (A”) (B) 実a倒における単位1回路を示す3 第2図 (Co、CI、C2) (CO,C1,C2
)二つの友撲プ゛ロックを用いた場合の1其式因業3図 (A) (B) 麦棋用高精度素子の補正のための解析用の回路3第
4 図 (A) rり (B) 循環型0/Aコンバータの肋作説昭因 業 5 図 従来例として示した多気コンバータの11!位回路第
6 図 tiJI型9ムコンバータの一般的回路図80: 本gP明を実施する全体構成イ列 第8図
Claims (1)
- 【特許請求の範囲】 少なくとも入力端子と反転入力端子と出力端子とを有す
る演算増幅器と、 前記反転入力端子と前記出力端子との間に挿入されたス
イッチと、 一端が前記反転入力端子に接続され他端が回路の入力端
子或いは回路の出力端子に切換え接続するためのスイッ
チに接続されたキャパシタと、一端が前記反転入力端子
に接続され他端が回路の入力端子或いは回路の基準電圧
端子或いは接地端子に切換え接続するか若しくは回路の
出力端子或いは接地端子に切換え接続するためのスイッ
チに接続され且つ前記キャパシタと略等しい容量である
n個(n≧1)のキャパシタを含む電荷充放電ユニット
と、を備える循環型D/Aコンバータの誤差の検出及び
補正方法において、 2値2進コードでなる入力デジタル信号の同一の値を表
す複数の多値2進コードに変換し、該複数の多値2進コ
ードの該循環型D/Aコンバータによる変換出力差を測
定するか、或いはD/A変換の微分非直線性を測定し、
該測定結果に基づき前記キャパシタの誤差および補正量
を検出することを特徴とする循環型D/Aコンバータの
誤差検出補正方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61187080A JPS6342523A (ja) | 1986-08-09 | 1986-08-09 | 循環型d/aコンバ−タの誤差検出補正方法 |
EP87306975A EP0257878B1 (en) | 1986-08-09 | 1987-08-06 | D/A converter |
US07/083,399 US4743885A (en) | 1986-08-09 | 1987-08-10 | Cyclic type D/A converter having error detection and correction system |
KR8708757A KR900005820B1 (en) | 1986-08-09 | 1987-08-10 | Cyclic type d/a converter having error detection and correction system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61187080A JPS6342523A (ja) | 1986-08-09 | 1986-08-09 | 循環型d/aコンバ−タの誤差検出補正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6342523A true JPS6342523A (ja) | 1988-02-23 |
JPH0419727B2 JPH0419727B2 (ja) | 1992-03-31 |
Family
ID=16199779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61187080A Granted JPS6342523A (ja) | 1986-08-09 | 1986-08-09 | 循環型d/aコンバ−タの誤差検出補正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6342523A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8120517B2 (en) | 2008-10-10 | 2012-02-21 | Renesas Electronics Corporation | Digital-analog conversion circuit and output data correction method of the same |
-
1986
- 1986-08-09 JP JP61187080A patent/JPS6342523A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8120517B2 (en) | 2008-10-10 | 2012-02-21 | Renesas Electronics Corporation | Digital-analog conversion circuit and output data correction method of the same |
Also Published As
Publication number | Publication date |
---|---|
JPH0419727B2 (ja) | 1992-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7609184B2 (en) | D-A convert apparatus and A-D convert apparatus | |
US7659845B2 (en) | Analog-to-digital converter with capacitor array | |
US10411725B2 (en) | Analog-to-digital conversion circuit and method | |
KR20090073137A (ko) | Ad 변환기, ad 변환방법, ad 변환 프로그램 및 제어장치 | |
US20210203349A1 (en) | Successive approximation register analog-to-digital converter with calibration function and calibration method thereof | |
Max | Fast accurate and complete ADC testing | |
JPS6256023A (ja) | A/d変換器 | |
JPH02135820A (ja) | 自己較正a―dおよびd―a変換器の補正値の決定方法および装置 | |
JPS6342523A (ja) | 循環型d/aコンバ−タの誤差検出補正方法 | |
JP2001053612A (ja) | 逐次比較型adコンバータ及びそれを組み込んだマイクロコンピュータ | |
JPS61137429A (ja) | Ad変換器試験回路 | |
JPS59133728A (ja) | A/d変換器 | |
JPS60185429A (ja) | Da変換器における直線性誤差補正回路 | |
CN116086497B (zh) | 基于神经网络的光纤陀螺仪低角速率下的输出校正方法、装置、介质 | |
Avramov-Zamurovic et al. | Binary versus decade inductive voltage divider comparison and error decomposition | |
SU1381700A1 (ru) | Способ калибровки параметров цифроаналогового преобразовател | |
RU2476896C2 (ru) | Способ калибровки измерительных систем | |
JP3495179B2 (ja) | D/aコンバーターの特性の測定方法及びd/aコンバーターの特性の測定ユニット | |
JPS6352806B2 (ja) | ||
SU1449913A1 (ru) | Устройство дл измерени сигналов мостовых датчиков | |
Baxtiyarovna et al. | ALGORITHMIC SUPPORT FOR PRE-PROCESSING DEVICES SPECTROMETRIC SIGNALS | |
JPH03280720A (ja) | A/d変換器 | |
JPS6327126A (ja) | A/d変換器試験装置 | |
SU964981A1 (ru) | Способ аналого-цифрового преобразовани и устройство дл его осуществлени | |
JPH03280719A (ja) | A/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |