JPS6352806B2 - - Google Patents

Description

請求の範囲 １ （ｋ−１）個の増幅器２₁〜２_k-1を備え、各
増幅器の出力端子は、アナログ・スイツチ３の２
番目から始まつてｋ番目まで存在する入力端子の
うちの対応するものに接続され、アナログ・スイ
ツチ３の出力端子は多重しきい値比較器４の入力
端子に接続され、ｉ番目の増幅器の出力端子は
（ｉ＋１）番目の増幅器の入力端子に接続され、
第１の増幅器２₁の第１の入力端子はアナログ・
スイツチ３の第１の入力端子に接続され、アナロ
グ・スイツチ３の第１の入力端子はＡ−Ｄ変換器
の入力端子１であり、第１の増幅器２₁の第２の
入力端子はＤ−Ａ変換器１１の出力端子に接続さ
れ、制御器１８の第１、第２および第３の出力端
子がアナログ・スイツチ３、多重しきい値比較器
４およびレジスタ１３の各制御入力端子にそれぞ
れ接続されるＡ−Ｄ変換器において、 多重しきい値比較器４の多位置出力端子に接続
される多位置入力端子を有する直列コード変換器
５と、デジタル比較回路１４と、可逆カウンタ７
と、直列コード変換器５の出力端子に接続される
入力端子を有するデジタル・スイツチング装置６
と、カウンタ８と、カウンタ８の多位置出力端子
に接続されるコード・コンボリユーシヨンおよび
展開ユニツト１０と、コード解析器９と、コード
展開の種類を決定するコード展開認識ユニツト１
２と、デジタル比較回路１４とが設けられ、コー
ド・コンボリユーシヨンおよび展開ユニツト１０
の多位置出力端子はＤ−Ａ変換器１１の多位置入
力端子に接続され、コード展開認識ユニツト１２
の第１の多位置入力端子はコード・コンボリユー
シヨンおよび展開ユニツト１０の多位置出力端子
に接続され、コード展開認識ユニツト１２の第２
の多位置入力端子はレジスタ１３の多位置出力端
子に接続され、レジスタ１３の入力端子にはコー
ド解析器９の出力端子が接続され、コード解析器
９の多位置入力端子はカウンタ８の多位置出力端
子に接続され、デジタル・スイツチング装置６の
ｋ個の位置出力端子はカウンタ８および可逆カウ
ンタ７の各入力端子に接続され、可逆カウンタ７
の多位置出力端子はＡ−Ｄ変換器の出力端子とし
て機能し、かつデジタル比較回路１４の多位置入
力端子に接続され、デジタル比較回路１４の出力
端子はコード解析器９の第１の制御入力端子に接
続され、コード解析器９の第２の制御入力端子、
コード・コンボリユーシヨンおよび展開ユニツト
１０の制御入力端子、可逆カウンタ７の制御入力
端子、およびデジタル・スイツチング装置６の制
御入力端子は制御器１８の第４、第５、第６およ
び第７の出力端子１９，２０，２１，２２にそれ
ぞれ接続され、制御器１８の入力端子にはコード
展開認識ユニツト１２の出力端子が接続されてい
ることを特徴とするＡ−Ｄ変換器。

技術分野 本発明は計算およびデジタル測定装置に関する
ものであり、更に詳しくは言えば、Ａ−Ｄ変換器
に関するものである。

本発明の変換器が関連する全ての測定器は度量
衡検査を受ける、すなわち、それらの測定器の度
量衡特性が求められている値に一致するかどうか
を決定するための検査を受ける。

背景技術 そのような検査を行うには多様な基準を必要と
するがそれらの基準を得ることは技術的に困難で
あり、また度量衡検査自体が手間のかかる作業で
ある。

（ｋ−１）個の増幅器と、（ｋ−１）個のデジ
タル−アナログ変換器と、多重しきい値比較器と
を備えたＡ−Ｄ変換器が知られている（Azarov
A.D.et al.Analogo−tsifrovoi preobrazovatel
ｓ tsiklicheskim utochneniem rezultata.
“Priborii tekhnika eksperimenta”、1979、No.
２、pp.96−97参照）。この変換器は並列コード変
換器と、アナログ・スイツチと、加算器と、レジ
スタと、制御器とをも含む。この変換器において
は、第１の増幅器の第１の入力端子がアナログ・
スイツチの第１の入力端子に接続される。その第
１の増幅器の第１の入力端子はＡ−Ｄ変換器の入
力端子である。ｉ番目のＡ−Ｄ変換器の出力端子
がｉ番目の増幅器の第２の入力端子に接続され
る。このｉ番目の増幅器の第１の入力端子は（ｉ
−１）番目の増幅器の出力端子に接続される。
（ｋ−１）個の各増幅器の出力端子はｋ番目のア
ナログ・スイツチを介して第２からの対応する出
力端子に接続される。アナログ・スイツチの第２
の出力端子は制御器の入力端子に接続され、その
第１の入力端子は多重しきい値比較器の入力端子
に接続される。比較器の第１の出力端子は並列コ
ード変換器の入力端子に接続され、この並列コー
ド変換器の入力端子は加算器に接続される。加算
器の出力端子はレジスタの入力端子に接続され
る。加算器のその出力端子はＡ−Ｄ変換器の出力
端子である。ｉ番目のＤ−Ａ変換器の入力端子は
レジスタの対応する出力端子に接続され、アナロ
グ・スイツチの制御入力端子と多重しきい値比較
器の制御入力端子は制御器の対応する出力端子に
接続される。

アナログ量のｎ個のデジタル２進コードへの変
換はｋサイクル中に行われる。各サイクルはｍ個
のコード・デイジツトを形成する。

ｉ番目のサイクルは（ｉ−１）個の増幅器と、
（ｉ−１）個のＤ−Ａ変換器と、アナログ・スイ
ツチのｉ番目のチヤンネルと、従来のＡ−Ｄ変換
器の他の全てのユニツトを含む。

第１のサイクル中に、従来の変換器の入力端子
からのアナログ量がアナログ・スイツチの第１の
入力端子へ与えられる。このアナログ・スイツチ
は制御器からの制御信号に応じて、そのアナログ
量を多量しきい値比較器の入力端子へ与える。こ
の比較器は入力アナログ量を並列ユニタリイ・コ
ードに変換する。その並列ユニタリイ・コードは
並列コード変換器により２進コードに変換され
る。このようにして得られたコードは加算器の内
容に加えられる。その結果得られた和はメモリ・
レジスタにロードされる。レジスタからのコード
は第１のＤ−Ａ変換器によりアナログ量に変換さ
れ、そのアナログ量は第１の増幅器の第２の入力
端子へ与えられる。増幅器の入力端子に与えられ
たアナログ量の差は大きくなり、スイツチの第２
の入力端子へ与えられる。更に、この変換動作は
類似のやり方で続けられる。

そのような変換器の度量衡検査は面倒な性質の
ものである。更に、この変換器は信頼度が低いか
ら、Ｄ−Ａ変換器の少くとも１つの桁位置が誤つ
ていたとしても、入力アナログ値の真の値を得る
ことができない。

発明の開示 本発明の主な目的は、ｐコードでは１つの同じ
数の表現のあいまいさのために、その度量衡検査
を簡単にすることと、その信頼度を高くすること
を可能にするＡ−Ｄ変換器を得ることである。

（ここで、および以下においてはｐコードはフ
イボナツチｐコードとゴールデンｐ比例コードを
意味するものとする。） 本発明のそれらの目的およびその他の目的は、
（ｋ−１）個の増幅器を備え、各増幅器の出力端
子は、アナログ・スイツチの２番目から始まつて
ｋ番目まで存在する入力端子のうちの対応するも
のに接続され、このアナログ・スイツチの出力端
子は多重しきい値比較器の入力端子に接続され、
ｉ番目の増幅器の出力端子は（ｉ＋１）番目の増
幅器の入力端子に接続され、第１の増幅器の第１
の入力端子はアナログ・スイツチの第１の入力端
子に接続され、このアナログ・スイツチの第１の
入力端子はＡ−Ｄ変換器の入力端子であり、第１
の増幅器の第２の入力端子はＤ−Ａ変換器の出力
端子に接続され、制御器の第１、第２および第３
の出力端子がアナログ・スイツチ、多重しきい値
比較器およびレジスタの各制御入力端子にそれぞ
れ接続されるＡ−Ｄ変換器において、多重しきい
値比較器の多位置出力端子に接続される多位置入
力端子を有する直列コード変換器と、デジタル比
較回路と、可逆カウンタと、直列コード変換器の
出力端子に接続される入力端子を有するデジタ
ル・スイツチング装置と、カウンタと、カウンタ
の多位置出力端子に接続されるコード・コンボリ
ユーシヨンおよび展開ユニツトと、コード解析器
と、コード展開の種類を決定するコード展開認識
ユニツトと、デジタル比較回路とが設けられ、コ
ード・コンボリユーシヨンおよび展開ユニツトの
多位置出力端子はＤ−Ａ変換器の多位置入力端子
に接続され、コード展開認識ユニツトの第１の多
位置入力端子はコード・コンボリユーシヨンおよ
び展開ユニツトの多位置出力端子に接続され、コ
ード展開認識ユニツトの第２の多位置入力端子は
レジスタの多位置出力端子に接続され、レジスタ
の入力端子にはコード解析器の出力端子が接続さ
れ、コード解析器の多位置入力端子はカウンタの
多位置出力端子に接続され、デジタル・スイツチ
ング装置のｋ個の位置出力端子はカウンタおよび
可逆カウンタの各入力端子に接続され、可逆カウ
ンタの多位置出力端子はＡ−Ｄ変換器の出力端子
として機能し、かつデジタル比較回路の多位置入
力端子に接続され、デジタル比較回路の出力端子
はコード解析器の第１の制御入力端子に接続さ
れ、コード解析器の第２の制御入力端子、コー
ド・コンボリユーシヨンおよび展開ユニツトの制
御入力端子、可逆カウンタの制御入力端子、およ
びデジタル・スイツチング装置の制御入力端子は
それぞれ制御器の第４、第５、第６および第７の
出力端子に接続され、制御器の入力端子にはコー
ド展開認識ユニツトの出力端子が接続されている
ことを特徴とするＡ−Ｄ変換器により達成され
る。

本発明の変換器のそのような実施例によりその
度量衡検査を簡単にすることと、動作の信頼度を
高くすることが可能となる。

【図面の簡単な説明】

以下、本発明のそれらの目的およびその他の目
的と利点を、添附図面に示されているその実施例
について詳しく説明する。

第１図は本発明のＡ−Ｄ変換器の全体的なブロ
ツク図、第２図は本発明の種類認識展開ユニツト
の実施例である。

本発明を実施する最良のモード 第１図に示されている本発明のＡ−Ｄ変換器は
入力端子１を有し、この入力端子１には変換すべ
きアナログ量が与えられる。この変換器は（ｋ−
１）個の増幅器２も有する。各増幅器２の出力端
子は２番目からｋ番目のアナログ・スイツチ３の
対応する入力端子に接続される。増幅器２_i+1の
入力端子が増幅器２_iの出力端子に接続され、第
１の増幅器２₁の第１の入力端子とアナログ・ス
イツチの第１の入力端子は入力端子１に結合され
る。アナログ・スイツチ３の出力端子が、アナロ
グ量をを並列ユニタリー・コードに変換する多重
しきい値比較器４の入力端子に接続される。この
ユニツト４の多位置出力端子は直列ユニタリー・
コードに変換する直列コード変換器５の多位置入
力端子に接続される。変換器５の出力端子はデジ
タル・スイツチ６に接続される。このスイツチ６
のｋ個の位置出力端子は可逆カウンタ７とカウン
タ８に接続される。カウンタ８の多位置出力端子
は、解析されるコードの最上位の数字の数を決定
するコード解析器９の多位置入力端子と、コー
ド・コンボリユーシヨンおよび展開についての操
作を行うコンボリユーシヨンおよび展開ユニツト
１０の多位置入力端子に接続される。

ユニツト１０の好適な実施例においては、フイ
ボナツチｐコードを最小の形に小さくするための
装置を表す（英国特許第1543302号参照）。

ユニツト１０の多位置出力端子はＤ−Ａ変換器
１１に接続される。変換器１１の出力端子は第１
の増幅器２₁の第２の入力端子に接続される。

更に、ユニツト１０の多位置出力端子はコード
展開認識ユニツト１２の第１の多位置入力端子に
も接続される。ユニツト１０により行われる展開
の種類の決定がユニツト１２により可能にされ
る。

ユニツト１２の第２の多位置入力端子はレジス
タ１３に接続される。

レジスタ１３は誤り数字の数を貯えるためのも
のである。このレジスタ１３の入力端子はユニツ
ト１９に接続される。このユニツト１９の第１の
制御入力端子は、入力信号を基準値と比較して、
予め設定されている値より大きいコードを示す信
号を発生するデジタル比較回路１４の出力端子に
結合される。

回路１４の多位置入力端子は可逆カウンタ７の
多位置出力端子に接続される。その出力端子は同
時にこのＡ−Ｄ変換器の出力端子でもある。

アナログ・スイツチ３の制御入力端子と、多重
しきい値比較ユニツト４の制御入力端子と、レジ
スタ１３の制御入力端子は制御器１８の第１、第
２、第３の出力端子１５，１６，１７にそれぞれ
接続される。コード解析器９の第２の制御入力端
子と、コンボリユーシヨンおよび展開ユニツト１
０の制御入力端子と、可逆カウンタ７の制御入力
端子と、デジタル・スイツチの制御入力端子とは
ユニツト１８の第４、第５、第６、第７の出力端
子１９，２０，２１，２２にそれぞれ接続され
る。

ユニツト１８の入力端子はコード展開認識ユニ
ツト１２の出力端子に接続される。

ユニツト１２はたとえば第２図に示されている
ような組合せ論理回路の形で通常作られる。

この場合にはユニツト１２は論理回路「AND」
２３を含む。この回路２３の数はコードの数字の
数に等しい。各回路２３の出力端子２４は回路
「OR」２５の対応する入力端子に接続される。
回路２５の出力端子はユニツト１２の出力端子で
ある。この場合には回路２３の第１の入力端子
は、ユニツト１０の多位置出力端子に接続される
ユニツト１２の第１の多位置入力端子を形成し、
回路２３の第２の入力端子はレジスタ１３の多位
置出力端子に結合されるユニツト１２の多位置入
力端子を形成する。

変換器５と、スイツチ６と、カウンタ７，８と
ユニツト９，１０，１２，１３，１４のような新
しいユニツトと、新しい接続との存在により、同
じ１つの数字のコード表現のあいまいさに起因す
る度量衡検査を簡単にすることが可能である。符
号化中に誤り数字を排除するためにこのＡ−Ｄ変
換器の信頼度は高くされる。

数字の誤りには２種類あることに注目すべきで
ある。

第１は、出力アナログ量を形成するために基準
値を完全に使用できない時にいわゆる「接続の誤
り」（大きな障害を生ずる誤り）が存在する。

そして、第２に、出力アナログ信号を形成する
基準値がコード数字の重みに比例しないとすると
「デチユーニング」（パラメトリツク誤り）と呼ば
れる別の種類の誤りが存在する。

本発明のＡ−Ｄ変換器は、アナログ量のデジタ
ル量への直接変換のモードと、度量衡検査モード
との２つのモードで動作する。

入力アナログ量をｎ桁のｐコードに変換する作
業はｋサイクル以内で行われる。それらのサイク
ルのいずれかでコードのｍ桁が形成される。ｉ番
目のサイクルはｉ−１個の増幅器２と、Ｄ−Ａ変
換器１１と、アナログ・スイツチ３のｉ番目のチ
ヤンネルと、デジタル・スイツチ６のｉ番目のチ
ヤンネルと、ユニツト９と回路１４を除くこの変
換器の他のユニツトを含む。度量衡検査モードで
は全てのユニツトが含まれる。

前記したように、ｐコードはフイボナツチｐコ
ードと「ゴールデン」比例コードを含む。

この場合にはフイボナツチｐコードは Ｎ＝_o 〓ⁱ⁼⁰ a_i・_p（ｉ）； の形による任意の自然数Ｎの表現を意味する。こ
こに、 a_iΣ｛０、１｝ _pはｉ番目の数字またはフイボナツチｉ番目
のｐ数で、次のようにして計算される。_p （ｉ）＝０、ｉ＜０の時 １、ｉ＝０の時_p （ｉ−１）＋_p （ｉ−ｐ−１）ｉ＞０の時 「ゴールデン」ｐ比例コードにおいては任意の
実数Ｄが次式で表される。

Ｄ＝₊∝ 〓^l- ∝a_la^l _p ここに、 a_lＥ｛０、１｝ α_pはｌ番目の桁の重みで、ｐ＝０、１、２……
である。

１つの同じ数については与えられた種類の１組
の同じ表現がある。それらのうちには、全ての
「１」の右側にｐ個より少くない「０」が存在す
ることが特徴であるいわゆる最小の形と呼ばれる
ものだけが存在する。ｐ＝０ではゴールデンｐ比
例コードは標準的な２進コードに一致する。

α_pは次式の正の実根である。

X^p+1＝X^p＋１ コード桁位置の重みは次の再帰関係で互いにリ
ンクされる。

α^l _p＝α^l _p＋α^l(p+1) _p これはコードのコンボリユーシヨンと展開の演
算を行うための基礎である。コンボリユーシヨン
というのはｌ桁目の「０」と、（ｌ−１）番目お
よび（ｌ−ｐ−１）番目の桁における「１」をそ
れぞれの否定により交換することを意味するもの
であつて〓で示される。

展開というのはコンボリユーシヨンとは逆の演
算を意味するものであつて、これはｌ桁位置の
「１」と、（ｌ−１）桁位置と（ｌ−ｐ−１）桁位
置における「０」との否定による交換を含むもの
であつて、〓で示される。

それらの演算の主な特徴は、それらの演算がコ
ードにより表されている数値を変えるのではな
く、コード表現の形に従うだけである。

入力アナログ量をｐコードに直接変換するモー
ドではこの装置は次のように動作する。第１のサ
イクルでは、変換すべき入力アナログ量は入力端
子１からスイツチ３の第１の入力端子へ与えられ
る。このスイツチ３は、ユニツト１８からの制御
信号に応じて、前記量を多重しきい値比較器４の
入力端子へ与える。この比較器４はこのアナログ
入力量を並列コードに変換する。この並列コード
は変換器５により直列ユニタリイ・コードに更に
変換される。この直列ユニタリイ・コードはスイ
ツチ６を介してカウンタ７，８の入力端子へ与え
られる。第２のサイクルでは、カウンタ８からの
ｐコードがユニツト１０へ送られるユニツト１０
ではユニツト１８から与えられた制御信号の作用
の下にコードの表現形式が変更される。誤り桁位
置に「０」を有するコードの組合わせが得られる
と、ユニツト１２は信号を発生してそれをユニツ
ト１８へ与える。そうするとユニツト１８は制御
信号の形成を止める。度量衡検査中に誤り桁位置
の数が検出される。ユニツト１８の出力端子から
コードがＤ−Ａ変換器１１の入力端子に与えられ
る。このコードに対応するＤ−Ａ変換器１１の出
力端子からのアナログ量は増幅器２₁の第２の入
力端子へ与えられる。この増幅器の第１の入力端
子へは変換すべきアナログ量が与えられる。それ
らの量の差ΔIが増幅器２₁によりＭ倍に増幅され
てからスイツチ３の第２の入力端子へ与えられ
る。ユニツト１８からの制御信号の作用の下に量
Ｍ・ΔIはユニツト４の入力端子へ与えられる。
この量に対応する並列ユニタリイ・コードが変換
器５により直列ユニタリイ・コードに変換され、
デジタル・スイツチ６を介してカウンタ８と７と
の入力入力端子へ与えられる。したがつて、この
第２のサイクルにおける変換の結果はカウンタ
７，８の内容に加え合わされる。第３と第４のサ
イクルにおいては、このＡ−Ｄ変換器は同様に動
作し、増幅２₂と２₃がそれぞれ第３と第４のサイ
クルにおいて動作する。

ここで、度量衡検査モードにおけるこのＡ−Ｄ
変換器の動作を説明する。

検査動作は、このＡ−Ｄ変換器が（ｐ＋２）桁
目の位置の度量衡特性に一致するかどうかの検査
で開始される。この場合には、右側のｐ＋１番目
の桁位置は良好な動作オーダにあると仮定する。

このＡ−Ｄ変換器の入力端子１にはアナログ量
が与えられる。そのアナログ量は段が増加させら
れる。そのｉ番目の段はｉ番目の桁位置を検査す
るために用いられる。どの桁位置の検査動作も２
つの段階を含む。

第１の段階中に段の量が前記した方法でコード
に変換される。

第２の段階中に与えられた段の量がコード化さ
れる。唯一の例外は、１つの上の桁がユニツト１
０におけるコード・コンボリユーシヨンにより除
外されることである。たとえば、６桁目（上位）
に「１」を含んでいるコードの組合わせ00100100
は組合わせ00011011により置き換えられる。この
場合には、可逆カウンタ７は逆カウント動作す
る。入力アナログ量がコードに変換されると、可
逆カウンタ７においては検査すべき桁位置の誤り
コードが得られる。それは１つの同じアナログ量
の２種類のコード表現の差である。その誤りコー
ドが所定の値をこえると、デジタル比較回路１４
が信号を形成する。その信号はコード解析器９の
第１の制御入力端子へ与えられる。このユニツト
９はカウンタ８から与えられるコードの左側の桁
位置の数を決定する。制御器１８から与えられた
信号の作用の下に、この誤り桁の数がレジスタ１
３へ入れられる。

この後で与えられたコード桁の度量衡検査が終
る。新しいユニツトとリンクとの存在により、こ
の方法を自動化することによつて度量衡検査が簡
単になる。また、入力基準値に対して求められる
確度はあまり高くなく、狂いはQ_i＋１／３Q_i-p〜Q_i ＋２／３Q_i-p（ここに、Q_iとQ_i-pはそれぞれｉ桁目と （ｉ−ｐ）桁目の位置のおもみである）の範囲内
で許される。符号化操作中にｑ個の誤り桁位置が
除去されるために、このＡ−Ｄ変換器の信頼度も
高くなる。ｑの最大値は次式により定められる。

S_o−S^* _o≧S_p ここに、S_oは全てのｎコード桁位置のおもみの
和、S^* _oはｎ個の桁位置によつて最小の形で表す
ことができる最大数、 S_pはｑ個の誤り桁位置の全てのおもみの和であ
る。

これにより、ｑ個より多くない誤り桁位置を有
する変換器をぎせいにして、Ａ−Ｄ変換器を大規
模集積回路で直列生産する際の歩留りを向上させ
ることが可能となる。

工業上の応用性 本発明の変換器は電気的値の測定に用いて最も
効果的である。この変換器はオートメーシヨン化
された装置と自動化された装置にも使用できる。