SU1027815A1 - Аналого-цифровой преобразователь - Google Patents

Description

1 Изобретение относитс  к цифровой измерительной технике и используетс дл  преобразовани  аналоговых величин в цифровые. Известен преобразователь напр же ни  в код с системой самоконтрол  и автокоррекции нул , содержащий нуль орган, преобразователь.код-напр жение , регистр, ключи, триггеры, элементы И, ИЛИ, НЕ 1. Недостатком преобразовател   вл етс  низка  точность преобразо- . вани . Известен аналого-цифровой преобразователь , содержащий блок управлени , цифро-аналоговый преобразователь , блок развертки кода, блок приведени  кода к минимальной форме блок элементов И по числу разр дов кода, блок элементов ИЛИ по чис лу разр дов кода, блок определени  знака, элемент сравнени , первый вход которого подключен к входной шине аналого-цифрового преобразовател , второй вход соединен с., выходом цифро аналогового преобразовател , а выход соединен с первым вхо дом блока управлени , причем первый вход блока управлени  соединен первым входом первого блока развертки кода, выход которого соедине с входом цифро-аналогового преобраз вател ., входом блока определени  зн ка, первым входом блока элементов И первым входом блока элементов ИЛИ первым входом второго блока разверт ки кода, второй выход блока управлени  соединен с вторым входом второго блока развертки кода, выход ко торого соединен с вторым входом бл ка элементов ИЛИ и вторым входом бл ка элементов И, выход которого соединен с третьим входом второго блоКЗ развертки кода, вторым входом первого блока развертки кода и вторым входом блока управлени , выход блока элементов ИЛИ соединен с информационным входом блока приведени  кода к минимальной форме, третий выход блока управлени  соединен управл ющим входом блока приведени  к минимальной форме, выход которого соединен с первой выходной шиной,выход блока определени  знака подключен к второй выходной шине Г2 Недостатком преобразовател -  вл етс  низка  точность преобразовател  . 15 Цель изобретени  - повышение точности преобразовани  аналого-цифрового преобразовател . Поставленна  цель достигаетс  тем, что в аналого-цифровой преобразователь , содержащий блок управлени , цифро-аналоговый преобразователь, блок развертки кода, первый блок элементов И по числу разр дов кода, первый блок элементов ИЛИ по числу разр дов кода, блок определени  знака, эле,мент сравнени , первый вход которого подключен к входной шине аналого-цифрового преобразовател , второй вход сравнени  соединен с выходом цифро-аналогового преобразовател , а выход соединен с первым входом блока управлени , причем первый выход блока управлени  соединен с первым входом блока развертки кода, выход которого соединен с- входом цифро аналового преобразовател , первым входом первого блока элементов И, первым входом первого блока элементов ИЛИ, введены блок свертки-развертки, блок пам ти , блок обращени  кода, второй бпок элементов И по числу разр дов, второй блок элементов ИЛИ по числу разр дов, выход Которого соединен с первым входом блока свертки-развертки кода, с первым входом блока обращени  кода и вторым входом блока управлени , первый вход соединен с выходом блока свертки-развертки кода, выходной шиной , вторыми входами первого блока элементов И и первого блока элементов ИЛИ , первыми, входами блока определени  знака и второго блока элементов И, второй вход - с вторыми входами блока свертки-развертки кода, второго блока элементов И, блока определени  знака и выходом блока обращени  кода, второй вход которого соединен с выходом второго блока элементов И, третьими входами блока свертки-развертки кода и блока управлени j третий . вход - с вторым выходом блока управлени , -четвертый выход - с первым входом первого блока элементов ИЛИ и четвертым входом блока свертки-развертки кода, п тый вход - с четвертым входом управлени  и выходом блока пам ти, первый .вход которого соединен с выходом блока определени  знака и п тым входом блока управлени , второй - с выходом первого блока элементов ИЛИ, третий вход - с третьим выходом блока управлени , четвертыи выход которого соединен с л тым входом блока свертки-развертки кода, шестой вход которого соединен с выходом первого блока элементов ИЛИ, вторым входом блока резвертки кода и 5 шестым входом блока управлени , п тый выход которого соединен с третьим входом блока определени  знака.

На чертеже представлена функциональна  электрическа  схема аналого- 0 цифрового преобразовател ,

Устройство содержит входную шину 1 Преобразовател , элемент 2 сравнени , цифро-аналоговый гчэеобразователь 3, блок i развертки кода, блок 5 5 управлени , блок 6 определени  знака , первый блок 7 элементов И, первый блок 8 элементов ИЛИ, блок 9 сверткиразвертки кода, блок 10 пам ти, блок 11 обращени  кода, второй блок 12 20 элементов И, второй блок 13 элементов ИЛИ, выходна  шина 14 аналого-цифрового преобразовател .

Входна  шина 1 аналого-цифрового, преобразовател  соединена с первым 25 входом элемента 2 сравнени , второй вход которого соединен с выходом цифро-аналогового преобразовател  3. Выход элемента 2 сравнени  соединен с первым входом блока 5 управлени , зо обеспеми вещего функционирование предлагаемого устройства. Первый блока 5 управлени  соединен с первым входом первого блока развертки кода, осуществл ющего операцию раЗз5 вертки кода. Выход блока развертки кода соединен с входом цифро-аналогового преобразовател  3, первым входом первого блока 7 элементов И, первым входом первого блока 8 элементов ИЛИ,4о вторым входом блока 9 свертки-развертЮ1 , осуществл ющего операции развертки и приведени  кода к минимальной форме и четвертым входом блока 11 обращени  кода, Выход блока 9 свертки45 развертки соединен, с вторым входом первого блока 8 элементов ИЛИ, вторым входом первого блока 7элементов И, осуществл ющего функцию выделени  совпадений единичных состо ний разр дов CQ блока k развертки кода и блока 9 сверт ки-развертки кода, первым входом второго блока 12 элементов И, первым входом второго блока 13 элементов ИЛИ, Выход первого блока 7 элементов И соединен с первым входомблока 9свертки1. развертки кода, с вторым входом блока t развертки кода и со вторым входом блока 5 управлени .Выход первого блока 8

элементов ИЛИ, служащего дл  объединени  выходов блока k развертки кода и блока 9 свертки-развертки кода, соединен с первым входом блока 10 пам ти , который хранит погрешности разр д дов цифро-аналогового преобразовател  второй, вход которого соединен с выходом блока 6 определени  знака , выполн ющего функции определени  знака погрешности. Выход блока 10 пам ти соединен сшестым входомблока 5управлени  , с п тым входом блока 11 обращени  кода, осуществл ющего операцию обращени  кода. Выход блока 11 обращени  кода соединен с четвертым входом блока 9 свертки-развертки, третьим входом блока 6 определени  знака , вторым входом второго блока 12 элементов И, вторым входом второго 13 элементов ИЛИ, причем первый вход соединен с выходом второго блока 12 элементов И, осуществл ющего функции выделени  совпадений единичных состо ний разр дов блока 9 свертЮ4-развертки кода и блока 11 обращени  кода, рторой вход соединен с выходом второго блока 13 элементов ИЛИ, осуществл ющего функции выделени  по влений единичных состо ний разр дов блока 9 свертки-развертки или блока 11 обращени  кода, третий вход соединен с четвертым выходом блока 5 управлени , четвертый выход которого соединен с третьим входом блока 10 пам ти, а третий вход соединен с выходом блока 6 определени  знака. Выходом блока 9 свертки-развертки  в л етс  выходна  шина Н аналого-цифрового преобразовател .

Аналого-цифровой преобразовател ь работает в режиме метрологического контрол  и непосредственного преобразовани  аналоговой величины в цифровой код- с коррекцией.

Метрологический контроль аналогоцифрового преобразовател  осуществл етс  на основе сравнени  различных кодовых представлений, соответствуКйцих одному и тому же значению входной аналоговой величины в минимальной форме и производитс  дл  определени  линейности выходной характеристики АЦП. Он осуществл етс  за четыре цикла путем подачи на вход ступенчато нарастающей аналоговой величины , число ступеней которой должно соответствовать числу разр дов выходного кода, причем i-  ступень используетс  дл  контрол  i-ro разр да АЦП. В первом цикле происходит поразр ное преобразование входной аналого вой величины, подаваемой на вход , цифровой код. В этом цикле участвую следующие блоки; элемент 2 сравнени ЦАП 3 блок 5 управлени  и блок р вертки кода, функционирующий в данн случае как регистр. Номер старшего значащего разр да кодовой комбинации , .сформированной в процессе пора р дного преобразовани  в блоке -k ра вертки кода, совпадает с номером пр вер емого разр да АЦП. Во втором цикле происходит перепись кодовой комбинации из первого блока развертки кода в блокЭсвертки дазвертки кода,который функционирует данном случае как регистр,и установка нулевое состо ние блока k развертки кода. Затем происходит процесс поразр дного преобразовани  входной аналоговой величины, подаваемой на вход, до момента совпадени  старшего значащего разр да кода, формируемого в блоке k развертки кода, и старшего значащего разр да кода, сформированного в первом цикле. Пр наличии такого совпадени  первый блок 7 элементов И вырабатывает сигнал, по которому старший значащий разр д кода, формируемого.в бло ке Ц развертки кода, устанавливаетс  в нулевое состо ние. Дальнейшее кодирование входной аналоговой величины п|эоисходит при помощи оставшихс  младших разр дов, причем, установка в нулевое состо ние совпадающих значащих разр дов не произ водитс . По окончании второго цикла входна  аналогова  величина представлена двум  различными кодовыми комбинаци ми. В третьем цикле обеспечиваетс  получение разности этих кодовых комбинаций. В случае отклонени  веса повер емого разр да АЦП от требуемого значени , эта разность представл ет собой код погрешности этого разр да. При полном соответствии весов разр дов АПЦ с-воим метрологическим характеристикам , разность кодовых комбинаций будет нулева , 8 формировании разности кодовых комбинаций участвуют блок k развертки кода, .первый блок 7 элементов И, . блок 9 свертки-развертки кода и бло 5 управлени . Выполнение данной опе рации производитс  путем развертки кодовых комбинаций в блоке раз вертки кода и блоке 9 свертки-развертки кода и установки в нулевое состо ние совпадающих значащих разр дов кодов, причем при выполнении операции развертки, установка в нулевое состо ние совпадающих разр дов не производитс . Указанный про- |цесс происходит, до по влени  нулевой кодовой комбинации хот  бы в одном из блоков развертки кода. Признаком по влени  нулевой кодовой комбинации  вл етс  отсутствие сигналов : совпадений значащих разр дов кодов, поступающих с выхода первого блока 7 элементов I4-. Определение знака кода погрешно- сти производитс  анализом состо ни  блока 9 свертки-развертки кода блоком 6 оп;эеделени  знака, причем знак + будет соответствовать нулевому коду, а знак ненулевому коду, В четвертом цикле производитс  занесение кода погрешности, сформированного в одном из блоков k развертки кода или блока 9 свертки-разверт ки кода-,, через пер.вый блок 8 элементов ИЛИ в блок 10 пам ти со зна- . ком. В режиме непосредственного преобразовани  аналоговой величины в код с коррекцией одновременно с кодированием происходит алгебраическое суммирование погрешностей значащих разр дов формируемой кодовой комбинации, при этом код погрешности из блока 10 пам ти переписываетс  в блокг 11 обращени  кода, который производит, если знак погрешности отрицательный, операцию обращени  кода и получение дополнительного кода и выполн ет функции регистра при суммировании кодовых комбинаций, наход щихс  в блоке 9 свертки-развертки кода и блоке 11 обращени  кода, причем суммирование осуществл етс  следующим образом. При наличии каждого разр да выходного сигнала с блока 13 элементов ИЛИ и отсутствии сигнала с .блока 12 элемен-. тов И,в данный разр д блока 9 свертки-развертки коДа записываетс  единица и происходит операци  приведени  кода к минимальной форме, примем, если при этом содержимое блока 11 обращени  кода станет нулевым, блок 6 определени  знака выработает сигнал, который  витс  признаком окончани  суммировани , если же после выполнени  операцииПриведени  кода к минимальной форме кодова  последовательность в блоке 1 Г обращени  кода не станет нулевой, то в блоке 9 свертки-развертки кода происходит один такт разв тки кода, после чего произойдет аналогичное суммирование кодовых комбинаций , наход щихс  в блоке 11 обращени  кода И в блоке 9 свертки-развертки кода.

По окончан и непосредственного и Чxeoбpaзoвaни  аналоговой величины в код происходит.перезапись кодовой комбинации,наход щейс  в блоке k развертки кода и представл ющей собойрезультат кодировани  без коррекции, в блок 11 обращени 

кода и суммировани  этой кодовой комбинации с кодовой кок€инацией, наход щейс  в блоке 9 свертки-развертки и представл ющей собой сумму

погрешностей всех включенных разр дов, причем суммирование происходит аналогично суммированию погрешностей, описанному выше.

Во всех режимах управление функционированием блоков, которые в совокупности обеспечивают процесс поразр дного кодировани , осуществл етс  блоком 5 управлени ..

Введение новых блоков и св зей

.позвол ет выполн ть цифровую коррекцию погрешностей линейности выходной характеристики аналого-цифрового преобразовател , что повышает точность преобразовани .

Claims (1)

1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий блок управления, цифро-аналоговый преобразователь, блок развертки кода, первый блок элементов И по числу разрядов, первый бло.к элементов ИЛИ по числу разрядов, блок определения знака, элемент сравнения, первый вход которого подключен к входной, шине аналого-цифрового преобразователя, второй вход элемента сравнения соединен с выходом цифро-аналогового преобразователя,.а выход соединен с первым входом блока управления, первый выход блока управления соединен с первым входом блока развертки кода, выход которого соединен с входом цифро-аналогового преобразователя_? первым входом первого бло ка элементов И, первым· входом первого блока элементов ИЛИ, о т л ич а ю щ ий с я тем, что, с целью повышения точности преобразования, в него введены блок свертки-развертки кода, блок памяти, блок обращения кода, второй блок элементов И по чис. яу разрядов, второй блок элементов ИЛИ по числу разрядов, выход которого соединен с первым входом блока ’ свертки-развертки кода, с первым входом блока обращения кода, с вторым входом блока управления, первый вход соединен с выходом блока свертки-развертки кода, выходной шиной, вторыми входами первого блока элементов И и первого блока элементов ИЛИ, первыми входами блока определения знака и второго блока элементов И, второй вход - с вторыми входами блока свертки-развертки кода, второго блока элементов И, блока определения знака и выходом блока обращения кода, второй вход которого соединен с выходом второго блока элементов И, треть- g ими входами блока свертки-развёртки кода и блока управления , третий входс вторым выходом блока управления, четвертый выход - с первым входом первого блока элементов ИЛИ и четвёртым входом блока свертки-развертки кода, пятый вход - с четвертым ’входом управления и выходом блока памяти, первый вход которого соединен с выходом блока определения зна ка и пятым входом блока управления, второй вход - с выходом первого блока элементов ИЛИ, третий вход - с третьим выходом блока управления, четвертый выход которого соединен с пятым входом блока свертки-развертки кода, шестой вход которого соединен с выходом первого блока элементов ИЛИ, вторым входом блока развертки кода и шестым входом блока управления, пятый выход которого соединен с третьим входом блока определения знака.

   SU ,„.1027815

   1 1027815